CN104318956B - 一种阻变随机存储器存储阵列编程方法及装置 - Google Patents

一种阻变随机存储器存储阵列编程方法及装置 Download PDF

Info

Publication number
CN104318956B
CN104318956B CN201410521542.3A CN201410521542A CN104318956B CN 104318956 B CN104318956 B CN 104318956B CN 201410521542 A CN201410521542 A CN 201410521542A CN 104318956 B CN104318956 B CN 104318956B
Authority
CN
China
Prior art keywords
write
data
unit
wds
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410521542.3A
Other languages
English (en)
Other versions
CN104318956A (zh
Inventor
韩小炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201410521542.3A priority Critical patent/CN104318956B/zh
Publication of CN104318956A publication Critical patent/CN104318956A/zh
Priority to PCT/CN2015/090690 priority patent/WO2016050170A1/zh
Priority to US15/515,359 priority patent/US10522221B2/en
Application granted granted Critical
Publication of CN104318956B publication Critical patent/CN104318956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Abstract

本发明一种阻变随机存储器存储阵列编程方法，包括以下步骤：(1)初始化置位计数器和复位计数器；(2)读取目标单元数据并和要写入的数据进行比较，寄存每一位的比较结果C[i]，n是每次同时写入的单元数目；根据比较结果C[i]产生写数据状态WDS；(3)判断写数据状态WDS，对于待写入数据不一致的目标单元进行复位或置位的写入操作，直至在预定义的次数内若写数据状态WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败。本发明一种阻变随机存储器存储阵列编程装置，包括分别用来记录编程中置位和复位时施加电压脉冲次数的置位计数器和复位计数器，读写电路，数据比较器，寄存模块，判断模块，复位模块和置位模块。

Description

一种阻变随机存储器存储阵列编程方法及装置
技术领域
本发明涉及新兴的非挥发随机存储器设计领域，具体涉及一种阻变随机存储器存储阵列编程方法及装置。
背景技术
近几年随着工艺尺寸的不断缩小，由于复杂的掩模图形及昂贵的制造成本，越来越大的字线漏电和单元之间的串扰，以及浮栅中电子数目越来越少等原因，flash尺寸缩小能力受到了很大限制，估计发展到1z nm将很难继续往下发展。因此，新兴的非挥发存储器CBRAM、MRAM、PRAM、RRAM等越来越受到重视，其中阻变随机存储器(RRAM)凭借高速度、大容量、低功耗、低成本和高可靠性被认为是flash最有力的候选者。
但是，由于RRAM阻变单元是根据两端所施加的电压或电流来改变电阻状态(低阻态存“1”，高阻态存“0”)，所以低阻态和高阻态电阻大小对施加的电压或电流非常敏感。现有技术中，在对一组RRAM单元进行编程时，如果对已经处于低阻态的单元施加正向电压再次进行set，将会产生over-set，使高阻态失效，或者对已经处于高阻态的单元施加反向电压再次进行reset，将会产生over-reset，使低阻态失效。如上述所述的编程时，重复写入会导致单元高阻态失效或者低阻态失效，使单元持久力减弱，寿命缩短。
发明内容
针对现有技术中存在的问题，本发明提供一种阻变随机存储器存储阵列的编程方法及装置，避免重复写入，不仅可以减少对单元自身的写打扰，提高单元持久力，还可以降低写功耗。
本发明是通过以下技术方案来实现：
本发明一种阻变随机存储器存储阵列编程方法，包括以下步骤：
(1)初始化置位计数器scounter和复位计数器rcounter；置位计数器scounter和复位计数器rcounter分别用来记录存储阵列中一组存储单元进行置位和复位操作时施加的电压脉冲次数，输出信号分别为scnt和rcnt；其中，0≤scnt≤P-1；0≤rcnt≤P-1；P代表预定义允许施加的最大电压脉冲次数；
(2)读取目标单元数据并和要写入的数据进行比较，寄存每一位的比较结果C[i](i＝0，1，…，n-1)，n是每次同时写入的单元数目；根据比较结果C[i]产生写数据状态WDS；
(3)判断写数据状态WDS，对于待写入数据不一致的目标单元进行复位或置位的写入操作，直至在预定义的次数P内若写数据状态WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败。
优选的，步骤(2)中所述写数据状态WDS包括如下四个状态；WDS＝“11”代表写数据与目标单元数据完全一致，WDS＝“10”代表要写“1”的单元完全一致，写“0”的单元不完全一致，WDS＝“01”代表要写“0”的单元完全一致，写“1”的单元不完全一致，WDS＝“00”代表写“1”和写“0”的单元均不完全一致。
优选的，步骤(3)中进行写数据状态WDS判断时，
a.若写数据状态WDS为写数据与目标单元数据完全一致时；编程成功；
b.若写数据状态WDS为要写“1”的单元完全一致，写“0”的单元不完全一致时；进入复位流程，对低阻态单元进行复位后并更新写数据状态，若WDS变为写数据与目标单元数据完全一致时则编程成功，否则返回复位流程开始进行循环；
c.若写数据状态WDS为要写“0”的单元完全一致，写“1”的单元不完全一致；进入置位流程，对高阻态单元进行置位后并更新写数据状态，若WDS变为写数据与目标单元数据完全一致时则编程成功，否则返回置位流程开始进行循环；
d.若写数据状态WDS为写“1”和写“0”的单元均不完全一致，先进入置位或复位流程，后进入另一未执行流程；若在预定义的次数P内若WDS变为写数据与目标单元数据完全一致时则编程成功，否则编程失败。
进一步，步骤b中进行复位流程时，判断是否rcnt＝P，若是则编程失败，否则计算Vreset＝Vrinitial+rcnt*Vstep，同时将rcnt加1得到rcnt＝rcnt+1，并将Vreset反向施加于处于低阻态的单元；其中，Vreset为复位源线电压，Vrinitial为初始复位电压，Vstep为台阶电压；然后对复位的单元进行读取，并验证该单元中是否R>RHRS，其中，R为单元电阻，RHRS为高阻临界值；根据比较结果更新写数据状态，若是则更新WDS变为写“0”数据与目标单元数据完全一致，否则返回复位流程开始进行循环。
进一步，步骤c中进行置位流程时，判断是否scnt＝P，若是则编程失败，否则计算Vset＝Vsinitial+scnt*Vstep，同时将scnt加1得到scnt＝scnt+1，并将Vset正向施加于处于高阻态的单元；其中，Vset为置位位线电压，Vsinitial为初始置位电压，Vstep为台阶电压；然后对置位的单元进行读取，并验证该单元中是否R<RLRS，其中，R为单元电阻，RLRS为低阻临界值；根据比较结果更新写数据状态，若是则更新WDS变为写“1”数据与目标单元数据完全一致，否则返回置位流程开始进行循环。
进一步，步骤d中，若先执行置位流程，则执行如步骤c中所述的置位流程，在预定义的次数P内若WDS变为要写“1”的单元完全一致，写“0”的单元不完全一致时，则进入复位流程，否则编程失败，进入复位流程后，则执行如步骤b中所述的复位流程，在预定义的次数P内若WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败。
进一步，步骤d中，若先执行复位流程，则执行如步骤b中所述的复位流程，在预定义的次数P内若WDS变为要写“0”的单元完全一致，写“1”的单元不完全一致时，则进入置位流程，否则编程失败，进入置位流程后，则执行如步骤c中所述的置位流程，在预定义的次数P内若WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败。
本发明一种阻变随机存储器存储阵列编程装置，包括分别用来记录编程中置位和复位时施加电压脉冲的次数的置位计数器scounter和复位计数器rcounter，其输出信号分别为scnt和rcnt，其中，0≤scnt≤P-1；0≤rcnt≤P-1；P代表预定义允许施加的最大电压脉冲次数；用于读取目标单元数据的读写电路；用于和要写入的数据进行比较的数据比较器；用于寄存每一位的比较结果C[i](i＝0，1，…，n-1)的寄存模块，n是每次同时写入的单元数目；用于根据比较结果C[i]产生写数据状态WDS的判断模块；用于判断写数据状态WDS，对于待写入数据不一致的目标单元进行复位写入操作的复位模块；用于判断写数据状态WDS，对于待写入数据不一致的目标单元进行置位写入操作的置位模块。
进一步，复位模块中包括，用于判断是否rcnt＝P的模块；用于在rcnt不等于P时计算Vreset＝Vsinitial+rcnt*Vstep和rcnt＝rcnt+1的模块；用于将Vreset反向施加于处于低阻态的单元的复位电压产生器；用于对复位的单元进行读取，并验证是否该单元电阻大于高阻临界值的模块；用于根据验证结果更新写数据状态的模块。
进一步，置位模块中包括，用于判断是否scnt＝P的模块；用于在scnt不等于P时计算Vset＝Vsinitial+scnt*Vstep和scnt＝scnt+1的模块；用于将Vset正向施加于处于高阻态的置位电压产生器；用于对置位的单元进行读取，并验证是否该单元电阻小于低阻临界值的模块；用于根据验证结果更新写数据状态的模块。
与现有技术相比，本发明具有以下有益的技术效果：
本发明利用分别针对置位和复位设置的计数器，通过对目标单元数据和要写入数据进行比较和判断，仅对存储数据和要写入数据不一致的目标单元进行写入；从而能够保证在编程时仅对存储数据和要写入数据不一致的目标单元进行写入，避免重复写入，不仅可以减少对单元自身的写打扰，提高单元持久力，并且配合预定义允许施加的最大电压脉冲次数的限制下，提高了数据读写的效率，降低了写功耗。
进一步的，通过对写数据状态WDS的限定，做好分类准备，从而能够针对不同的写数据状态WDS清晰明确的对状态进行区分处理，提高了写数据的速率，缩短了判断执行时间。
进一步的，在复位流程中仅对存储“1”的单元写“0”，即仅将Vreset反向施加于处于存储“1”的低阻态单元中；在置位流程中仅对存储“0”的单元写“1”，即仅将Vset正向施加于处于存储“0”的高阻态单元中；不对其他的单元进行写处理，不仅避免了写打扰，而且延长了单元的使用寿命。
进一步的，在写“1”和写“0”的单元均不完全一致时，能够分步骤的依次对写“1”和写“0”的单元进行置位或复位的操作流程，一方面简化了处理流程，一方面能够根据操作的闲忙状态进行对数据处理的分流，整体提高了处理效率，提高了写数据时间。
附图说明
图1为现有技术中RRAM内1T1R存储单元的结构示意图。
图2为本发明实例中所述编程装置的电路原理框图。
图3为本发明实例中所述的基于1T1R存储单元的存储阵列示意图。
图4为本发明实例中所述编程方法的流程框图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
通过结合附图和附表，优选的以1T1R(1 transistor 1 resistor)型RRAM存储单元组成的存储阵列为例对本发明进行说明和描述。本发明同样适用于1R(1 resistor)型存储单元组成的存储阵列和1D1R(1 diode 1 resistor)型存储单元组成的存储阵列。
如图1所示，其中，WL为字线word line；BL为位线bit line；SL为源线sourceline；1T1R RRAM存储单元结构包括一个阻变单元15和一个NMOS选择晶体管16；阻变单元15的阳极与位线11连接，阴极与NMOS选择晶体管16的漏端13相连，NMOS选择晶体管16的源端与源线12连接，NMOS选择晶体管16的栅端与字线14连接。当阻变单元15为低阻态时，1T1R存储值为‘1’，当阻变单元15为高阻态时，1T1R存储值为‘0’。当1T1R RRAM存储单元进行读写操作时，操作条件如表1所示。
表1：
1T1R set reset read
WL Vset_wl Vreset_wl VDD
BL Vset 0 Vread
SL 0 Vreset 0
state LRS(1) HRS(0) 1/0
表1中，state为状态；set为置位，是R从高阻态变为低阻态的过程；reset为复位，是reset为R从低阻态变为高阻态的过程；read为读取；Vset_wl为置位字线电压；Vreset_wl为复位字线电压；VDD为电源电压；Vset为置位位线电压；Vreset为复位源线电压；Vread为读取位线电压；LRS(1)为低电阻态为代表数据“1”；HRS(1)为高电阻态为代表数据“0”。
当对1T1R写‘1’时，即对阻变单元15进行set，字线14接电压Vset_wl，位线11接置位位线电压Vset，源线12接地线GND；当对1T1R写‘0’时，即对阻变单元15进行reset，字线14接电压Vreset_wl，位线11与接地线GND，源线12接复位源线电压Vreset。当对1T1R进行读取时，字线14接电源电压VDD，位线11接读取位线电压Vread，源线12与地线连接，将位线11上的电流和参考电流送往基于电流模式的灵敏放大器，如果位线11上的电流大于参考电流，则读取值为“1”，反之，则读取值为“0”。
如图2所示，本发明优选实施例中所述编程装置的电路，包括读写电路211，数据比较电路212，状态机213，set计数器214，set电压产生器215，reset计数器216和reset电压产生器217。其中，DI<7:0>为8位数据输入；DO<7:0>为8位数据输出；C<7:0>为8位数据比较结果；WDS<1:0>为2位写数据状态；Set为置位使能信号；Reset为复位使能信号；scnt为置位计数器输出；rcnt为复位计数器输出；Vset为置位位线电压；Vreset为复位源线电压；
本发明以基于1T1R存储单元的存储阵列为例进行说明，其结构如图3所示。该存储阵列实例包括一个64x64的存储阵列311，行译码器312和列译码器313。下面就结合此电路实例和存储阵列来详细说明本发明的编程方法，如图4所示。。
如对存储阵列311中第63行内第0列单元315，第8列单元316，第16列单元317，第24列单元318，第32列单元319，第40列单元320，第48列单元321和第56列单元322的8个单元同时进行写入，假如这8个单元从左往右写入前存储值为DO[7:0]＝“10010011”，要写入的值为DI[7:0]＝“00011101”，写入步骤如下：
1、初始化set计数器214和reset计数器215，使scnt＝0和rcnt＝0，预定义P＝16，即每次写入允许施加的最大电压脉冲次数为16。
2、读写电路211读取目标写入单元存储值DO[7:0]＝“10010011”，数据比较电路212比较DO[7:0]和要写入的值DI[7:0]＝“00011101”，产生并寄存比较结果C[i]＝～(DO[i]^DI[i])，C[i]＝“0”代表第i为数据不一致，C[i]＝“1”代表第i位数据一致，本例C[7:0]＝“01110001”。根据C[i]产生写数据状WDS[1:0]；WDS[1]＝&(～DI[i]||C[i])，代表写“1”的单元是否完全一致，WDS[0]＝&(DI[i]||C[i])，代表写“0”的单元是否完全一致。本例WDS[1:0]＝“00”，代表写“1”和写“0”的单元均不完全一致。
3、状态机213根据数据比较电路212输出WDS[1:0]＝“00”使能set流程，又由表1可知对同一行中多个1T1R单元同时写入时，由于set和reset所要求的字线电压不一样，所以set和reset不能同时进行，必须分两步进行，本例假设先进行置位流程，也就是set流程：
3a.判断scnt＝0≠P，set电压产生器215根据set计数器214的scnt值输出Vset＝Vsinitial+scnt*Vstep得到新的置位位线电压，且set计数器214输出值scnt＝0+1＝1；
3b.由于DI[4]＝DI[3]＝DI[2]＝DI[0]＝“1”且C[4]＝C[0]＝“1”，C[3]＝C[2]＝“0”，写“1”的单元第4位和第0位一致，第3位和第2位不一致，所以只对第3位和第2位对应的1T1R单元319和320进行写“1”，读写电路211将字线350接Vwl_set，将Vset分别正向施加于位线339和源线340之间，以及位线341和源线342之间；
3c.读写电路211对这两个单元319和320进行读取，并验证阻变单元327和328的电阻是否R<RLRS；其中，R为该单元电阻，RLRS为低阻临界值；根据比较结果更新写数据状态，若是则更新WDS变为“1x”(x代表”0’或“1”)，代表写“1”数据与目标单元数据完全一致，否则返回置位流程开始进行循环。假如第32列单元的阻变单元327从高阻态变为低阻态，第40列单元的阻变单元328依然处于高阻态，表明对第32列单元319写“1”成功和对第40列单元320写“1”失败；
3d.读写电路211根据比较结果更新写数据状态，WDS仍然为“00”，返回(1)，set电压产生器215根据set计数器214的scnt值输出Vset＝Vsinitial+scnt*Vstep，提高电压脉冲高度，读写电路211对第40列单元的阻变单元328重新进行set并读取，若在scnt<P时对第40列单元320写“1”成功，读写电路211更新WDS为“10”，则进入reset流程，否则编程失败。
4、若WDS[1:0]更新为“10”，状态机213使能reset流程，也就是复位流程：
4a.判断rcnt＝0≠P，reset电压产生器217根据reset计数器216的rcnt值输出Vreset＝Vrinitial+rcnt*Vstep得到新的复位源线电压，且reset计数器216输出值rcnt＝0+1＝1；
4b.由于DI[7]＝DI[6]＝DI[5]＝DI[1]＝“0”且C[6]＝C[5]＝“1”，C[7]＝C[1]＝“0”，写“0”的单元第6位和第5位一致，第7位和第1位不一致，所以只对第7位和第1位对应的1T1R单元的第0列单元315和第48列单元321写“0”，读写电路211将字线350接Vwl_reset，将Vreset分别反向施加于位线331和源线342之间，以及位线343和源线344之间；
4c.读写电路211对这两个单元，即第0列单元315和第48列单元321进行读取，并验证阻变单元323和329的电阻是否R>RHRS；其中，R为该单元电阻，RHRS为高阻临界值；根据比较结果更新写数据状态，若是则更新WDS变为“x1”(x代表”0’或“1”)，代表写“0”数据与目标单元数据完全一致，否则返回复位流程开始进行循环。假如第0列单元的阻变单元323从低阻态变为高阻态，第48列单元的阻变单元329依然处于低阻态，表明对第0列单元315写“0”成功和对第48列单元321写“0”失败；
4d.数据比较电路212根据比较结果更新写数据状态，WDS仍然为“10”，返回(1)，reset电压产生器217根据reset计数器216的rcnt值输出Vreset＝Vrinitial+rcnt*Vstep，提高电压脉冲高度，读写电路211对第48列单元的阻变单元329重新进行reset，若在rounter<P时对第48列单元321写“0”成功，读写电路211更新WDS为“11”，则编程成功，否则编程失败。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施而已，并不限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应在本发明的保护范围之内。

Claims (9)

1.一种阻变随机存储器存储阵列编程方法，其特征在于，包括以下步骤：
(1)初始化置位计数器scounter和复位计数器rcounter；置位计数器scounter和复位计数器rcounter分别用来记录存储阵列中一组存储单元进行置位和复位操作时施加的电压脉冲次数，输出信号分别为scnt和rcnt；其中，0≤scnt≤P-1；0≤rcnt≤P-1；P代表预定义允许施加的最大电压脉冲次数；
(2)读取目标单元数据并和要写入的数据进行比较，寄存每一位的比较结果C[i]，i＝0，1，…，n-1，n是每次同时写入的单元数目；根据比较结果C[i]产生写数据状态WDS；
(3)判断写数据状态WDS，对于待写入数据不一致的目标单元进行复位或置位的写入操作，直至在预定义的次数P内若写数据状态WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败；
步骤(3)中进行写数据状态WDS判断时，
a.若写数据状态WDS为写数据与目标单元数据完全一致时；编程成功；
b.若写数据状态WDS为要写“1”的单元完全一致，写“0”的单元不完全一致时；进入复位流程，对低阻态单元进行复位后并更新写数据状态，若WDS变为写数据与目标单元数据完全一致时则编程成功，否则返回复位流程开始进行循环；
c.若写数据状态WDS为要写“0”的单元完全一致，写“1”的单元不完全一致；进入置位流程，对高阻态单元进行置位后并更新写数据状态，若WDS变为写数据与目标单元数据完全一致时则编程成功，否则返回置位流程开始进行循环；
d.若写数据状态WDS为写“1”和写“0”的单元均不完全一致，先进入置位或复位流程之一，后进入另一未执行流程；若在预定义的次数P内若WDS变为写数据与目标单元数据完全一致时则编程成功，否则编程失败。
2.根据权利要求1所述的一种阻变随机存储器存储阵列编程方法，其特征在于，步骤(2)中所述写数据状态WDS包括如下四个状态；WDS＝“11”代表写数据与目标单元数据完全一致，WDS＝“10”代表要写“1”的单元完全一致，写“0”的单元不完全一致，WDS＝“01”代表要写“0”的单元完全一致，写“1”的单元不完全一致，WDS＝“00”代表写“1”和写“0”的单元均不完全一致。
3.根据权利要求1所述的一种阻变随机存储器存储阵列编程方法，其特征在于，步骤b中进行复位流程时，判断是否rcnt＝P，若是则编程失败，否则计算Vreset＝Vrinitial+rcnt*Vstep，同时将rcnt加1得到rcnt＝rcnt+1，并将Vreset反向施加于处于低阻态的单元；其中，Vreset为复位源线电压，Vrinitial为初始复位电压，Vstep为台阶电压；
然后对被复位的单元进行读取，并验证该被复位的单元中是否R>RHRS，其中，R为单元电阻，RHRS为高阻临界值；根据比较结果更新写数据状态，若是则更新WDS变为写“0”数据与目标单元数据完全一致，否则返回复位流程开始进行循环。
4.根据权利要求1所述的一种阻变随机存储器存储阵列编程方法，其特征在于，步骤c中进行置位流程时，判断是否scnt＝P，若是则编程失败，否则计算Vset＝Vsinitial+scnt*Vstep，同时将scnt加1得到scnt＝scnt+1，并将Vset正向施加于处于高阻态的单元；其中，Vset为置位位线电压，Vsinitial为初始置位电压，Vstep为台阶电压；
然后对被置位的单元进行读取，并验证该被置位的单元中是否R<RLRS，其中，R为单元电阻，RLRS为低阻临界值；根据比较结果更新写数据状态，若是则更新WDS变为写“1”数据与目标单元数据完全一致，否则返回置位流程开始进行循环。
5.根据权利要求1所述的一种阻变随机存储器存储阵列编程方法，其特征在于，步骤d中，若先执行置位流程，则执行如步骤c中所述的置位流程，在预定义的次数P内若WDS变为要写“1”的单元完全一致，写“0”的单元不完全一致时，则进入复位流程，否则编程失败，进入复位流程后，则执行如步骤b中所述的复位流程，在预定义的次数P内若WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败。
6.根据权利要求1所述的一种阻变随机存储器存储阵列编程方法，其特征在于，步骤d中，若先执行复位流程，则执行如步骤b中所述的复位流程，在预定义的次数P内若WDS变为要写“0”的单元完全一致，写“1”的单元不完全一致时，则进入置位流程，否则编程失败，进入置位流程后，则执行如步骤c中所述的置位流程，在预定义的次数P内若WDS变为写数据与目标单元数据完全一致则编程成功，否则编程失败。
7.一种阻变随机存储器存储阵列编程装置，其特征在于，采用如权利要求1所述的阻变随机存储器存储阵列编程方法，包括：
分别用来记录编程中置位和复位时施加电压脉冲次数的置位计数器scounter和复位计数器rcounter，其输出信号分别为scnt和rcnt，其中，0≤scnt≤P-1；0≤rcnt≤P-1；P代表预定义允许施加的最大电压脉冲次数；
用于读取目标单元数据的读写电路；
用于和要写入的数据进行比较的数据比较器；
用于寄存每一位的比较结果C[i]，i＝0，1，…，n-1，的寄存模块，n是每次同时写入的单元数目；
用于根据比较结果C[i]产生写数据状态WDS的判断模块；
用于判断写数据状态WDS，对于待写入数据不一致的目标单元进行复位写入操作的复位模块；
用于判断写数据状态WDS，对于待写入数据不一致的目标单元进行置位写入操作的置位模块。
8.根据权利要求7所述的一种阻变随机存储器存储阵列编程装置，其特征在于，复位模块中包括，
用于判断是否rcnt＝P的模块；
用于在rcnt不等于P时计算Vreset＝Vsinitial+rcnt*Vstep和rcnt＝rcnt+1的模块；
用于将Vreset反向施加于处于低阻态的单元的复位电压产生器；
用于对被复位的单元进行读取，并验证是否该被复位的单元电阻大于高阻临界值的模块；
用于根据验证结果更新写数据状态的模块。
9.根据权利要求7所述的一种阻变随机存储器存储阵列编程装置，其特征在于，置位模块中包括，
用于判断是否scnt＝P的模块；
用于在scnt不等于P时计算Vset＝Vsinitial+scnt*Vstep和scnt＝scnt+1的模块；
用于将Vset正向施加于处于高阻态的置位单元的置位电压产生器；
用于对被置位的单元进行读取，并验证是否该被置位的单元电阻小于低阻临界值的模块；
用于根据验证结果更新写数据状态的模块。
CN201410521542.3A 2014-09-30 2014-09-30 一种阻变随机存储器存储阵列编程方法及装置 Active CN104318956B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410521542.3A CN104318956B (zh) 2014-09-30 2014-09-30 一种阻变随机存储器存储阵列编程方法及装置
PCT/CN2015/090690 WO2016050170A1 (zh) 2014-09-30 2015-09-25 阻变随机存储器的存储阵列编程方法和装置
US15/515,359 US10522221B2 (en) 2014-09-30 2015-09-25 Storage array programming method and device for resistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410521542.3A CN104318956B (zh) 2014-09-30 2014-09-30 一种阻变随机存储器存储阵列编程方法及装置

Publications (2)

Publication Number Publication Date
CN104318956A CN104318956A (zh) 2015-01-28
CN104318956B true CN104318956B (zh) 2018-05-15

Family

ID=52374175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410521542.3A Active CN104318956B (zh) 2014-09-30 2014-09-30 一种阻变随机存储器存储阵列编程方法及装置

Country Status (3)

Country Link
US (1) US10522221B2 (zh)
CN (1) CN104318956B (zh)
WO (1) WO2016050170A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318956B (zh) 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN104794261A (zh) * 2015-03-27 2015-07-22 山东华芯半导体有限公司 一种具有复位功能的阻变型随机存储器模型及存储方法
CN104733047B (zh) 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构
CN109147860B (zh) * 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
US10510410B2 (en) * 2017-11-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for programming resistive memory cell with AC perturbation AC signal and nonvolatile memory device thereof
CN108111162B (zh) * 2017-12-17 2020-12-08 华中科技大学 一种运算电路及操作方法
CN109871594B (zh) * 2019-01-28 2023-02-03 山东华芯半导体有限公司 一种NAND Flash特性模型建立方法
CN110620128A (zh) * 2019-08-29 2019-12-27 浙江省北大信息技术高等研究院 一种阻变存储器件及其写入方法、擦除方法和读取方法
CN110989972B (zh) * 2019-12-05 2021-11-30 清华大学 随机数的生成方法及随机数生成器
KR20210081049A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그의 동작 방법
CN113257307B (zh) * 2020-02-13 2024-04-26 华邦电子股份有限公司 存储器装置及数据写入方法
CN111338602A (zh) * 2020-04-02 2020-06-26 北京大学 一种用于随机计算的比特流生成器及生成方法
CN112750486B (zh) * 2021-01-06 2022-09-27 之江实验室 一种阻变存储器的故障测试方法
US20220284955A1 (en) * 2021-03-03 2022-09-08 Weebit Nano Ltd. Circuitry for parallel set and reset of resistive random-access memory (reram) cells

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231888A (zh) * 2007-01-23 2008-07-30 海力士半导体有限公司 在闪速存储器件中对数据进行编程的方法
CN101266834A (zh) * 2007-03-15 2008-09-17 财团法人工业技术研究院 相变化存储器写入的驱动方法与系统
CN101404179A (zh) * 2008-11-07 2009-04-08 中国科学院上海微系统与信息技术研究所 提升相变存储器编程速度的方法及实现方法
US8116127B2 (en) * 2006-04-06 2012-02-14 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
CN102870159A (zh) * 2010-04-26 2013-01-09 莫塞德技术公司 在相变存储器中的写入方案
CN103065682A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 非易失性存储装置及其写入控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203112B2 (en) 2004-08-05 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple stage method and system for sensing outputs from memory cells
JP4890016B2 (ja) 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2007052558A (ja) * 2005-08-16 2007-03-01 Matsushita Electric Ind Co Ltd フラッシュメモリ書換え装置、フラッシュメモリ書換え方法及びフラッシュメモリ書換えプログラム
KR100834738B1 (ko) * 2006-08-31 2008-06-05 삼성전자주식회사 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치
KR100887061B1 (ko) 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
CN101388246A (zh) 2007-09-10 2009-03-18 财团法人工业技术研究院 相变化存储器
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
JP2010146654A (ja) * 2008-12-19 2010-07-01 Toshiba Corp メモリ装置
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
WO2014068961A1 (ja) 2012-10-30 2014-05-08 パナソニック株式会社 不揮発性半導体記憶装置
KR102090589B1 (ko) * 2013-01-14 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법
KR102056853B1 (ko) 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
CN104318956B (zh) * 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN204680387U (zh) 2015-03-30 2015-09-30 山东华芯半导体有限公司 一种包括参考单元的rram子阵列结构
CN104733047B (zh) 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116127B2 (en) * 2006-04-06 2012-02-14 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
CN101231888A (zh) * 2007-01-23 2008-07-30 海力士半导体有限公司 在闪速存储器件中对数据进行编程的方法
CN101266834A (zh) * 2007-03-15 2008-09-17 财团法人工业技术研究院 相变化存储器写入的驱动方法与系统
CN101404179A (zh) * 2008-11-07 2009-04-08 中国科学院上海微系统与信息技术研究所 提升相变存储器编程速度的方法及实现方法
CN102870159A (zh) * 2010-04-26 2013-01-09 莫塞德技术公司 在相变存储器中的写入方案
CN103065682A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 非易失性存储装置及其写入控制方法

Also Published As

Publication number Publication date
WO2016050170A1 (zh) 2016-04-07
US10522221B2 (en) 2019-12-31
US20170301399A1 (en) 2017-10-19
CN104318956A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
CN104318956B (zh) 一种阻变随机存储器存储阵列编程方法及装置
US8159858B2 (en) Signal margin improvement for read operations in a cross-point memory array
JP4192060B2 (ja) 不揮発性半導体記憶装置
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
US9312002B2 (en) Methods for programming ReRAM devices
US9230640B2 (en) Ground circuitry for semiconductor memory device
CN104835519B (zh) 存储器电路及相关方法
JP5811693B2 (ja) 抵抗変化型メモリデバイスおよびその駆動方法
CN103366816A (zh) 非易失性半导体存储器器件
US8098507B2 (en) Hierarchical cross-point array of non-volatile memory
CN105869670B (zh) 电阻式随机存取存储器
CN105304669A (zh) 一种非挥发性阻变式储存电路及其控制方法
US20130229855A1 (en) Resistive memory device having defined or variable erase unit size
CN103971725B (zh) 基于电阻的随机存取存储器
US10175906B2 (en) Encoding data within a crossbar memory array
Vourkas et al. Improved read voltage margins with alternative topologies for memristor-based crossbar memories
US9378816B2 (en) Variable resistance memory devices and erase verifying methods thereof
Vourkas et al. Memristive crossbar-based nonvolatile memory
US8363450B2 (en) Hierarchical cross-point array of non-volatile memory
Zheng et al. Modeling framework for cross-point resistive memory design emphasizing reliability and variability issues
CN104599705B (zh) 存储器件
US9805791B2 (en) Resistive memory structure for single or multi-bit data storage
CN105321563A (zh) 非易失性半导体存储器
US20150332737A1 (en) Memory sensing method using one-time sensing table and associated memory device
CN116935929A (zh) 互补式存储电路及存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170427

Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: Xinluo Avenue high tech Zone of Ji'nan City, Shandong province 250101 No. 1768 Qilu Software Park building B block two layer

Applicant before: Shandong Sinochip Semiconductors Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant