CN110620128A - 一种阻变存储器件及其写入方法、擦除方法和读取方法 - Google Patents

一种阻变存储器件及其写入方法、擦除方法和读取方法 Download PDF

Info

Publication number
CN110620128A
CN110620128A CN201910810514.6A CN201910810514A CN110620128A CN 110620128 A CN110620128 A CN 110620128A CN 201910810514 A CN201910810514 A CN 201910810514A CN 110620128 A CN110620128 A CN 110620128A
Authority
CN
China
Prior art keywords
metal
memory device
electrode
resistive
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910810514.6A
Other languages
English (en)
Inventor
肖韩
王宗巍
蔡一茂
刘毅华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Institute of Information Technology AIIT of Peking University
Hangzhou Weiming Information Technology Co Ltd
Original Assignee
Advanced Institute of Information Technology AIIT of Peking University
Hangzhou Weiming Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Institute of Information Technology AIIT of Peking University, Hangzhou Weiming Information Technology Co Ltd filed Critical Advanced Institute of Information Technology AIIT of Peking University
Priority to CN201910810514.6A priority Critical patent/CN110620128A/zh
Publication of CN110620128A publication Critical patent/CN110620128A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种阻变存储器件，包括场效应管、位线、字线和源线；所述场效应管的漏极与所述位线相连接；所述场效应管的栅极与所述字线相连接；场效应管的源极与源线相连接；所述位线包括由下而上设置的若干介电质层、下电极和上电极，每相邻两介电质层之间夹有一金属层，所述上电极与所述下电极之间的介电质层中设有若干互相并联的阻变层，每一所述阻变层的上下两端分别连接到上电极和下电极；其余的每个介电质层中均设有一金属栓塞。本发明增加了RRAM单元的读取电流窗口，在不增大存储单元面积的同时，设置多个并联的阻变层，在同样的读取电压下可以获得更大的读取电流,或者在同样的读取电流下,可以采用更低的读取电压,从而降低了功耗。

Description

一种阻变存储器件及其写入方法、擦除方法和读取方法
技术领域
本发明涉及存储器技术领域，具体涉及一种阻变存储器件及其写入方法、擦除方法和读取方法。
背景技术
阻变存储器也叫阻变随机存储器(Resistive Random Access Memory，RRAM)，是一种基于阻值变化来记录存储数据信息的非易失性存储器器件。阻变存储器因为其高密度、低成本、快的存取速度及可突破技术代发展的特点被认为是下一代新型存储器的有力竞争者，在嵌入式装置、AI领域、边缘计算领域等领域有很广阔的应用前景。阻变存储器利用存储介质的电阻在电信号作用下，在低阻态和高阻态间可逆转换的特性来存储信号，由高阻态转变为低阻态的过程称为set，由低阻态转变为高阻态的过程称为reset。阻变存储器的操作有set(写入)、reset(擦除)和读取(read)。如图1所示为现有技术的1T1R阻变存储器的结构示意图。阻变存储器的性能的一个核心指标是阻变存储器的读取窗口(readwindow),然而为了降低写入功耗需要阻变存储器的写入电流不能过大,相应的读取电流也被限制,这大大增加了对RRAM读取的难度。
发明内容
本发明的目的是提供一种阻变存储器件及其写入方法、擦除方法和读取方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
根据本发明实施例的一个方面，提供一种阻变存储器件，包括场效应管、位线、字线和源线；所述场效应管的栅极与所述字线相连接；所述场效应管的源极与所述源线相连接；所述位线包括连接单元以及设置在所述连接单元上的存储单元；所述连接单元包括由下而上设置的若干介电质层，每相邻两介电质层之间夹有一金属层，每一所述介电质层中设置有一上下贯穿该介电质层的金属栓塞，每一所述金属层均与与其相邻的金属栓塞相连接；所述存储单元包括下电极、位于所述下电极上方的上电极以及夹在所述下电极与所述上电极之间的一介电质层；所述存储单元的所述介电质层中设有若干互相并联的阻变层，每一所述阻变层的上下两端均分别连接到所述上电极和所述下电极；所述下电极与最上方的金属栓塞相连接；所述场效应管的漏极与最下方的金属栓塞相连接。
进一步地，所述字线包括由下而上依次交替层叠设置的数量相同的若干介电质层和若干金属层，所述字线的每一介电质层中均设有一金属栓塞，所述字线的每相邻两金属层通过所述字线的一金属栓塞相连接，所述栅极通过所述字线的一金属栓塞与所述字线的最下方的金属层相连接。
进一步地，所述源线包括由下而上依次交替层叠设置的数量相同的若干介电质层和若干金属层，所述源线的每一介电质层中均设有一金属栓塞，所述源线的每相邻两金属层通过所述源线的一金属栓塞相连接，所述源极通过所述源线的一金属栓塞与所述源线的最下方的金属层相连接。
进一步地，所述阻变层由氧化钽材料、HfO2、Al2O3或TiOx制成。
进一步地，所述上电极和所述下电极均为氮化钽、氮化钛、铜、铂、钨、镍、铝、钯或金制成。
进一步地，每一所述介电质层均为二氧化硅材料制成。
进一步地，与所述场效应管相连接的金属栓塞为钨材料制成，其余金属栓塞为钨材料或铜材料制成。
根据本发明实施例的另一个方面，提供一种阻变存储器件写入方法，包括：选中所述阻变存储器件的所述字线，对所述位线施加一高电平，使所述源线接地，所述阻变存储器件被置于写入状态完成写入操作，进入低阻态。
根据本发明实施例的另一个方面，提供一种阻变存储器件擦除方法，其特征在于，包括：选中所述字线，对所述位线施加一反向偏压，使所述源线接地,所述阻变存储器件完成擦除回到高阻态。
根据本发明实施例的另一个方面，提供一种阻变存储器件读取方法，其特征在于，包括：对所述位线施加一正向电压,根据检测到的电流大小识别出此时的所述阻变存储器件是处于低阻态还是高阻态，完成数据的读取；其中，所述正向电压不大于写入高电平，所述写入高电平为在进行写入操作时对所述位线施加的高电平。
本发明实施例提供的技术方案可以包括以下有益效果：
本发明实施例提供的阻变存储器件，增加了RRAM单元的读取电流窗口，在不增大存储单元面积的同时，设置多个并联的阻变层，在同样的读取电压下可以获得更大的读取电流,或者在同样的读取电流下,可以采用更低的读取电压,从而降低了功耗。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的1T1R阻变存储器的结构示意图；
图2为本申请的一个实施例的结构示意图；
图3为本申请的另一个实施例的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明做进一步说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本申请实施例提供一种阻变存储器件，包括场效应管、位线、字线和源线；所述场效应管的栅极与所述字线相连接；所述场效应管的源极与所述源线相连接；所述位线包括连接单元以及设置在所述连接单元上的存储单元；所述连接单元包括由下而上设置的若干介电质层，每相邻两介电质层之间夹有一金属层，每一所述介电质层中设置有一上下贯穿该介电质层的金属栓塞，每一所述金属层均与与其相邻的金属栓塞相连接，即夹住每一金属层的上下两介电质层中的金属栓塞均与该金属层相连接；所述存储单元包括下电极、位于所述下电极上方的上电极以及夹在所述下电极与所述上电极之间的一介电质层；所述存储单元的所述介电质层中设有若干互相并联的阻变层，每一所述阻变层的上下两端均分别连接到所述上电极和所述下电极；所述下电极与最上方的金属栓塞相连接；所述场效应管的漏极与最下方的金属栓塞相连接。互相并联的阻变层的数目为大于1的正整数。
所述字线包括由下而上依次交替层叠设置的数量相同的若干介电质层和若干金属层，所述字线的每一介电质层中均设有一金属栓塞，所述字线的每相邻两金属层通过所述字线的一金属栓塞相连接，所述栅极通过所述字线的一金属栓塞与所述字线的最下方的金属层相连接。
所述源线包括由下而上依次交替层叠设置的数量相同的若干介电质层和若干金属层，所述源线的每一介电质层中均设有一金属栓塞，所述源线的每相邻两金属层通过所述源线的一金属栓塞相连接，所述源极通过所述源线的一金属栓塞与所述源线的最下方的金属层相连接。
所述阻变层由氧化钽材料制成，也可以由ZnO、或ZnO的掺杂物、或金属氧化物等具有阻变特性的阻变材料制成。
所述上电极和所述下电极均为氮化钽制成。
每一所述介电质层均为二氧化硅材料制成。
与所述场效应管相连接的金属栓塞为钨材料制成，其余金属栓塞为钨材料或铜材料制成。
与漏极、栅极和源极相连接的金属栓塞(即最下方的三个金属栓塞)为金属钨材料制成，其他的金属栓塞均为金属钨材料或铜材料制成。
本申请实施例还提供一种上述的阻变存储器件写入方法，包括：选中所述阻变存储器件的所述字线，对所述位线施加一高电平，使所述源线接地，所述阻变存储器件被置于写入状态完成写入操作，进入低阻态。
本申请实施例还提供一种上述的阻变存储器件擦除方法，包括：选中所述字线，对所述位线施加一反向偏压，使所述源线接地,所述阻变存储器件完成擦除回到高阻态。
本申请实施例还提供一种上述的阻变存储器件读取方法，包括：对所述位线施加一正向电压,根据检测到的电流大小识别出此时的所述阻变存储器件是处于低阻态还是高阻态，完成数据的读取；其中，所述正向电压不大于写入高电平，所述写入高电平为在进行写入操作时对所述位线施加的高电平。
如图2所示，本申请的一个实施例，提供了一种阻变存储器件，包括场效应管100，在NMOS场效应管100的漏极D、栅极G和源极S上分别形成有一层叠结构；漏极上的层叠结构构成位线(BL，Bit Line)；栅极上的层叠结构构成字线(WL，Word Line)；源极上的层叠结构构成源线(SL，Source Line)；
漏极上的层叠结构包括：漏极侧第一金属栓塞101、漏极侧第一介电质层102、漏极侧第一金属层103、漏极侧第二介电质层104、漏极侧第二金属栓塞105、漏极侧第二金属层106、漏极侧第三金属栓塞107、漏极侧第三介电质层108、下电极109、电极间介电质层110、两个互相并联的阻变层111、上电极112；其中，漏极侧第一介电质层102、漏极侧第一金属层103、漏极侧第二介电质层104、漏极侧第二金属层106、漏极侧第三介电质层108、下电极109、电极间介电质层110、上电极112由下而上依次层叠设置；漏极侧第一金属栓塞101设于漏极侧第一介电质层102内，上下两端分别连接漏极侧第一金属层103和漏极；漏极侧第二金属栓塞105设于漏极侧第二介电质层104内，上下两端分别连接漏极侧第二金属层106和漏极侧第一金属层103；漏极侧第三金属栓塞107设于漏极侧第三介电质层108内，上下两端分别连接下电极109和漏极侧第二金属层106；两个互相并联的阻变层111设于电极间介电质层110内，每个阻变层111的上下两端分别连接上电极112和下电极109；
栅极上的层叠结构包括：栅极侧第一金属栓塞201、栅极侧第一介电质层202、栅极侧第一金属层203、栅极侧第二介电质层204、栅极侧第二金属栓塞205和栅极侧第二金属层206；其中，栅极侧第一介电质层202、栅极侧第一金属层203、栅极侧第二介电质层204和栅极侧第二金属层206由下而上依次层叠；栅极侧第一金属栓塞201设于栅极侧第一介电质层202内，上下两端分别连接栅极侧第一金属层203和栅极；栅极侧第二金属栓塞205设于栅极侧第二介电质层204内，上下两端分别连接栅极侧第二金属层206和栅极侧第一金属层203；
源极上的层叠结构包括：源极侧第一金属栓塞301、源极侧第一介电质层302、源极侧第一金属层303、源极侧第二介电质层304、源极侧第二金属栓塞305和源极侧第二金属层306；其中，源极侧第一介电质层302、源极侧第一金属层303、源极侧第二介电质层304和源极侧第二金属层306；源极侧第一金属栓塞301设于源极侧第一介电质层302内，上下两端分别连接源极侧第一金属层303和源极；源极侧第二金属栓塞305位于源极侧第二介电质层304内，上下两端分别连接源极侧第二金属层306和源极侧第一金属层303。
所述漏极侧第一金属层103、漏极侧第二金属栓塞105、漏极侧第二金属层106、漏极侧第三金属栓塞107、栅极侧第一金属层203、栅极侧第二金属栓塞205、栅极侧第二金属层206、源极侧第一金属层303、源极侧第二金属栓塞305和源极侧第二金属层306均为铜材料制成。漏极侧第一金属栓塞101、栅极侧第一金属栓塞201和源极侧第一金属栓塞301均为钨材料制成。
所述阻变层111由氧化钽材料TaOx制成，也可以由HfO2、Al2O3或TiOx制成，也可以由ZnO、或ZnO的掺杂物、或金属氧化物等具有阻变特性的阻变材料制成。
所述上电极112和下电极109分别为氮化钽TaN制成。可选地，所述上电极112和下电极109可以由例如氮化钛TiN、铜、铂、钨、镍、铝、钯、金中的任意一种材料制成。
所述漏极侧第一介电质层102、漏极侧第二介电质层104、漏极侧第三介电质层108、电极间介电质层110、栅极侧第一介电质层202、栅极侧第二介电质层204、源极侧第一介电质层302和源极侧第二介电质层304均为二氧化硅材料制成。
所述场效应管100为NMOS场效应管。
一种上述的阻变存储器件写入方法，包括：选中阻变存储器件的字线(WL)，对位线(BL)施加一高电平Vset，使源线(SL)接地，阻变存储器件被置于写入(set)状态完成写入操作进入低阻态。
一种上述的阻变存储器件擦除方法，包括：选中字线(WL)，对位线(BL)施加一反向偏压Vreset，使源线(SL)接地,阻变存储器件完成擦除回到高阻态。
一种上述的阻变存储器件读取方法，包括：对位线(BL)施加一个不大于Vset的正向电压,根据检测到的电流大小识别出此时的阻变存储器件是处于低阻态还是高阻态，完成数据的读取。
在电极间介电质层110内设置两个互相并联的阻变层111，与现有技术中的只有一个阻变层的技术方案相比，达到所需要的读出电流强度所需要施加的电压减小了一半，例如，在读取电流强度时,如果在现有技术的1T1R技术方案下,需要加电压Vread来达到所需要的读出电流强度,那么在本申请的设置并联的阻变层的技术方案下,理想情况下只需要0.5Vread的电压即可完成电流数据的读取,考虑到晶体管和电阻导线电阻的负载，在阻变层处于低阻态LRS时,阻变层的电阻和晶体管负载电阻及电路电阻几乎相等,读取电压可以降低接近三分之一；而当阻变层处于高阻态时,阻变层的电阻远大于晶体管电阻,读取电压可以接近理想情况下的降低一倍。
可选地，设置于电极间介电质层110内的互相并联的阻变层111的数目可以大于2，例如可以为互相并联的3个、4个、……的阻变层，每个阻变层111的上下两端分别连接上电极112和下电极109。
如图3所示，在上述实施例的基础上，本申请提供的另一个实施例的阻变存储器件的位线包括5个介电质层1、四个金属栓塞、设置在下电极109下方的三个金属层2以及设置在上电极112上的一金属层3，在上电极112与下电极109之间的介电质层中设置有三个互相并联的阻变层7，每个阻变层7的上下两端分别连接上电极112和下电极109；源线包括5个介电质层1、5个金属层5和五个金属栓塞，字线包括5个介电质层、5个金属层和五个金属栓塞6。
与漏极、栅极和源极相连接的金属栓塞(即最下方的三个金属栓塞)为钨材料制成，其余金属栓塞为钨材料或铜材料制成。金属层可以采用铜材料制成。
本申请的阻变存储器件增加了RRAM单元的读取电流窗口，在不增大存储单元面积的同时(存储器单元面积由晶体管决定)，设置多个并联的阻变层，由欧姆定律可以得知,在同样的读取电压下可以获得更大的读取电流,或者在同样的读取电流下,可以采用更低的读取电压,从而降低了功耗。
需要说明的是：
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阻变存储器件，其特征在于，包括场效应管、位线、字线和源线；所述场效应管的栅极与所述字线相连接；所述场效应管的源极与所述源线相连接；所述位线包括连接单元以及设置在所述连接单元上的存储单元；所述连接单元包括由下而上设置的若干介电质层，每相邻两介电质层之间夹有一金属层，每一所述介电质层中设置有一上下贯穿该介电质层的金属栓塞，每一所述金属层均与与其相邻的金属栓塞相连接；所述存储单元包括下电极、位于所述下电极上方的上电极以及夹在所述下电极与所述上电极之间的一介电质层；所述存储单元的所述介电质层中设有若干互相并联的阻变层，每一所述阻变层的上下两端均分别连接到所述上电极和所述下电极；所述下电极与最上方的金属栓塞相连接；所述场效应管的漏极与最下方的金属栓塞相连接。
2.根据权利要求1所述的阻变存储器件，其特征在于，所述字线包括由下而上依次交替层叠设置的数量相同的若干介电质层和若干金属层，所述字线的每一介电质层中均设有一金属栓塞，所述字线的每相邻两金属层通过所述字线的一金属栓塞相连接，所述栅极通过所述字线的一金属栓塞与所述字线的最下方的金属层相连接。
3.根据权利要求1所述的阻变存储器件，其特征在于，所述源线包括由下而上依次交替层叠设置的数量相同的若干介电质层和若干金属层，所述源线的每一介电质层中均设有一金属栓塞，所述源线的每相邻两金属层通过所述源线的一金属栓塞相连接，所述源极通过所述源线的一金属栓塞与所述源线的最下方的金属层相连接。
4.根据权利要求1-3任一项所述的阻变存储器件，其特征在于，所述阻变层由氧化钽材料、HfO2、Al2O3或TiOx制成。
5.根据权利要求1-3任一项所述的阻变存储器件，其特征在于，所述上电极和所述下电极均为氮化钽、氮化钛、铜、铂、钨、镍、铝、钯或金制成。
6.根据权利要求1-3任一项所述的阻变存储器件，其特征在于，每一所述介电质层均为二氧化硅材料制成。
7.根据权利要求1-3任一项所述的阻变存储器件，其特征在于，与所述场效应管相连接的金属栓塞为钨材料制成，其余金属栓塞为钨材料或铜材料制成。
8.一种权利要求1-7任一项所述的阻变存储器件写入方法，其特征在于，包括：选中所述阻变存储器件的所述字线，对所述位线施加一高电平，使所述源线接地，所述阻变存储器件被置于写入状态完成写入操作，进入低阻态。
9.一种权利要求1-7任一项所述的阻变存储器件擦除方法，其特征在于，包括：选中所述字线，对所述位线施加一反向偏压，使所述源线接地,所述阻变存储器件完成擦除回到高阻态。
10.一种权利要求1-7任一项所述的阻变存储器件读取方法，其特征在于，包括：对所述位线施加一正向电压,根据检测到的电流大小识别出此时的所述阻变存储器件是处于低阻态还是高阻态，完成数据的读取；其中，所述正向电压不大于写入高电平，所述写入高电平为在进行写入操作时对所述位线施加的高电平。
CN201910810514.6A 2019-08-29 2019-08-29 一种阻变存储器件及其写入方法、擦除方法和读取方法 Pending CN110620128A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910810514.6A CN110620128A (zh) 2019-08-29 2019-08-29 一种阻变存储器件及其写入方法、擦除方法和读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910810514.6A CN110620128A (zh) 2019-08-29 2019-08-29 一种阻变存储器件及其写入方法、擦除方法和读取方法

Publications (1)

Publication Number Publication Date
CN110620128A true CN110620128A (zh) 2019-12-27

Family

ID=68922708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910810514.6A Pending CN110620128A (zh) 2019-08-29 2019-08-29 一种阻变存储器件及其写入方法、擦除方法和读取方法

Country Status (1)

Country Link
CN (1) CN110620128A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027955A1 (en) * 2007-07-26 2009-01-29 Samsung Electronics Co., Ltd. Non-volatile memory devices including stacked nand-type resistive memory cell strings and methods of fabricating the same
CN102067234A (zh) * 2009-04-27 2011-05-18 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置
CN102709308A (zh) * 2012-06-21 2012-10-03 复旦大学 一种集成阻变存储器的mos晶体管结构及其制造方法
CN102881824A (zh) * 2012-09-25 2013-01-16 北京大学 阻变存储器及其制备方法
CN104318956A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN107527646A (zh) * 2016-06-17 2017-12-29 阿尔特拉公司 并联配置的电阻存储器元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027955A1 (en) * 2007-07-26 2009-01-29 Samsung Electronics Co., Ltd. Non-volatile memory devices including stacked nand-type resistive memory cell strings and methods of fabricating the same
CN102067234A (zh) * 2009-04-27 2011-05-18 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法和电阻变化型非易失性存储装置
CN102709308A (zh) * 2012-06-21 2012-10-03 复旦大学 一种集成阻变存储器的mos晶体管结构及其制造方法
CN102881824A (zh) * 2012-09-25 2013-01-16 北京大学 阻变存储器及其制备方法
CN104318956A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN107527646A (zh) * 2016-06-17 2017-12-29 阿尔特拉公司 并联配置的电阻存储器元件

Similar Documents

Publication Publication Date Title
KR101652826B1 (ko) 반도체 소자 및 그 구동 방법
US9779806B2 (en) Resistive memory sensing methods and devices
JP5722874B2 (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US8780609B2 (en) Variable-resistance memory device and driving method thereof
US8947972B2 (en) Dynamic address grouping for parallel programming in non-volatile memory
US10418072B2 (en) Memories having select devices between access lines and in memory cells
US20220223212A1 (en) Multi-state programming of memory cells
JP4616355B2 (ja) メモリダイオードアレイにおけるメモリダイオードをプログラムし、読出し、消去する方法
CN112309466B (zh) 具有选择和控制晶体管的电阻式随机访问存储器和架构
US20220223203A1 (en) Increase of a sense current in memory
US9711225B2 (en) Regrouping and skipping cycles in non-volatile memory
US11942139B2 (en) Performing refresh operations on memory cells
US11705199B2 (en) Programming memory cells using asymmetric current pulses
CN110620128A (zh) 一种阻变存储器件及其写入方法、擦除方法和读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Xiao Han

Inventor after: Wang Zongwei

Inventor after: Cai Yimao

Inventor after: Liu Yihua

Inventor after: Huang Ru

Inventor before: Xiao Han

Inventor before: Wang Zongwei

Inventor before: Cai Yimao

Inventor before: Liu Yihua

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200826

Address after: Room 101, building 1, block C, Qianjiang Century Park, ningwei street, Xiaoshan District, Hangzhou City, Zhejiang Province

Applicant after: Hangzhou Weiming Information Technology Co.,Ltd.

Applicant after: Institute of Information Technology, Zhejiang Peking University

Address before: Room 288-1, 857 Xinbei Road, Ningwei Town, Xiaoshan District, Hangzhou City, Zhejiang Province

Applicant before: Institute of Information Technology, Zhejiang Peking University

Applicant before: Hangzhou Weiming Information Technology Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191227