CN113257307B - 存储器装置及数据写入方法 - Google Patents
存储器装置及数据写入方法 Download PDFInfo
- Publication number
- CN113257307B CN113257307B CN202010090025.0A CN202010090025A CN113257307B CN 113257307 B CN113257307 B CN 113257307B CN 202010090025 A CN202010090025 A CN 202010090025A CN 113257307 B CN113257307 B CN 113257307B
- Authority
- CN
- China
- Prior art keywords
- value
- write operation
- ratio
- writing
- expected data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000009471 action Effects 0.000 claims description 3
- 238000012795 verification Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种存储器装置及数据写入方法。该数据写入方法包含：接收预期数据；对目标存储单元进行多次读取以得到多个读取数据；分别比对多个读取数据与预期数据是否相同，以产生多个比较结果；及根据多个比较结果与预期数据对目标存储单元执行写入操作程序。本发明通过连续进行多次验证来更加精确的确认出目标存储单元的状态，以避免一次性验证的不准确；此外，本发明具有更良好的耐用度以及高温数据保持能力，并且可以大幅缩短控制器所需的总写入时间。
Description
技术领域
本发明是关于数据写入技术，特别是一种可先执行多次验证后再执行写入操作程序的存储器装置及数据写入方法。
背景技术
存储器装置因可用于存储信息而广泛地应用于各式电子装置之中。一般而言，存储器装置可分为易失性存储器装置以及非易失性存储器装置。于非易失性存储器装置的种类中，近年来又以电阻式存储器的发展最为迅速，并且为目前最受瞩目的未来存储器的结构。由于电阻式存储器的结构简单、低功耗、高运作速度以及与互补式金属氧化物半导体工艺的相容性等特点，因而非常适合成为下一世代的非易失性存储器元件。
已知，可通过改变施加于电阻式存储器之上的电压来转换电阻式存储器的阻态于两个电阻状态(例如高电阻态与低电阻态)之间，此现象称为电阻转换(resistiveswitching)。然而，在使用多次之后，电阻式存储器的电阻转换的效能会降低，进而出现会影响到周期效能(cycling performance)的中电阻态。此外，于写入电阻式存储器时，一般需要验证、写入、验证、写入的重复直至写入成功。然而，其写入动作非常的耗时。
发明内容
本发明的一实施例揭露一种数据读取方法。数据读取方法包含：接收预期数据；对目标存储单元进行多次读取以得到多个读取数据；分别比对多个读取数据与预期数据是否相同，以产生多个比较结果；及根据多个比较结果与预期数据对目标存储单元执行写入操作程序。
本发明的一实施例揭露一种存储器装置。存储器装置包含存储器以及控制器。存储器包含多个存储单元。控制器耦接存储器。控制器用以接收预期数据。控制器可对多个存储单元中的一目标存储单元进行多次读取以取得多个读取数据，并且控制器可分别比对多个读取数据与预期数据是否相同以产生多个比较结果。控制器可根据多个比较结果和预期数据对目标存储单元执行写入操作程序。
本发明通过连续进行多次验证来更加精确的确认出目标存储单元的状态，以避免一次性验证的不准确；此外，本发明具有更良好的耐用度以及高温数据保持能力，并且可以大幅缩短控制器所需的总写入时间。
附图说明
图1为本发明一实施例的存储器装置的方块示意图。
图2为数据写入方法的一实施例的流程示意图。
图3为图2中步骤S40的一实施例的流程示意图。
图4A与图4B为图3中步骤S42的一实施例的流程示意图。
附图标号
100 存储器装置
110 存储器
111 存储单元
120 控制器
D1 预期数据
T1 目标存储单元
S41、S42步骤
S421～S425、S424A～S424C、S425A～S425C步骤
S10～S40步骤
具体实施方式
为使本发明的实施例的上述目的、特征和优点能更明显易懂，下文配合所附图式，作详细说明如下。
图1为本发明一实施例的存储器装置的方块示意图。请参阅图1，存储器装置100可包含存储器110以及控制器120，且控制器120耦接至存储器110。
存储器110用以存储数据，并且可包含以阵列形式排列的多个存储单元111。在一些实施态样中，存储器110可为电阻式存储器，例如可变电阻式存储器(Resistive Random-Access Memory，RRAM)，且存储单元111可具有一晶体管一电阻(1T1R)的结构、二晶体管二电阻(2T2R)的结构或其他合适的结构等。但本发明并非以此为限。
控制器120可用以存取存储器110，并且可根据本发明任一实施例的数据写入方法对多个存储单元111中的一者(以下称为目标存储单元T1)进行相应的数据写入操作。
值得注意的是，为了清楚阐述本发明，图1为一简化的方块图，其中仅显示出与本发明相关的元件。
图2为数据写入方法的一实施例的流程示意图。请参阅图1与图2，在一实施例中，控制器120可于接收到主装置(图未示)，例如电脑、主机等发送的写入指令后开始执行本发明任一实施例的数据写入方法。其中，写入指令可包含预期数据D1以及目标存储单元T1的地址。
在数据写入方法的一实施例中，控制器120可接收来自主装置的预期数据D1(步骤S10)，并且根据写入指令得知目标存储单元T1的地址。其中，预期数据D1可为第一值或第二值。在一些实施态样中，第一值可为“1”且第二值为“0”。在另一些实施态样中，第一值可为“0”且第二值为“1”。以下，将以第一值为“1”且第二值为“0”来进行说明。
于接收预期数据D1后，控制器120可对目标存储单元T1进行多次读取以得到多个读取结果(步骤S20)。其中，每一个读取结果可为第一值或第二值。并且，控制器120可分别比对多个读取结果与预期数据D1是否相同以产生多个比较结果(步骤S30)。于此，控制器120每一次读取都可得到一个读取结果，并且控制器120每一次比对都可得到一个比较结果。因此，所述的读取次数、读取结果个数、比对次数以及比较结果个数的数值皆相同。
在步骤S20的一实施例中，当目标存储单元T1是一种电阻式存储单元时，控制器120可通过测量目标存储单元T1的电流来得到读取结果。但本发明并非以此为限，读取目标存储单元T1的方式可视目标存储单元T1的类型而定。
在一些实施例中，控制器120可于步骤S20整个执行完后再接续执行步骤S30。举例而言，控制器120可连续对目标存储单元T1执行N次读取以得到N个读取结果之后，再将各个读取结果分别和预期数据D1进行比对，以得到N个比较结果。其中，N为大于1的正整数。在一些实施态样中，N可为2。而在另一些实施态样中，N可为大于1的奇数，例如3、5、7等，以使控制器120于后续写入操作程序中可方便以多数决方式判定出应执行的写入操作程序。于此，控制器120对目标存储单元T1的每一次读取可称为对目标存储单元T1进行一次验证(verify)，并且，控制器120可对目标存储单元T1连续进行多次验证。但本发明并非以此为限。
在另一些实施例中，控制器120亦可将步骤S20与步骤S30合在一起执行。举例而言，控制器120可于每次取得一个读取结果后即将此次取得的读取结果和预期数据D1进行比对以得到比较结果，并且重复此循环N次。于此，控制器120的一次读取和一次比对可统称为对目标存储单元T1进行一次验证，并且，控制器120同样可对目标存储单元T1连续进行多次验证。
在步骤S30之后，控制器120便可根据多个比较结果与预期数据D1确认出目标存储单元T1的状态，并且控制器120可根据确认出的状态对此目标存储单元T1执行相应的写入操作程序(步骤S40)。
值得注意的是，控制器120是在对目标存储单元T1连续进行多次验证以确认出目标存储单元T1的状态后才执行一次写入操作程序。如此一来，可大幅缩短控制器120的总写入时间。此外，连续进行多次验证可使得控制器120确认出的目标存储单元T1的状态可更加精确，以避免一次性验证的不准确。再者，于确认出目标存储单元T1的状态后才执行一次的写入操作程序，可使得存储器装置100可具有更良好的耐用度以及高温数据保持能力(HighTemperature Data Retention，HTDR)。
图3为图2中步骤S40的一实施例的流程示意图。请参阅图3，在步骤S40的一实施例中，控制器120可先根据多个比较结果产生出一相异比值(步骤S41)。于此，控制器120可计算出表示读取数据与预期数据D1不相同的比较结果的总数量。接续，控制器120再将表示读取数据与预期数据D1不相同的比较结果的总数量除以全部的比较结果的总数量，以得到相异比值。之后，控制器120便可根据相异比值与预期数据D1对目标存储单元T1执行相应的写入操作程序(步骤S42)。
图4A与图4B为图3中步骤S42的一实施例的流程示意图。请参阅图4A与图4B，在步骤S42的一实施例中，当步骤S41中的相异比值为1时，表示目标存储单元T1中所储的数据是一个稳固值(solid value)且和当前欲写入的预期数据D1不同。为了将不同于目标存储单元T1中所储的数据的预期数据D1写入至目标存储单元T1中，控制器120可根据预期数据D1为第一值或第二值来执行多次相应的写入第一值的第一写入操作(步骤S421)或写入第二值的第二写入操作(步骤S422)。于此，第一写入操作或第二写入操作的次数至少为两次，但本发明并非以此为限。
举例而言，当步骤S41中的相异比值为1且预期数据D1为第一值时，表示目标存储单元T1中所存储的数据是一个稳固的(solid)第二值，而致使控制器120对目标存储单元T1进行N次读取所读取到的每个读取结果都为第二值。此时为了写入内容为第一值的预期数据D1，控制器120可选择执行步骤S421，以对目标存储单元T1执行多次写入第一值的第一写入操作。在一些实施态样中，当目标存储单元T1是一种电阻式存储单元时，多次第一写入操作可指控制器120对目标存储单元T1施加多次的重置电压，以将目标存储单元T1从稳固的低阻态(Low Resistance State，LRS)转变至高阻态(High Resistance State，HRS)(即写入第一值)。但本发明并非以此为限，写入第一值的第一写入操作的实际内容可视目标存储单元T1的类型而定。
而当步骤S41中的相异比值为1且预期数据D1为第二值时时，表示目标存储单元T1中所储的数据是一个稳固的第一值，而致使控制器120对目标存储单元T1所读取到的每个读取结果都为第一值。此时为了写入内容为第二值的预期数据D1，控制器120可选择执行步骤S422，以对目标存储单元T1执行多次写入第二值的第二写入操作。在一些实施态样中，当目标存储单元T1是一种电阻式存储单元时，多次第二写入操作可指控制器120对目标存储单元T1施加多次的设定电压，以将目标存储单元T1从稳固的高阻态转变至低阻态(即写入第二值)。但本发明并非以此为限，写入第二值的第二写入操作的实际内容可视目标存储单元T1的类型而定。
在步骤S42的一实施例中，当步骤S41中的相异比值为0时，表示目标存储单元T1中所储的数据是一个稳固值且和当前欲写入的预期数据D1是相同的。因此，控制器120此时可选择不动作(步骤S423)。在一些实施态样中，不动作可为不执行第一写入操作或第二写入操作，但本发明并非以为限。在另一些实施态样中，不动作亦可为执行修复流程(recoverflow)、执行再成形(Re-forming)、或执行其他非用以改变目标存储单元T1中所储的数据的合适操作。
在步骤S42的一实施例中，当步骤S41中的相异比值是介于0与1之间时，表示目标存储单元T1中所存储的数据是一个不稳定值，例如为电阻式存储单元的目标存储单元T1出现中电阻态(Middle Resistance State，MRS)，而致使控制器120的N个读取结果不完全相同。为了写入预期数据D1，此时控制器120可先根据预期数据D1的值为何来先执行写入相反值的写入操作，之后再执行写入相同于预期数据D1的值的写入操作。
举例而言，当相异比值是介于0与1之间且预期数据D1为第一值时，控制器120可对目标存储单元T1先执行写入第二值的第二写入操作，之后控制器120再对目标存储单元T1执行写入第一值的第一写入操作(步骤S424)。而当相异比值是介于0与1之间且预期数据D1为第二值时，控制器120可对目标存储单元T1先执行写入第一值的第一写入操作，之后控制器120再对目标存储单元T1执行写入第二值的第二写入操作(步骤S425)。
请参阅图4B，在步骤S424的一实施例中，控制器120更可先将相异比值和一预设比值进行比较，以判断相异比值是否大于或等于此预设比值(步骤S424A)。在一些实施态样中，预设比值可为1/2。当步骤S424A的判断结果为相异比值大于或等于预设比值时，表示多数的或一半的比较结果都表示目标存储单元T1中所储的数据和当前欲写入的预期数据D1不同。此时，控制器120可对目标存储单元T1先执行一次写入第二值的第二写入操作，之后控制器120再对目标存储单元T1执行多次，例如M次写入第一值的第一写入操作(步骤S424B)。其中M为大于1的正整数。在一些实施态样中，M可为2。
然而，当步骤S424A的判断结果为相异比值小于预设比值时，表示多数的比较结果都表示目标存储单元T1中所储的数据和当前欲写入的预期数据D1相同。此时，控制器120可对目标存储单元T1先执行一次写入第二值的第二写入操作，之后控制器120再对目标存储单元T1执行一次写入第一值的第一写入操作(步骤S424C)。
在步骤S425的一实施例中，控制器120更可先将相异比值和预设比值进行比较，以判断相异比值是否大于此预设比值(步骤S425A)。当步骤S425A的判断结果为相异比值大于或等于预设比值时，表示多数的或一半的比较结果都表示目标存储单元T1中所储的数据和当前欲写入的预期数据D1不同。此时，控制器120可对目标存储单元T1先执行一次写入第一值的第一写入操作，之后控制器120再对目标存储单元T1执行多次，例如M次写入第二值的第二写入操作(步骤S425B)。然而，当步骤S424A的判断结果为相异比值小于预设比值时，表示多数的比较结果都表示目标存储单元T1中所储的数据和当前欲写入的预期数据D1相同。此时，控制器120可对目标存储单元T1先执行一次写入第一值的第一写入操作，之后控制器120再对目标存储单元T1执行一次写入第二值的第二写入操作(步骤S425C)。
综上所述，本发明的实施例提供一种存储器装置及数据写入方法，其通过连续进行多次验证来更加精确的确认出目标存储单元的状态，以避免一次性验证的不准确。此外，本发明的实施例的存储器装置及数据写入方法，其于连续进行多次验证后才执行一次写入操作程序，使得存储器装置可具有更良好的耐用度以及高温数据保持能力，并且大幅缩短控制器所需的总写入时间。
本发明的实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中相关技术人员，在不脱离本发明实施例的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (8)
1.一种数据写入方法，其特征在于，包含：
接收一预期数据；
对一目标存储单元进行多次读取以得到多个读取数据；
分别比对该多个读取数据与该预期数据是否相同，以产生多个比较结果；及
根据该多个比较结果与该预期数据对该目标存储单元执行一写入操作程序；
根据该多个比较结果与该预期数据对该目标存储单元执行该写入操作程序的步骤包含：
根据该多个比较结果产生一相异比值，其中该相异比值表示该读取数据不同于该预期数据的该比较结果的总数量除以全部的该多个比较结果的总数量；及
根据该相异比值与该预期数据对该目标存储单元执行该写入操作程序。
2.如权利要求1所述的数据写入方法，其特征在于，根据该相异比值与该预期数据对该目标存储单元执行该写入操作程序的步骤包含：
当该相异比值为1且该预期数据为一第一值时，对该目标存储单元执行多次写入该第一值的第一写入操作；
当该相异比值为1且该预期数据为一第二值时，对该目标存储单元执行多次写入该第二值的第二写入操作，其中该第二值不同于该第一值；
当该相异比值为0时，不动作；
当该相异比值介于0至1之间且该预期数据为该第一值时，先执行写入该第二值的该第二写入操作再执行写入该第一值的该第一写入操作；及
当该相异比值介于0至1之间且该预期数据为该第二值时，先执行写入该第一值的该第一写入操作再执行写入该第二值的该第二写入操作。
3.如权利要求2所述的数据写入方法，其特征在于，先执行写入该第二值的该第二写入操作再执行写入该第一值的该第一写入操作的步骤包含：
判断该相异比值是否大于或等于一预设比值；
当该相异比值大于或等于该预设比值时，先执行一次写入该第二值的该第二写入操作再执行多次写入该第一值的该第一写入操作；及
当该相异比值小于该预设比值，先执行一次写入该第二值的该第二写入操作再执行一次写入该第一值的该第一写入操作。
4.如权利要求2所述的数据写入方法，其特征在于，先执行写入该第一值的该第一写入操作再执行写入该第二值的该第二写入操作的步骤包含：
判断该相异比值是否大于或等于一预设比值；
当该相异比值大于或等于该预设比值时，先执行一次写入该第一值的该第一写入操作再执行多次写入该第二值的该第二写入操作；及
当该相异比值小于该预设比值，先执行一次写入该第一值的该第一写入操作再执行一次写入该第二值的该第二写入操作。
5. 一种存储器装置，其特征在于，包含：
一存储器，包含多个存储单元；及
一控制器，耦接该存储器，该控制器用以接收一预期数据，该控制器对该多个存储单元中的一目标存储单元进行多次读取以取得多个读取数据，并分别比对该多个读取数据与该预期数据是否相同，以产生多个比较结果，且该控制器根据多个比较结果与该预期数据对该目标存储单元执行一写入操作程序；
该控制器更根据该多个比较结果产生一相异比值，且该控制器根据该相异比值与该预期数据对该目标存储单元执行该写入操作程序，其中该相异比值表示该读取数据不同于该预期数据的该比较结果的总数量除以全部的该多个比较结果的总数量。
6.如权利要求5所述的存储器装置，其特征在于，该写入操作程序包含：
当该相异比值为1且该预期数据为一第一值时，对该目标存储单元执行多次写入该第一值的第一写入操作；
当该相异比值为1且该预期数据为一第二值时，对该目标存储单元执行多次写入该第二值的第二写入操作，其中该第二值不同于该第一值；
当该相异比值为0时，不动作；
当该相异比值介于0至1之间且该预期数据为该第一值时，先执行写入该第二值的该第二写入操作再执行写入该第一值的该第一写入操作；及
当该相异比值介于0至1之间且该预期数据为该第二值时，先执行写入该第一值的该第一写入操作再执行写入该第二值的该第二写入操作。
7.如权利要求6所述的存储器装置，其特征在于，当该相异比值介于0至1之间且该预期数据为该第一值时，该写入操作程序更包含判断该相异比值是否大于或等于一预设比值，其中当该相异比值大于或等于该预设比值时，先执行一次写入该第二值的该第二写入操作再执行多次写入该第一值的该第一写入操作，以及当该相异比值小于该预设比值，先执行一次写入该第二值的该第二写入操作再执行一次写入该第一值的该第一写入操作。
8.如权利要求6所述的存储器装置，其特征在于，当该相异比值介于0至1之间且该预期数据为该第二值时，该写入操作程序更包含判断该相异比值是否大于或等于一预设比值，其中当该相异比值大于或等于该预设比值时，先执行一次写入该第一值的该第一写入操作再执行多次写入该第二值的该第二写入操作，以及当该相异比值小于该预设比值，先执行一次写入该第一值的该第一写入操作再执行一次写入该第二值的该第二写入操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010090025.0A CN113257307B (zh) | 2020-02-13 | 2020-02-13 | 存储器装置及数据写入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010090025.0A CN113257307B (zh) | 2020-02-13 | 2020-02-13 | 存储器装置及数据写入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113257307A CN113257307A (zh) | 2021-08-13 |
| CN113257307B true CN113257307B (zh) | 2024-04-26 |
Family
ID=77219984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010090025.0A Active CN113257307B (zh) | 2020-02-13 | 2020-02-13 | 存储器装置及数据写入方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113257307B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1643613A (zh) * | 2002-03-20 | 2005-07-20 | 索尼株式会社 | 数据存储电路及其中的数据写入方法,以及数据存储设备 |
| CN101211657A (zh) * | 2006-12-25 | 2008-07-02 | 尔必达存储器株式会社 | 半导体存储装置及其写入控制方法 |
| CN103310836A (zh) * | 2013-05-16 | 2013-09-18 | 华为技术有限公司 | 相变存储器的写处理方法及装置 |
| CN103366831A (zh) * | 2013-07-25 | 2013-10-23 | 上海宏力半导体制造有限公司 | 存储器的检测方法 |
| CN104318956A (zh) * | 2014-09-30 | 2015-01-28 | 山东华芯半导体有限公司 | 一种阻变随机存储器存储阵列编程方法及装置 |
| WO2015170550A1 (ja) * | 2014-05-09 | 2015-11-12 | ソニー株式会社 | 記憶制御装置、記憶装置、および、その記憶制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7106621B2 (en) * | 2004-06-30 | 2006-09-12 | Stmicroelectronics, Inc. | Random access memory array with parity bit structure |
-
2020
- 2020-02-13 CN CN202010090025.0A patent/CN113257307B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1643613A (zh) * | 2002-03-20 | 2005-07-20 | 索尼株式会社 | 数据存储电路及其中的数据写入方法,以及数据存储设备 |
| CN101211657A (zh) * | 2006-12-25 | 2008-07-02 | 尔必达存储器株式会社 | 半导体存储装置及其写入控制方法 |
| CN103310836A (zh) * | 2013-05-16 | 2013-09-18 | 华为技术有限公司 | 相变存储器的写处理方法及装置 |
| CN103366831A (zh) * | 2013-07-25 | 2013-10-23 | 上海宏力半导体制造有限公司 | 存储器的检测方法 |
| WO2015170550A1 (ja) * | 2014-05-09 | 2015-11-12 | ソニー株式会社 | 記憶制御装置、記憶装置、および、その記憶制御方法 |
| CN104318956A (zh) * | 2014-09-30 | 2015-01-28 | 山东华芯半导体有限公司 | 一种阻变随机存储器存储阵列编程方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 一种适用于NOR结构快闪存储器的快速页编程算法;伍冬;潘立阳;杨光军;朱钧;;电路与系统学报(第04期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113257307A (zh) | 2021-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1905068B (zh) | 提高编程速度的非易失性存储器及相关编程方法 | |
| JP4129170B2 (ja) | 半導体記憶装置及びメモリセルの記憶データ補正方法 | |
| CN104919434B (zh) | 用于在固态驱动器中进行较低页数据恢复的系统和方法 | |
| TWI708141B (zh) | 記憶體裝置、用以操作記憶體裝置之方法及運算系統 | |
| US8560923B2 (en) | Semiconductor memory device | |
| US7869271B2 (en) | Method of testing PRAM device | |
| US9312002B2 (en) | Methods for programming ReRAM devices | |
| CN104412326A (zh) | 电阻性存储器的稳定 | |
| US11081178B2 (en) | Memory, information processing system, and method of controlling memory | |
| US10204037B2 (en) | Memory device, memory controller and operation method thereof | |
| US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
| CN103187102B (zh) | 半导体存储器测试方法和半导体存储器 | |
| CN115985380B (zh) | 一种基于数字电路控制的FeFET阵列数据校验方法 | |
| CN109872750B (zh) | 电阻式随机存取存储器装置及其写入与反向写入验证方法 | |
| CN114758689A (zh) | 用于非易失性存储器的擦除方法和上电修复方法 | |
| CN113257307B (zh) | 存储器装置及数据写入方法 | |
| TW201629971A (zh) | 半導體記憶裝置 | |
| TWI711049B (zh) | 記憶體裝置及資料寫入方法 | |
| CN109147860B (zh) | 存储器存储装置及其测试方法 | |
| CN103871469B (zh) | 非易失性存储装置、操作方法和具有其的数据处理系统 | |
| US20180322940A1 (en) | Memory system and operation method of the same | |
| JP5127078B2 (ja) | Ｍｒａｍテスティング | |
| CN112951295A (zh) | 一种数据的多级存储方法、系统、电子设备及存储介质 | |
| US11309023B1 (en) | Memory cycling tracking for threshold voltage variation systems and methods | |
| US20240077535A1 (en) | Test board and test method for semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |