CN103871469B

CN103871469B - 非易失性存储装置、操作方法和具有其的数据处理系统

Info

Publication number: CN103871469B
Application number: CN201310206540.0A
Authority: CN
Inventors: 李仁秀; 裴智慧
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2012-12-12
Filing date: 2013-05-29
Publication date: 2019-02-01
Anticipated expiration: 2033-05-29
Also published as: US20140164682A1; CN103871469A; KR20140076128A; US9489298B2

Abstract

提供了一种根据编程和验证（PNV）操作将数据写入存储器单元的非易失性存储装置，其中，所述非易失性存储装置在第一时间期间执行用于第一数据的PNV操作，以及在第一时间期间执行用于第二数据的多个PNV操作。

Description

非易失性存储装置、操作方法和具有其的数据处理系统

相关申请的交叉引用

本申请要求2012年12月12日向韩国知识产权局提交的申请号为10-2012-0144310的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及半导体装置，更具体而言，涉及非易失性存储装置、非易失性存储装置的操作方法，以及具有非易失性存储装置的数据处理系统。

背景技术

非易失性存储装置可以包括快闪存储器、相变RAM（PCRAM）、阻变RAM（ReRAM）、磁性RAM（MRAM）等。具体地，PCRAM或MRAM是根据电流驱动方法来写入和感测数据的非易失性存储装置。

在非易失性存储器单元的编程操作期间，执行编程和验证（PNV）操作以准确地写入数据。

具体地，在基于电流驱动方法的非易失性存储装置中，由于编程路径上存在的各种因素以及每个单元的不一致的电阻分布，在编程操作之后每个单元的电阻分布可能偏离期望的范围。当电阻分布偏离期望的范围时，感测余量可能降低。在此情况下，不能保证读取数据的可靠性。因此，非易失性存储装置的编程操作伴随验证过程，通过验证过程将每个单元的电阻分布调整在期望的范围内。

一般地，在数据写入操作的一个时段将PNV（编程和验证）脉冲（a）使能，在PNV时段的一部分将编程脉冲（b）使能以将数据写入单元中。此外，在编程脉冲（b）被禁止之后，将验证和比较脉冲（c）使能以检查是否已将准确的数据写入到单元中，由此判断是否需要额外的编程操作。

非易失性存储装置已经从单电平单元（SLC）方法发展到多电平单元（MLC）方法。不管非易失性存储装置是基于SLC方法还是MLC方法来实现，都要根据预定的定时来执行用于每个数据电平的PNV过程。

参见图2，（a）表示在将所有数据编程到存储器单元阵列时被使能的脉冲（t101至t108），例如，写入使能脉冲WE。这里，t101至t108可以是定时时段。此外，（b1）、（b2）以及（b3）表示写入具有较长编程时间的数据（例如，第一数据）时的PNV脉冲，（c1）、（c2）以及（c3）表示写入具有较短编程时间的数据（例如，第二数据）时的PNV脉冲。

参见（b1）和（c1），在时间点t101，用于写入第一数据和第二数据的PNV脉冲在与脉冲（a）被使能的相同时间被使能。在此情况下，由于用于第二数据的PNV时间较短，所以用于第二数据的PNV脉冲在时间点t102被禁止，而用于第一数据的PNV脉冲在时间点t103被禁止。

因此，在用于第二数据的PNV脉冲被禁止之后到用于第一数据的PNV脉冲被禁止为止所需的时间Δt1期间，执行用于第二数据的编程操作的器件处于等待状态。

参见（b2）和（c2），用于第一数据的PNV脉冲在时间点t101被使能以执行PNV操作。此时，用于第二数据的PNV脉冲被禁止。当用于第一数据的PNV脉冲在时间点t103被禁止之后，用于第二数据的PNV脉冲从时间点t104至时间点t105被使能以执行用于第二数据的PNV操作。然后，用于第一数据的PNV脉冲在时间点t106再次被使能。

在此情况下，在执行用于第一数据的PNV操作（Δt2）时，执行用于第二数据的PNV操作的器件处于等待状态，以及在执行用于第二数据的PNV操作（Δt3）时，执行用于第一数据的PNV操作的器件处于等待状态。

参见（b3）和（c3），在用于第一数据的PNV操作（t101～t107）完成之后，执行用于第二数据的PNV操作（t107～t108）。因此，在时间Δt4期间，执行用于第二数据的PNV操作的器件处于等待状态，在时间Δt5期间，执行用于第一数据的PNV操作的器件处于等待状态。

在这种PNV方法中，在用于所有数据的编程操作都完成之后，一次性地执行验证操作或者再次编程数据（b1和c1）。对相应的数据电平交替地执行PNV操作（b2和c2）。可替选地，在用于任何一个数据电平的PNV操作完成之后，执行用于另一个数据电平的PNV操作（b3和c3）。

因此，当编程和验证具有短编程时间的数据时，在编程时间长的数据的编程操作结束之后才执行下一PNV操作。因此，编程操作需要的时间长。为了准确地写入数据，PNV操作的次数不可避免地增加。由于PNV操作的次数增加，等待时间累积从而增加了整体PNV时间。因此，可能降低整个系统的性能。

发明内容

在本发明的一个实施例中，提出了一种根据PNV方法将数据写入存储器单元的非易失性存储装置，其中，所述非易失性存储装置在第一时间期间执行用于第一数据的PNV操作，以及在第一时间期间执行用于第二数据的多个PNV操作。

在本发明的一个实施例中，一种非易失性存储装置包括：存储器单元阵列，所述存储器单元阵列包括连接在多个字线和多个位线之间的多个存储器单元；译码器，所述译码器被配置成选择与要选中的存储器单元连接的字线和位线；写入驱动器/感测放大器（WD/SA）电路，所述写入驱动器/感测放大器（WD/SA）电路被配置成将数据写入选中的存储器单元，以及从选中的存储器单元读取数据；判断单元，所述判断单元被配置成：在编程模式期间判断是否要重复用于要编程的数据的每个电平的PNV操作，并且产生标志信号；以及控制器，所述控制器被配置成：响应于标志信号来控制译码器和WD/SA电路，以选择性地访问用于数据的每个电平的存储器单元。

在本发明的一个实施例中，一种非易失性存储装置的操作方法包括以下步骤：当从主机传送地址、数据以及编程命令时，进入编程模式；在第一时间期间执行用于要编程的第一数据的PNV操作；以及在第一时间期间执行用于要编程的第二数据的多个PNV操作。

在本发明的一个实施例中，一种数据处理系统包括：非易失性存储装置；以及存储器控制器，所述存储器控制器被配置成响应于主机的请求来访问非易失性存储装置，其中，非易失性存储装置根据PNV方法将数据写入存储器单元、在第一时间期间执行用于第一数据的PNV操作、以及在第一时间期间执行用于第二数据的多个PNV操作。

在本发明的一个实施例中，一种数据处理系统包括：处理器，所述处理器被配置成控制整体操作；工作存储器，所述工作存储器被配置成储存用于操作处理器所需的应用、数据以及控制信号；非易失性存储装置，所述非易失性存储装置被处理器访问；以及用户接口，所述用户接口被配置成执行处理器和用户之间的数据I/O，其中，非易失性存储装置根据PNV方法将数据写入存储器单元、在第一时间期间执行用于第一数据的PNV操作、以及在第一时间期间执行用于第二数据的多个PNV操作。

附图说明

结合附图来描述本发明的特点、方面和实施例，其中：

图1是用于解释一般的PNV脉冲的时序图；

图2是用于解释一般的PNV过程的时序图；

图3是用于解释根据本发明的一个实施例的PNV过程的时序图；

图4是根据本发明的实施例的非易失性存储装置的框图；

图5是图4的判断单元的框图；

图6是图4的PNV控制单元的框图；

图7是用于解释根据本发明的实施例的非易失性存储装置的操作方法的流程图；

图8是用于解释根据本发明的实施例的基于标志发生的PNV过程的时序图；

图9是根据本发明的实施例的数据处理系统的框图；以及

图10是根据本发明的另一个实施例的数据处理系统的框图。

具体实施方式

在下文中，将参照附图经由示例性的实施例来描述根据本发明的非易失性存储装置、非易失性存储装置的操作方法，以及具有非易失性存储装置的数据处理系统。

参见图3，非易失性存储装置可以被配置成：在编程模式下，在用于第一数据的PNV时间期间执行两次或更多次用于第二数据的PNV操作。

为了便于描述，假设第一数据以低速编程，第二数据以高速编程。于是，用于第一数据的PNV时间可能必然比用于第二数据的PNV时间长。

因此，当用于进入编程模式的写入使能信号（a）在t1点被使能，用于第一数据的PNV操作可以开始，并且用于第一数据的第一PNV操作PNV_LD1可以在t2点结束。此时，由于第二数据具有高编程速度，所以在时段（t1～t2）期间可以执行两次或更多次PNV操作。在图3中，在时段（t1～t2）期间可以执行用于第二数据的三次PNV操作PNV_SD1、PNV_SD2以及PNV_SD3。

此外，非易失性存储装置进入用于第二数据的编程模式的点可以与非易失性存储装置进入用于第一数据的编程模式的时间点同步或不同步。

即使是在用于第一数据的第二PNV操作PNV_LD2（t2～t3）期间，也可以执行用于第二数据的多个PNV操作PNV_SD4、PNV_SD5以及PNV_SD6。

当编程操作可以在用于第一数据的第二PNV操作PNV_LD2之后通过时，用于第一数据的PNV过程可以结束。当编程操作可以在用于第二数据的PNV操作PNV_SD6之后失败时，执行用于第二数据的额外的PNV操作PNV_SD7和PNV_SD8，并且整个编程操作结束。

如此，在编程模式下需要较长编程时间的数据（例如，逻辑电平为0的数据，以及在MLC情况下所有比特都为0的数据）的PNV时段期间，可以执行需要较短编程时间的数据（例如，逻辑电平为1的数据，以及在MLC情况下任何一个比特都为1的数据）的多个PNV操作。因此，可以保证需要短编程时间的数据的可靠性。具体地，当需要长编程时间的数据的编程可靠性低于需要短编程时间的数据的编程可靠性时，可以改善编程可靠性和编程速度。

参见图4，非易失性存储装置10可以包括：存储器单元阵列110、全局字线开关（GXSW）120、行译码器130、列译码器140、写入驱动器/感测放大器（WD/SA）电路150、判断单元160以及控制器170。

存储器单元阵列110可以包括多个单位存储器单元，例如分别电连接在多个字线和多个位线之间的多个非易失性存储器单元。此外，存储器单元阵列110可以被配置为一个或更多个块，每个存储器单元可以被实现为SLC或MLC。

GXSW（全局字线开关）120可以与相应的字线电连接，并且通过从块译码器（未示出）提供的块选择信号来控制，以便提供用于将预设字线电压提供给选中存储器单元和未选中存储器单元的路径。

行译码器130和列译码器140可以被配置成根据从控制器170提供的地址信号来分别选择字线和位线。

WD/SA电路150可以被配置成：在编程模式的编程操作期间，接收经由输入电路（未示出）从控制器170提供的数据，并且将接收到的数据写入存储器单元阵列110。此外，WD/SA电路150可以被配置成：在读取模式或编程模式的验证操作期间，读取来自存储器单元阵列110的数据。

判断单元160可以被配置成：在编程模式期间，响应于验证命令来读取写入在存储器单元阵列110中的数据、将读取的数据与要写入的数据（在下文中，称作写入数据）进行比较、基于比较结果来产生标志信号（flag signal）、以及将产生的标志信号提供给控制器170。标志信号可以包括与要编程的数据的每个电平是否需要额外的PNV操作有关的信息。

控制器170可以被配置成：在读取模式期间，接收来自主机（未示出）的地址，并且控制外围电路120至150以将从存储器单元阵列110读取的数据传送到主机。

另外，控制器170可以被配置成：在编程模式期间，接收来自主机的地址和数据。控制器170可以包括PNV控制单元172，所述PNV控制单元172被配置成控制存储器单元阵列110的外围电路120至160以将数据写入存储器单元阵列110。尤其，在编程模式的验证操作期间，PNV控制单元172可以响应于从判断单元160接收的标志信号来独立地执行用于写入数据的每个电平的编程操作。

更具体地，当根据从判断单元160提供的标志信号而需要对要编程的数据的每个电平重复PNV操作时，PNV控制单元172可以控制PNV操作以在要写入相应数据的存储器单元中执行。当不需要重复PNV操作时，PNV控制单元172可以控制不再执行PNV操作。为了这种操作，PNV控制单元172在编程模式期间参考提供给控制器170的地址和数据，根据与是否要重复用于每个数据电平的PNV操作有关的信息（由标志信号表示）来独立地执行用于相应存储器单元的PNV操作。

参见图5，判断单元160可以包括比较单元162和标志信号发生单元164。

当非易失性存储装置进入编程模式时，WD/SA电路150可以将从控制器170提供的数据写入到存储器单元阵列110中的指定存储器单元。此时，从控制器170提供的数据是写入数据WD。然后，当验证命令被使能时，比较单元162可以经由WD/SA电路150来接收写入在存储器单元阵列110中的数据RD。此外，比较单元162可以从控制器170接收写入数据WD，并且将写入数据WD和接收到的数据RD进行比较。

标志信号发生单元164可以被配置成产生包括比较单元162的比较结果的标志信号F。

比较单元162可以根据控制器170的控制来针对写入数据WD的每个电平从存储器单元阵列110读取数据，以及将读取的数据RD和写入数据WD进行比较。例如，假设第一电平的数据要写入到存储器单元阵列110的第一单元组中，第二电平的数据要写入到存储器单元阵列110的第二单元组中。在根据编程命令而将第一数据和第二数据分别写入到第一单元组和第二单元组之后，比较单元162可以从控制器170接收第一数据、从存储器单元阵列110的第一单元组读取数据、以及将第一数据和读取的数据进行比较。比较单元162可以从控制器170接收第二数据、从第二单元组读取数据、以及将第二数据和读取的数据进行比较。

标志信号发生单元164可以根据比较单元162的比较结果来产生标志信号F，所述标志信号F具有与是否需要额外的PNV操作以及编程方向有关的信息。

即，当比较单元162的比较结果是读取数据RD和写入数据WD彼此相同时，标志信号发生单元164产生标志信号F以表示不需要重复PNV。当比较单元162的比较结果是需要重复PNV时，标志信号发生单元164产生标志信号F以表示需要重复PNV或者是否要增加或减小要施加的电流或电压。由于一般的PNV操作可以在逐步地增加或减小电流或电压时执行，所以是否要增加或减小电流或电压根据读取数据RD的电平来确定。

另外，标志信号发生单元164可以产生用于写入数据WD的每个电平的标志信号F。即，标志信号发生单元164可以分别产生用于第一数据的标志信号和用于第二数据的标志信号。因此，可以产生多个标志信号F（例如，第一标志信号和第二标志信号），并且这些标志信号F中的每个可以包括具有一个或更多个比特的信号。另外，标志信号发生单元164可以产生用于所有数据的一个标志信号。在此情况下，标志信号F可以包括多比特的单个信号。

参见图6，PNV控制单元172可以包括开关控制部1721和WD/SA控制部1723。

在进入编程模式后的第一编程操作期间，开关控制部1721和WD/SA控制部1723可以被控制成根据从控制器170提供的地址和数据来执行用于相应存储器单元的编程操作。

然后，当将包括与是否重复PNV操作有关的信息的标志信号F提供给PNV控制单元172时，开关控制部1721可以响应于标志信号F而驱动与要执行PNV操作的存储器单元连接的字线。此外，WD/SA控制部1723可以响应于标志信号F而驱动与要执行PNV操作的存储器单元连接的WD/SA。

如参照图5所述，标志信号F包括与是否要重复用于写入数据WD的每个电平的PNV操作有关的信息。因此，可以根据标志信号将写入数据WD独立地接入要写入数据的相应存储器单元，由此重复地执行PNV操作。

换言之，当需要重复用于第一电平的数据的PNV操作时，开关控制部1721可以控制GXSW120，并且WD/SA控制部1723可以控制WD/SA电路150，以访问要写入第一电平的数据的第一单元组。当需要重复用于第二电平的数据的PNV操作时，开关控制部1721可以控制GXSW120，并且WD/SA控制部1723可以控制WD/SA电路150，以访问要写入第二电平的数据的第二单元组以及执行PNV操作。

此外，在对相应数据电平重复PNV操作之后，判断单元160可以不考虑用于不同数据电平的PNV操作而操作，并且判断是否要重复用于相应数据电平的PNV操作。

参见图7，当非易失性存储装置进入编程模式WRITE时，可以独立地执行用于第一数据WD1和第二数据WD2的PNV操作。

首先，描述将第一数据WD1编程的情况。当地址和数据传送到控制器170时，在步骤S101中，根据PNV控制单元172的控制，可以访问与要写入第一数据WD1的地址相对应的存储器单元以执行编程操作。在执行编程操作之后，可以在步骤S103中执行用于验证的读取操作。此时，PNV控制单元172可以控制GXSW120和WD/SA电路150以仅访问要写入第一数据的存储器单元并读取数据。

因此，当读取数据时，在步骤S105中，判断单元160可以根据第一数据WD1和经由PNV控制单元172所控制的WD/SA电路150而读取的数据RD1之间的比较结果来产生标志。当比较结果是写入数据WD和读取数据RD彼此不一致（WD1≠RD1）时，判断单元160可以在步骤S107中产生失败标志。因此，PNV控制单元172可以控制对要写入第一数据的存储器单元重复PNV操作。

当比较结果是写入数据WD和读取数据RD彼此一致（WD1=RD1）时，判断单元160可以在步骤S109中产生成功标志。此外，在步骤S111中检查是否已对每个编程单位（例如，页或块）成功地执行了用于第一数据的编程操作。当已对每个编程单位成功地执行了用于第一数据的编程操作时，程序在步骤S113中进入等待状态。否则，对出现失败的存储块重复PNV操作。

对于独立于第一数据而编程的第二数据，执行相似的过程。

即，当地址和数据传送到控制器170时，在步骤S201中，根据PNV控制单元172的控制，可以访问与要写入第二数据WD2的地址相对应的存储器单元以执行编程操作。在执行编程操作之后，可以在步骤S203中执行用于验证的读取操作。此时，PNV控制单元172可以控制GXSW120和WD/SA电路150以仅访问要写入第二数据的存储器单元并且读取数据。

因此，当读取数据时，在步骤S205中，判断单元160可以根据第二数据WD2和经由PNV控制单元172所控制的WD/SA电路150而读取的数据RD2之间的比较结果来产生标志。当比较结果是写入数据WD和读取数据RD彼此不一致（WD2≠RD2）时，判断单元160可以在步骤S207中产生失败标志。因此，PNV控制单元172可以控制对要写入第二数据的存储器单元重复PNV操作。

当比较结果是写入数据WD和读取数据RD彼此一致（WD2=RD2）时，判断单元160在步骤S209中产生成功标志。此外，在步骤S211中检查是否已对每个编程单位（例如，页或块）成功地执行了用于第二数据的编程操作。当已对每个编程单位成功地执行了用于第二数据的编程操作时，程序在步骤S213中进入等待状态。否则，对出现失败的块重复PNV操作。

此外，在步骤S30中检查是否已成功地执行了用于第一数据和第二数据的编程操作。当成功地执行了用于第一数据和第二数据的编程操作时，编程模式结束。否则，程序在步骤S113和S213中进入等待状态。

以下将参照图8来描述这种编程操作。

例如，假设第一数据是需要较长编程时间的数据，第二数据是需要较短编程时间的数据。

当写入使能信号（a）被使能以进入编程模式时，通过PNV控制单元172的控制来执行用于第一数据的编程操作，并且判断单元160可以根据在图7的步骤S105中的比较结果而在步骤S109中产生成功标志。然后，由于不需要对相应编程单位重复PNV，所以可以在基于第一PNV脉冲<1>的时间期间写入第一数据，并且不产生第二PNV脉冲<2>。

用于第二数据的编程操作独立于用于第一数据的编程操作而执行。具体地，在产生用于第一数据的PNV脉冲的时间（t11～t12）期间，可以产生用于第二数据的第一PNV脉冲至第三PNV脉冲①、②以及③，以增加用于第二数据的PNV操作的次数直到写入数据和读取数据彼此一致为止。如果即使在用于第二数据的PNV操作的第三PNV脉冲③之后写入数据和读取数据仍彼此不一致时，可以产生PNV脉冲④、⑤以及⑥，以重复PNV操作直到两个数据彼此一致为止。此外，当在第六PNV脉冲⑥之后成功地执行了用于第二数据的PNV操作时，不产生后续的PNV脉冲⑦和⑧。

当以现有的方式来执行用于第一数据的PNV操作以及用于第二数据的PNV操作时，在用于第一数据的PNV操作期间仅能够执行一次用于第二数据的PNV操作。因此，在图8的情况下，在为用于第一数据的PNV脉冲发生时间至少六倍的时间期间执行PNV操作。

然而，在本发明的本实施例中，由于可以在执行用于第一数据的PNV操作的同时执行用于第二数据的多个PNV操作，所以可以显著地减小用于PNV操作所需的时间。

随着PNV操作的次数增加，可以提高编程操作的准确度。具体地，可以改善具有高电平的数据的编程可靠性。

此外，图8说明了用于第一数据的第一PNV脉冲<1>的结束时间点与用于第二数据的第六PNV脉冲⑥的结束时间点一致的情况。这仅是一个实例。即，由于用于第一数据的PNV操作和用于第二数据的PNV操作独立地执行，所以用于写入数据WD的PNV脉冲的结束时间点和用于读取数据RD的PNV脉冲的结束时间点可以彼此不一致。

参见图9，数据处理系统20可以包括连接在主机和非易失性存储装置10之间的存储器控制器210。

存储器控制器210可以被配置成响应于主机的请求来访问非易失性存储装置10，并且可以包括处理器211、工作存储器212、主机接口213以及存储器接口214。

处理器211可以控制存储器控制器210的整体操作，工作存储器212可以储存用于操作存储器控制器210所需的应用、数据、控制信号等。

主机接口213可以用于转换在主机和存储器控制器210之间交换数据/控制信号的协议，存储器接口214用于转换在存储器控制器210和非易失性存储装置10之间交换数据/控制信号的协议。

非易失性存储装置10可以包括例如图4中所示的装置。因此，在编程模式下可以对每个数据电平执行独立的PNV操作，使得可以改善编程速度和可靠性。

在本发明的实施例中，图9中所示的数据处理系统可以包括存储卡，但是本发明不局限于此。

参见图10，数据处理系统30可以包括：非易失性存储装置10、处理器301、工作存储器303、以及I/O装置305。如果需要的话，数据处理系统30还可以包括通信模块307。

处理器301可以包括中央处理单元（CPU），并且工作存储器303可以储存用于操作数据处理系统30所需的应用程序、数据、控制信号等。I/O装置305提供用户能够访问数据处理系统30的环境，并且将数据处理系统30的数据处理过程和结果提供给用户。

图9和图10中所示的数据处理系统可以用作盘设备、用作移动电子设备的内部/外部存储卡、或者用作图像处理器和其他的应用芯片。

尽管以上已经描述了某些实施例，但是本领域的技术人员将会理解的是，描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限制本文描述的非易失性存储装置。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限制本文描述的非易失性存储装置。

Claims

1.一种经由编程和验证操作将数据写入存储器单元的非易失性存储装置，包括：

电路装置，所述电路装置被配置成：在第一时间段期间执行用于第一数据的第一编程和验证操作，以及同时地在所述第一时间段期间执行用于第二数据的多个第二编程和验证操作，

其中，所述第一数据以低速编程，以及所述第二数据以高速编程，以及

在整个所述第一时间段期间所述第一编程和验证操作仅被执行一次，以及从所述第一时间段的起始直至所述第一时间段的结束所述多个第二编程和验证操作被执行，

其中，所述第一时间段为在此期间第一编程和验证脉冲维持用于写入所述第一数据的使能状态的时段，以及在所述第一时间段期间第二编程和验证脉冲被顺序地使能多次。

2.如权利要求1所述的非易失性存储装置，其中，所述电路装置包括：

判断单元，所述判断单元被配置成：在编程模式期间，根据是否要针对要编程的数据的每个电平重复编程和验证操作来产生标志信号；以及

控制器，所述控制器被配置成：响应于所述标志信号而控制所述存储器单元针对所述数据的每个电平而被选择性地访问。

3.如权利要求2所述的非易失性存储装置，其中，所述控制器被配置成：响应于要重复所述第一编程和验证操作的标志信号，控制要写入所述第一数据的存储器单元被选择性地访问。

4.如权利要求2所述的非易失性存储装置，其中，所述控制器被配置成：响应于要重复所述第二编程和验证操作的标志信号，控制要写入所述第二数据的存储器单元被选择性地访问。

5.一种非易失性存储装置，包括：

存储器单元阵列，所述存储器单元阵列包括连接在多个字线和多个位线之间的多个存储器单元；

译码器，所述译码器被配置成选择与要选中的存储器单元相连接的字线和位线；

写入驱动器/感测放大器电路，所述写入驱动器/感测放大器电路被配置成：将数据写入选中的存储器单元，以及从选中的存储器单元读取数据；

判断单元，所述判断单元被配置成：在编程模式期间判断是否要针对要编程的数据的每个电平重复编程和验证操作，并且产生标志信号；以及

控制器，所述控制器被配置成：响应于所述标志信号而控制所述译码器和所述写入驱动器/感测放大器电路，以针对所述数据的每个电平来选择性地访问存储器单元，

其中，所述要编程的数据包括第一数据和第二数据，

所述控制器响应于所述标志信号而在第一时间段期间控制用于所述第一数据的第一编程和验证操作，以及同时地在所述第一时间段期间控制用于所述第二数据的多个第二编程和验证操作，

所述第一数据以低速编程，以及所述第二数据以高速编程，以及

6.如权利要求5所述的非易失性存储装置，所述判断单元被配置成产生用于所述第一数据的第一标志信号和用于所述第二数据的第二标志信号。

7.如权利要求6所述的非易失性存储装置，其中，所述控制器被配置成：响应于所述第一标志信号而控制所述译码器和所述写入驱动器/感测放大器电路，以选择要写入所述第一数据的存储器单元。

8.如权利要求6所述的非易失性存储装置，其中，所述控制器被配置成：响应于所述第二标志信号而控制所述译码器和所述写入驱动器/感测放大器电路，以选择要写入所述第二数据的存储器单元。

9.一种数据处理系统，包括：

非易失性存储装置；以及

存储器控制器，所述存储器控制器被配置成响应于来自主机的请求访问所述非易失性存储装置，

其中，所述非易失性存储装置被配置成：根据编程和验证操作将数据写入存储器单元，在第一时间段期间执行用于第一数据的第一编程和验证操作，以及同时地在所述第一时间段期间执行用于第二数据的多个第二编程和验证操作，

10.如权利要求9所述的数据处理系统，其中，所述非易失性存储装置包括：

判断单元，所述判断单元被配置成：在编程模式期间，根据是否要针对要编程的数据的每个电平重复第一编程和验证操作或者第二编程和验证操作来产生标志信号；以及

11.如权利要求10所述的数据处理系统，其中，所述控制器被配置成：响应于要重复所述第一编程和验证操作的标志信号，控制要写入所述第一数据的存储器单元被选择性地访问。

12.如权利要求10所述的数据处理系统，其中，所述控制器被配置成：响应于要重复所述第二编程和验证操作的标志信号，控制要写入所述第二数据的存储器单元被选择性地访问。

13.一种数据处理系统，包括：

处理器，所述处理器被配置成控制整体操作；

工作存储器，所述工作存储器被配置成储存用于操作所述处理器所需的应用、数据以及控制信号；

非易失性存储装置，所述非易失性存储装置被所述处理器访问；以及

用户接口，所述用户接口被配置成执行所述处理器和用户之间的数据输入/输出，

14.如权利要求13所述的数据处理系统，其中，所述非易失性存储装置包括：

控制器，所述控制器被配置成：响应于所述标志信号而控制存储器单元针对所述数据的每个电平而被选择性地访问。

15.如权利要求14所述的数据处理系统，其中，所述控制器被配置成：响应于要重复所述第一编程和验证操作的标志信号，控制要写入所述第一数据的存储器单元被选择性地访问，以及

其中，所述控制器被配置成：响应于要重复所述第二编程和验证操作的标志信号，控制要写入所述第二数据的存储器单元被选择性地访问。

16.一种非易失性存储装置的操作方法，包括以下步骤：

当从主机传送地址、数据以及编程命令时，进入编程模式；

在第一时间段期间，执行用于要编程的第一数据的第一编程和验证操作；以及

同时地，在所述第一时间段期间，执行用于要编程的第二数据的多个第二编程和验证操作，

17.如权利要求16所述的操作方法，其中，所述第一编程和验证操作和所述多个第二编程和验证操作被并行地执行。

18.如权利要求17所述的操作方法，还包括以下步骤：

根据对所述第一数据的验证结果来产生第一标志信号；以及

根据所述第一标志信号，选择性地访问要写入所述第一数据的存储器单元，并且重复所述第一编程和验证操作。

19.如权利要求18所述的操作方法，还包括以下步骤：

根据对所述第二数据的验证结果来产生第二标志信号；以及

根据所述第二标志信号，选择性地访问要写入所述第二数据的存储器单元，并且重复所述第二编程和验证操作。