KR101001143B1 - 비휘발성 메모리장치 및 이의 동작방법 - Google Patents

비휘발성 메모리장치 및 이의 동작방법 Download PDF

Info

Publication number
KR101001143B1
KR101001143B1 KR1020090038531A KR20090038531A KR101001143B1 KR 101001143 B1 KR101001143 B1 KR 101001143B1 KR 1020090038531 A KR1020090038531 A KR 1020090038531A KR 20090038531 A KR20090038531 A KR 20090038531A KR 101001143 B1 KR101001143 B1 KR 101001143B1
Authority
KR
South Korea
Prior art keywords
program
memory device
data
signal
output
Prior art date
Application number
KR1020090038531A
Other languages
English (en)
Other versions
KR20100119425A (ko
Inventor
배지혜
박경욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090038531A priority Critical patent/KR101001143B1/ko
Priority to US12/488,616 priority patent/US8677053B2/en
Publication of KR20100119425A publication Critical patent/KR20100119425A/ko
Application granted granted Critical
Publication of KR101001143B1 publication Critical patent/KR101001143B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 프로그램에 걸리는 시간을 정확히 측정 가능한 비휘발성 메모리장치에 관한 것으로, 본 발명에 따른 비휘발성 메모리장치는, 프로그램 구간을 나타내는 프로그램 신호와 리드 데이터 중 하나를 선택하여 출력하는 선택부; 상기 선택부의 출력신호를 칩 외부로 출력하기 위한 출력회로; 및 상기 출력회로에 연결되는 출력핀을 포함한다.
Figure R1020090038531
비휘발성 메모리, 프로그램, 테스트

Description

비휘발성 메모리장치 및 이의 동작방법{NON VOLATILE MEMORY DEVICE AND OPERATING METHOD OF THE SAME}
본 발명은 비휘발성 메모리장치에 관한 것으로, 더욱 상세하게는, 비휘발성 메모리장치에서 프로그램 동작에 소요되는 시간을 정확히 측정가능하게 하는 기술에 관한 것이다.
긴 프로그램(메모리셀에 데이터를 기록) 시간이나 베리파이 스킴(verify scheme: 메모리셀에 프로그램이 제대로 되었는지를 확인하는 스킴)을 갖는 비휘발성 메모리장치는 디램과 같은 메모리장치와는 다르게 프로그램 타임을 예측하기가 힘들가. 이것은 프로그램 타임의 변동폭이 크기 때문이다.
㎲(micro second) 단위로 긴 프로그램 시간을 갖는 비휘발성 메모리는 프로그램 종료시점을 알기 위하여 스테더스 플래그(status flag)를 사용한다. 이는 메모리 콘트롤러가 메모리에게 스테더스 플래그를 요청하면, 이에 응답하여 메모리가 내부 루틴(internal routine) 상태를 보고 그에 맞는 스테더스 플래그를 회신하는 형태이다. 이러한 방식으로 종래에는 비휘발성 메모리의 프로그램 완료 여부를 확인했는데, 이하 이에 대해 알아보기로 한다.
도 1은 종래의 비휘발성 메모리장치에서 프로그램 동작의 완료 여부를 확인하는 과정을 도시한 도면이다.
먼저 도면의 신호에 대해 설명하면, CE#는 칩 인에이블(chip enable) 신호로 '로우'로 활성화되는 신호이며, OE#는 데이터 출력 인에이블(data output enable) 신호로 메모리칩으로부터 데이터가 출력될 때 '로우'로 활성화되는 신호이며, WE#는 데이터 입력 인에이블(data input enable) 신호로 메모리칩으로 데이터가 입력될 때 '로우'로 활성화되는 신호이다. ADDR은 어드레스 핀을 나타내며, DQ는 데이터 핀을 나타낸다. 또한, PGM은 프로그램 동작 구간 중에 내부적으로 활성화되는 신호를 나타낸다.
도 1을 참조하면, 먼저 프로그램 커맨드(program command)가 인가된다. 프로그램 커맨드는 어드레스 핀(ADDR)과 데이터 핀(DQ)을 통해 3싸이클 동안 입력되는데, 어드레스 핀과 데이터 핀으로 각각 입력되는 처음 3개의 신호(555h, 2AAh, 555h, AAh, 55h, A0h)가 바로 프로그램 커맨드이다. 프로그램 커맨드가 인가된 이후에는 프로그램될 메모리셀을 지정하는 어드레스(PA)가 어드레스 핀(ADDR)을 통해 입력되고, 입력된 어드레스에 대응되는 데이터(PD)가 데이터 입력 인에이블 신호(WE#)에 동기되어 데이터 핀(DQ)을 통해 입력된다. 어드레스(PA)와 데이터(PD)가 입력되면, 어드레스(PA)에 의해 지정되는 메모리셀에 데이터(PD)가 기록되는 프로 그래밍 동작이 시작된다. 도 1의 PGM 신호는 내부적으로 프로그램 동작이 이루어지는 동안 '하이'로 활성화되는 신호로, PGM 신호가 '하이'레벨을 유지하는 동안 데이터(PD)가 기록된다고 생각하면 된다.
프로그램 동작의 완료 여부를 확인하여 위하여 어드레스 핀(ADDR)을 통해 스테더스 어드레스(Status Addr)가 입력된다. 메모리 내부에서 프로그램 동작이 완료되었는지를 확인하기 위하여 인가하는 어드레스가 바로 스테더스 어드레스(Status Addr)이다. 스테더스 어드레스(Status Addr)가 메모리로 인가되면 메모리는 이에 응답하여 스테더스 플래그(Status Flag)를 데이터 핀(DQ)을 통해 출력한다. 스테더스 플래그(Status Flag)는 메모리 내부의 프로그램 동작이 완료되었는지 아닌지의 정보를 포함하고 있다. 도면의 첫번째 스테더스 플래그(Status Flag)가 출력되는 동안에는 메모리 내부의 프로그램 동작이 완료되지 않았으므로, 첫번째 스테더스 플래그(Status Flag)는 프로그램 동작이 완료되지 않았다는 정보를 포함하게 된다. 또한, 두번째로 인가된 스테더스 어드레스(Status Addr)에 대응되는 스테더스 플래그(Status Flag)의 출력 시점에는 프로그램 동작이 완료되었으므로, 두번째로 출력되는 스테더스 플래그(Status Flag)는 프로그램 동작이 완료되었다는 정보를 포함하게 된다.
상술한 바와 같은 종래의 방식으로는, 비휘발성 메모리의 테스트시에 프로그램 시간을 추출할 때 정확한 프로그램 시간을 추출하기가 어려워진다. 프로그램 시간을 알아보는 유일한 방법은 스테더스 플래그(Status Flag)를 지속적으로 요청하 여 그 값이 바뀌는 지점을 찾아내는 것이다. 스테더스 플래그(Status Flag)를 요청하여 알 수 있는 정보는 메모리 내부의 프로그램의 완료 여부에 불과하기에, 언제 정확히 프로그램이 완료되었는지를 알아낼 수가 없는 것이다. 예를 들어, 도 1과 같은 경우에는, 두번에 걸친 스테더스 플래그(Status Flag) 요청에 의해, 첫번째의 스테더스 플래그(Status Flag) 요청과 두번째 스테더스 플래그(Status Flag) 요청 시점의 사이에 프로그램 동작이 완료되었다는 사실을 알아내는 것은 가능하지만, 두 지점 사이(도 1의 '101')의 정확한 어느 시간에 프로그램 동작이 완료되었는지를 정확히 알아내는 것은 불가능하게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 정확한 프로그램 완료시간을 측정하는 것이 가능한 비휘발성 메모리장치 및 이의 동작방법을 제공하고자 하는데, 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 비휘발성 메모리장치는, 프로그램 구간을 나타내는 프로그램 신호와 리드 데이터 중 하나를 선택하여 출력하는 선택부; 상기 선택부의 출력신호를 칩 외부로 출력하기 위한 출력회로; 및 상기 출력회로에 연결되는 출력핀을 포함할 수 있다.
또한, 본 발명의 따른 비휘발성 메모리장치는, 프로그램 구간 종료시 활성화되는 프로그램 종료신호와 리드 데이터 중 하나를 선택하여 출력하는 선택부; 상기 선택부의 출력신호를 칩 외부로 출력하기 위한 출력회로; 및 상기 출력회로에 연결되는 출력핀을 포함할 수 있다.
또한, 본 발명에 따른 비휘발성 메모리장치의 동작방법은, 프로그램 커맨드가 인가되는 단계; 어드레스가 인가되는 단계; 상기 어드레스에 대응되는 데이터가 인가되는 단계; 상기 어드레스가 지정하는 메모리셀에 상기 데이터를 프로그램하는 단계; 및 상기 프로그램하는 단계 동안에 활성화되는 프로그램 신호를 메모리장치 외부로 출력하는 단계를 포함할 수 있다.
또한, 본 발명에 따른 비휘발성 메모리장치의 동작방법은, 프로그램 커맨드가 인가되는 단계; 어드레스가 인가되는 단계; 상기 어드레스에 대응되는 데이터가 인가되는 단계; 상기 어드레스가 지정하는 메모리셀에 상기 데이터를 프로그램하는 단계; 및 상기 프로그램 동작 종료시에 활성화되는 프로그램 종료신호를 메모리장치 외부로 출력하는 단계를 포함할 수 있다.
상기한 본 발명에 따른 비휘발성 메모리장치는, 프로그램의 구간에 대한 정보를 포함하는 신호를 칩 외부로 출력하는 기능을 갖는다. 따라서 프로그램 동작에 정확히 얼마만큼의 시간이 소비되는지를 정확히 파악하게 해준다는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 비휘발성 메모리장치의 동작방법을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명에 따른 병렬 테스트방법은, 프로그램 커맨드가 인가되는 단계와, 어드레스(PA)가 인가되는 단계와, 어드레스(PA)에 대응되는 데이 터(PD)가 인가되는 단계와, 어드레스(PA)가 지정하는 메모리셀에 데이터(PD)를 프로그램하는 단계와, 프로그램하는 단계 동안에 활성화되는 프로그램 신호(PGM)를 메모리장치 외부로 출력하는 단계를 포함한다.
먼저, 프로그램 시간을 검출하기 위한 테스트모드로 진입하기 위해, 테스트 모드를 설정하는 어드레스(TA)가 인가된다. 이로 인해, 메모리장치는 프로그램 시간을 검출하기 위한 테스트모드에 진입한다. 본 실시예에서는 프로그램 시간을 검출하기 위한 테스트모드가 설정된 경우에, 하기의 동작을 하는 경우를 가정하였지만, 설계에 따라 테스트모드의 설정 없이도 하기의 동작을 하도록 할 수도 있음은 당연하다. 테스트모드가 설정되면, 테스트모드가 설정되었음을 알리는 신호(TM_PGMOUT)가 '하이'로 활성화된다.
이후에, 프로그램 커맨드가 인가된다. 프로그램 커맨드는 어드레스 핀(ADDR)과 데이터 핀(DQ)을 통해 3싸이클 동안 입력되는데, 어드레스 핀(ADDR)과 데이터 핀(DQ)으로 각각 입력되는 처음 3개의 신호(555h, 2AAh, 555h, AAh, 55h, A0h)가 바로 프로그램 커맨드를 나타낸다.
프로그램 커맨드가 인가된 이후에는 어드레스 핀(ADDR)을 통해 프로그램될 메모리셀을 지정하는 어드레스(PA)가 인가된다. 그리고 어드레스(PA)에 대응되는 데이터(PD)가 데이터 핀(DQ)을 통해 인가된다. 데이터 입력 인에이블 신호(WE#)가 '로우'로 활성화되는 구간이 바로 데이터 핀(DQ)을 통해 외부로부터 데이터가 인가되는 구간을 나타낸다. 이와 마찬가지로 데이터 출력 인에이블 신호(OE#)가 '로우'로 활성화되는 구간은 데이터 핀(DQ)을 통해 메모리장치가 칩 외부로 데이터를 출 력하는 구간을 나타낸다.
프로그램될 메모리셀을 지정하는 어드레스(PA)와 이에 기록될 데이터(PD)가 입력된 이후에는, 메모리장치 내부적으로 데이터(PD)를 메모리셀에 기록하는 프로그램 동작이 진행된다. 메모리장치 내부에서 프로그램 동작이 진행되는 동안(실질적으로 데이터가 메모리셀에 기록되는 동안)에 프로그램 신호(PGM)가 '하이'로 활성화된다. 프로그램 신호(PGM)는 프로그램 커맨드에 응답하여 '하이'로 활성화되고, 내부적으로 프로그램 동작의 완료를 검증하는 베리파이(verify) 동작이 완료된 이후에 '로우'로 비활성화되는 신호이다. 본 발명은 프로그램 신호(PGM)를 메모리장치 외부로 출력한다. 도면을 참조하면, 프로그램 동작을 위해 메모리장치 외부로부터 어드레스(PA)와 데이터(PD)가 인가된 후에 데이터 출력 인에이블 신호(OE#)가 '로우'로 활성화되고, 데이터 핀(DQ)을 통해 프로그램 신호(PGM)가 메모리장치 외부로 출력되는 것을 확인할 수 있다. 이때 출력 인에이블 신호(OE#)는 토글하지 아니하며 계속 '로우'레벨로 활성화된 상태를 유지하는데, 이에 따라 프로그램 신호(PGM)도 비동기 모드로(즉, 클럭에 상관없이 지속적으로), 데이터 핀(DQ)을 통해 칩 외부로 출력된다. 데이터 핀(DQ)을 통해 출력되는 프로그램 신호(PGM)가 '로우'로 천이하는 순간이 바로 프로그램 동작이 완료되는 시점을 나타내게 되며, 메모리장치 외부에서는 이를 감지하여 정확히 언제 프로그램이 완료되는지를 알 수 있게 된다.
메모리장치 내부적으로 프로그램 동작이 진행되고 있는 동안에는 데이터 핀(DQ)이 사용되지 않으므로, 이 구간 동안에 데이터 핀(DQ)을 통하여 프로그램 신 호(PGM)를 출력한다고 하여도 메모리장치의 다른 기능에는 아무런 문제가 되지 않는다.
도 3은 본 발명에 따른 비휘발성 메모리장치의 동작방법을 설명하기 위한 다른 실시예 도면이다.
도 3을 참조하면, 본 발명에 따른 비휘발성 메모리장치의 동작방법은, 프로그램 커맨드가 인가되는 단계와, 어드레스(PA)가 인가되는 단계와, 어드레스(PA)에 대응되는 데이터(PD)가 인가되는 단계와, 어드레스(PA)가 지정하는 메모리셀에 데이터(PD)를 프로그램하는 단계와, 프로그램 동작 종료시에 활성화되는 프로그램 종료신호를 메모리장치 외부로 출력하는 단계를 포함한다.
먼저, 프로그램 시간을 검출하기 위한 테스트모드로 진입하기 위해, 테스트 모드를 설정하는 어드레스(TA)가 인가된다. 이로 인해, 메모리장치는 프로그램 시간을 검출하기 위한 테스트모드에 진입한다. 본 실시예에서는 프로그램 시간을 검출하기 위한 테스트모드가 설정된 경우에, 하기의 동작을 하는 경우를 가정하였지만, 설계에 따라 테스트모드의 설정 없이도 하기의 동작을 하도록 할 수도 있음은 당연하다. 테스트모드가 설정되면, 테스트모드가 설정되었음을 알리는 신호(TM_PGMOUT)가 '하이'로 활성화된다.
이후에, 프로그램 커맨드가 인가된다. 프로그램 커맨드는 어드레스 핀(ADDR)과 데이터 핀(DQ)을 통해 3싸이클 동안 입력되는데, 어드레스 핀(ADDR)과 데이터 핀(DQ)으로 각각 입력되는 처음 3개의 신호(555h, 2AAh, 555h, AAh, 55h, A0h)가 바로 프로그램 커맨드를 나타낸다.
프로그램 커맨드가 인가된 이후에는 어드레스 핀(ADDR)을 통해 프로그램될 메모리셀을 지정하는 어드레스(PA)가 인가된다. 그리고 어드레스(PA)에 대응되는 데이터(PD)가 데이터 핀(DQ)을 통해 인가된다. 데이터 입력 인에이블 신호(WE#)가 '로우'로 활성화되는 구간이 바로 데이터 핀(DQ)을 통해 외부로부터 데이터가 인가되는 구간을 나타낸다. 이와 마찬가지로 데이터 출력 인에이블 신호(OE#)가 '로우'로 활성화되는 구간은 데이터 핀(DQ)을 통해 메모리장치가 칩 외부로 데이터를 출력하는 구간을 나타낸다.
프로그램될 메모리셀을 지정하는 어드레스(PA)와 이에 기록될 데이터(PD)가 입력된 이후에는, 메모리장치 내부적으로 데이터(PD)를 메모리셀에 기록하는 프로그램 동작이 진행된다. 메모리장치 내부에서 프로그램 동작이 진행되는 동안(실질적으로 데이터가 메모리셀에 기록되는 동안)에 프로그램 신호(PGM)가 '하이'로 활성화된다. 프로그램 종료신호(PGM_END)는 프로그램 신호(PGM)를 바탕으로 생성된다. 프로그램 종료신호(PGM_END)는 프로그램 신호(PGM)가 '하이'에서 '로우'로 천이하는 구간에 활성화되는 펄스(pulse)신호로, 프로그램 종료신호가 활성화되는 구간이 바로 프로그램이 종료되는 시점을 나타낸다. 도 4의 실시예에 따른 본 발명은 프로그램 종료신호를 메모리장치 외부로 출력한다. 도면을 참조하면, 프로그램 동작을 위해 메모리장치 외부로부터 어드레스(PA)와 데이터(PD)가 인가된 후에 데이터 출력 인에이블 신호(OE#)가 '로우'로 활성화되고, 데이터 핀(DQ)을 통해 프로그램 종료신호(PGM)END)가 메모리장치 외부로 출력되는 것을 확인할 수 있다. 이때 출력 인에이블 신호(OE#)는 토글하지 아니하며 계속 '로우'레벨로 활성화된 상태를 유지하는데, 이에 따라 프로그램 종료신호(PGM_END)도 비동기 모드로(즉, 클럭에 상관없이 지속적으로), 데이터 핀(DQ)을 통해 칩 외부로 출력된다. 데이터 핀(DQ)을 통해 출력되는 프로그램 신호종료(PGM_END)가 활성화되는 순간이 바로 프로그램 동작이 완료되는 시점을 나타내게 되며, 메모리장치 외부에서는 이를 감지하여 정확히 언제 프로그램이 완료되는지를 알 수 있게 된다.
도 4는 본 발명에 따른 비휘발성 메모리장치의 일실시예 구성도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 비휘발성 메모리장치는, 프로그램 구간을 나타내는 프로그램 신호(PGM 또는 프로그램 종료신호(PGM_END))와 리드 데이터(RD_DATA) 중 하나를 선택하여 출력하는 선택부(410); 선택부(410)의 출력신호를 칩 외부로 출력하기 위한 출력회로(420); 및 출력회로(420)에 연결되는 출력핀(DQ)을 포함하여 구성된다.
선택부(410)는 프로그램 신호(PGM)와 리드 데이터(RD_DATA) 중 하나를 선택하여 출력한다. 이는 메모리장치가 도 2와 같이 프로그램 신호(PGM)를 칩 외부로 출력하는 경우의 구성이다. 메모리장치가 도 3과 같이 프로그램 종료신호(PGM_END)를 칩 외부로 출력하는 경우에는 선택부(410)는 프로그램 종료신호(PGM_END)와 리드 데이터(RD_DATA) 중 하나를 선택하여 출력한다. 이하에서는 선택부(410)가 프로그램 신호(PGM)와 리드 데이터(RD_DATA) 중 하나를 선택하여 출력한다고 가정하고 설명하기로 한다.
테스트모드가 설정된 경우에, 즉 TM_PGMOUT 신호가 활성화된 경우에, 선택부(410)는 프로그램 신호(PGM)를 선택하여 출력한다. 테스트모드가 설정되지 아니한 경우에는, 즉 TM_PGMOUT 신호가 비활성화된 경우에, 선택부(410)는 프로그램 신호(PGM)가 아닌 리드 데이터(RD_DATA)를 선택하여 출력한다. 이는, 메모리장치가 프로그램 시간을 검출하기 위한 테스트모드가 설정된 경우에, 도 2 또는 도 3과 같은 동작을 하도록 설계된 경우를 예시하는데, 이와는 다르게 테스트모드가 설정되지 않더라도 도 2 또는 도 3과 같은 동작을 하도록 설계될 수도 있다. 그러한 경우에는 프로그램 커맨드가 인가되고 다른 커맨드가 인가되기 전까지 활성화되는 신호 등을 사용하여 선택부(410)를 제어하면 된다.
출력회로(420)는 메모리장치 내부의 데이터를 칩 외부로 출력하기 위하여 구비되는 회로이다. 선택부(410)로부터 리드 데이터(RD_DATA)가 선택되어 출력되는 경우에, 출력회로(420)는 일반적인 리드 데이터(RD_DATA)를 칩 외부로 출력할 것이고, 선택부(410)로부터 프로그램 신호(PGM)가 출력되는 경우에, 출력회로(420)는 프로그램 신호(PGM)를 칩 외부로 출력하여 메모리장치 외부에서 프로그램 동작의 완료시점을 정확히 확인할 수 있도록 한다. 출력회로(420)는 데이터 출력 인에이블 신호(OE#)가 '로우'로 활성화되는 구간에 동작한다.
상기와 같이 구성되는 본 발명에 따른 비휘발성 메모리장치는 도 2 또는 도 3에서 설명한 바와 같이 동작하며, 그 결과 메모리장치 외부에서도 프로그램 동작의 종료시점을 정확히 파악할 수 있도록 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 비휘발성 메모리장치에서 프로그램 동작의 완료 여부를 확인하는 과정을 도시한 도면.
도 2는 본 발명의 일실시예에 따른 비휘발성 메모리장치의 동작방법을 설명하기 위한 도면.
도 3은 본 발명에 따른 비휘발성 메모리장치의 동작방법을 설명하기 위한 다른 실시예 도면.
도 4는 본 발명에 따른 비휘발성 메모리장치의 일실시예 구성도.

Claims (12)

  1. 프로그램 구간을 나타내는 프로그램 신호와 리드 데이터 중 하나를 선택하여 출력하는 선택부;
    출력핀; 및
    상기 선택부의 출력신호를 상기 출력핀을 통해 칩 외부로 출력하기 위한 출력회로
    를 포함하는 비휘발성 메모리장치.
  2. 제 1항에 있어서,
    상기 선택부는,
    프로그램 시간 검출을 위한 테스트 모드가 설정되면, 상기 프로그램 신호를 선택하여 출력하는 것을 특징으로 하는 비휘발성 메모리장치.
  3. 프로그램 구간 종료시 활성화되는 프로그램 종료신호와 리드 데이터 중 하나를 선택하여 출력하는 선택부;
    출력핀; 및
    상기 선택부의 출력신호를 상기 출력핀을 통해 칩 외부로 출력하기 위한 출력회로
    를 포함하는 비휘발성 메모리장치.
  4. 제 3항에 있어서,
    상기 선택부는,
    프로그램 시간 검출을 위한 테스트 모드가 설정되면, 상기 프로그램 종료신호를 선택하여 출력하는 것을 특징으로 하는 비휘발성 메모리장치.
  5. 프로그램 커맨드가 인가되는 단계;
    어드레스가 인가되는 단계;
    상기 어드레스에 대응되는 데이터가 인가되는 단계;
    상기 어드레스가 지정하는 메모리셀에 상기 데이터를 프로그램하는 단계; 및
    상기 프로그램하는 단계 동안에 활성화되는 프로그램 신호를 메모리장치 외부로 출력하는 단계;
    를 포함하는 비휘발성 메모리장치의 동작방법.
  6. 제 5항에 있어서,
    상기 출력하는 단계는,
    상기 프로그램 신호가 데이터 출력경로 상의 출력회로로 입력되는 단계; 및
    상기 출력회로로부터 출력핀으로 상기 프로그램 신호가 출력되는 단계
    를 포함하는 것을 특징으로 하는 비휘발성 메모리장치의 동작방법.
  7. 제 6항에 있어서,
    상기 입력되는 단계는,
    프로그램 시간 검출을 위한 테스트 모드 설정시에 수행되는 것을 특징으로 하는 비휘발성 메모리장치의 동작방법.
  8. 제 5항에 있어서,
    상기 출력하는 단계는,
    비동기 모드로 이루어지는 것을 특징으로 하는 비휘발성 메모리장치의 동작방법.
  9. 프로그램 커맨드가 인가되는 단계;
    어드레스가 인가되는 단계;
    상기 어드레스에 대응되는 데이터가 인가되는 단계;
    상기 어드레스가 지정하는 메모리셀에 상기 데이터를 프로그램하는 단계; 및
    상기 프로그램 동작 종료시에 활성화되는 프로그램 종료신호를 메모리장치 외부로 출력하는 단계
    를 포함하는 비휘발성 메모리장치의 동작방법.
  10. 제 9항에 있어서,
    상기 출력하는 단계는,
    상기 프로그램 종료신호가 데이터 출력경로 상의 출력회로로 입력되는 단계; 및
    상기 출력회로로부터 출력핀으로 상기 프로그램 종료신호가 출력되는 단계
    를 포함하는 것을 특징으로 하는 비휘발성 메모리장치의 동작방법.
  11. 제 10항에 있어서,
    상기 입력되는 단계는,
    프로그램 시간 검출을 위한 테스트 모드 설정시에 수행되는 것을 특징으로 하는 비휘발성 메모리장치의 동작방법.
  12. 제 9항에 있어서,
    상기 출력하는 단계는,
    비동기 모드로 이루어지는 것을 특징으로 하는 비휘발성 메모리장치의 동작방법.
KR1020090038531A 2009-04-30 2009-04-30 비휘발성 메모리장치 및 이의 동작방법 KR101001143B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090038531A KR101001143B1 (ko) 2009-04-30 2009-04-30 비휘발성 메모리장치 및 이의 동작방법
US12/488,616 US8677053B2 (en) 2009-04-30 2009-06-22 Nonvolatile memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090038531A KR101001143B1 (ko) 2009-04-30 2009-04-30 비휘발성 메모리장치 및 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20100119425A KR20100119425A (ko) 2010-11-09
KR101001143B1 true KR101001143B1 (ko) 2010-12-17

Family

ID=43031244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090038531A KR101001143B1 (ko) 2009-04-30 2009-04-30 비휘발성 메모리장치 및 이의 동작방법

Country Status (2)

Country Link
US (1) US8677053B2 (ko)
KR (1) KR101001143B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076128A (ko) * 2012-12-12 2014-06-20 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
US9519591B2 (en) 2013-06-22 2016-12-13 Microsoft Technology Licensing, Llc Latch-free, log-structured storage for multiple access methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423891B1 (ko) * 2002-06-21 2004-03-22 삼성전자주식회사 트레이스 모듈을 구비한 마이크로프로세서
KR100732628B1 (ko) 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
US8069377B2 (en) * 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
KR100800160B1 (ko) * 2006-09-07 2008-02-01 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
US20090300439A1 (en) * 2008-06-03 2009-12-03 Christopher Haywood Method and Apparatus for Testing Write-Only Registers

Also Published As

Publication number Publication date
US8677053B2 (en) 2014-03-18
US20100281203A1 (en) 2010-11-04
KR20100119425A (ko) 2010-11-09

Similar Documents

Publication Publication Date Title
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
TW493175B (en) Non-volatile memory for storing erase operation information
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP2007531959A (ja) 集積回路における信号タイミングの再構成
KR100966895B1 (ko) 불휘발성 메모리의 테스트 장치 및 방법
CN101236790A (zh) 集成有只读存储器的芯片及内建自测试系统及方法
US20170194060A1 (en) Semiconductor device, semiconductor system including the same and test method thereof
CN108874686A (zh) 内存参数调节方法、装置及设备
KR101001143B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
US7883020B2 (en) Smart card and method of testing smart card
CN105825898B (zh) 动态存储器测试装置及其测试方法
KR0159447B1 (ko) 불휘발성 반도체 메모리
US20090125762A1 (en) Apparatus for repairing and/or testing a memory device
JP2006065961A (ja) 不揮発性メモリの試験方法
CN104282343B (zh) 半导体系统及其修复方法
US20180075928A1 (en) Memory system and memory control method
US10847240B2 (en) Memory device with test circuit which generates asychronous signal based on delay and controls peripheral circuit based on asynchronous signal, operating method of memory device, and operating method of test system including memory device
US10002673B2 (en) Flash memory data storage device and programming method thereof
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR20170060297A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
KR20120080352A (ko) 반도체 메모리 장치 및 이를 위한 병렬 테스트 검증 회로
JP2006004496A (ja) 半導体記憶装置
CN101201780A (zh) 参数数据测试方法
KR100230491B1 (ko) 재기록 제어 가능한 반도체 시험 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee