KR100966895B1 - 불휘발성 메모리의 테스트 장치 및 방법 - Google Patents

불휘발성 메모리의 테스트 장치 및 방법 Download PDF

Info

Publication number
KR100966895B1
KR100966895B1 KR1020040000604A KR20040000604A KR100966895B1 KR 100966895 B1 KR100966895 B1 KR 100966895B1 KR 1020040000604 A KR1020040000604 A KR 1020040000604A KR 20040000604 A KR20040000604 A KR 20040000604A KR 100966895 B1 KR100966895 B1 KR 100966895B1
Authority
KR
South Korea
Prior art keywords
data
clock
nonvolatile memory
pin
register
Prior art date
Application number
KR1020040000604A
Other languages
English (en)
Other versions
KR20050072230A (ko
Inventor
안종근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040000604A priority Critical patent/KR100966895B1/ko
Priority to US10/996,708 priority patent/US7167411B2/en
Publication of KR20050072230A publication Critical patent/KR20050072230A/ko
Priority to US11/545,670 priority patent/US7554879B2/en
Application granted granted Critical
Publication of KR100966895B1 publication Critical patent/KR100966895B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02B—PREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
    • B02B3/00—Hulling; Husking; Decorticating; Polishing; Removing the awns; Degerming
    • B02B3/06—Hulling; Husking; Decorticating; Polishing; Removing the awns; Degerming by means of screws or worms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02B—PREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
    • B02B5/00—Grain treatment not otherwise provided for
    • B02B5/02—Combined processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02B—PREPARING GRAIN FOR MILLING; REFINING GRANULAR FRUIT TO COMMERCIAL PRODUCTS BY WORKING THE SURFACE
    • B02B7/00—Auxiliary devices
    • B02B7/02—Feeding or discharging devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 마이크로 제어 시스템에 구현된 불휘발성 메모리를 테스트 하거나 프로그램하는 장치 및 그 방법에 관한 것이다.
본 발명은 데이터 정보를 저장하는 불휘발성 메모리와; 외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터와; 외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터와; 상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직과; 외부로부터 클럭을 입력받기 위한 클럭 입력핀과; 상기 클럭에 동기되어 입력되는 직렬데이터를 입력받기 위한 데이터 입력핀과; 시간을 측정하기 위한 타이머;를 포함하여 구성된다.
Figure R1020040000604
불휘발성 메모리, 직렬 인터페이스, 타이머, 테스트 레지스터, 프로그램 시간

Description

불휘발성 메모리의 테스트 장치 및 방법{APPARATUS FOR TESTING NONVOLATILE MEMORY AND THE METHOD THEREOF}
도 1은 종래의 메모리 컨트롤러를 구비한 마이크로 제어 시스템을 보여주는 도면,
도 2는 도 1의 마이크로 제어시스템의 불휘발성 메모리를 직렬인터페이스 방식을 이용하여 프로그램 하는 것을 설명하기 위한 타이밍도,
도 3은 본 발명의 제 1 실시예에 따른 메모리 컨트롤러를 구비한 마이크로 제어 시스템을 보여주는 도면,
도 4는 소거동작을 설명하기 위한 타이밍도,
도 5는 본 발명의 제 2실시예에 따른 메모리 컨트롤러의 구성을 보여주는 도면,
도 6은 본 발명의 제 2실시예에 따른 불휘발성 메모리의 테스트 동작을 설명하기 위한 타이밍도이다.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.
본 발명은 반도체 집적회로장치에 관한 것으로, 더욱 상세하게는 마이크로 제어 시스템에 구현된 불휘발성 메모리를 테스트 하거나 프로그램 및 소거하는 장치 및 그 방법에 관한 것이다.
마이크로 제어시스템에 내장되어 파워-오프시 저장정보를 유지할 수 있도록 하는 불휘발성 메모리를 테스트 하는 방법에는 두 가지가 있다. 그 하나는 병렬 인터페이스를 이용하는 방법이고, 나머지 하나는 직렬 인터페이스를 이용하는 방법이다.
병렬 인터페이스를 이용하여 불휘발성 메모리를 테스트할 경우 마이크로 제어시스템에 있는 불휘발성 메모리를 어드레스, 데이터, 제어신호를 이용하여 독립된 메모리 칩을 제어하듯이 직접 제어할 수 있다는 장점이 있다. 그러나 병렬 인터페이스를 이용할 경우 연결되는 신호가 많아져서 시스템 설계시 부담으로 작용할 수 있으며 양산 테스트시 사용 채널의 수가 많아지므로 여러 칩을 동시에 테스트하는 데에도 제한이 된다. 또한 메모리 용량(memory size)이 커질 경우 해당 어드레스 핀도 추가로 할당해야 한다는 단점이 있다.
직렬 인터페이스를 불휘발성 메모리를 테스트할 경우 불휘발성 메모리의 용량이 다양할 경우 내부의 직렬 버퍼의 크기를 조정하면 되기 때문에 핀을 추가하지 않고도 다양한 불휘발성 메모리를 테스트할 수 있다는 장점이 있다.
직렬인터페이스를 이용하여 불휘발성 메모리를 테스트하는 방법 및 그 장치는 본 출원인에 의해 출원된 한국공개특허 제 2002-0080907호(불휘발성 메모리를 프로그램하는 방법 및 장치)에 잘 개시되어 있다.
도 1은 종래의 메모리 컨트롤러를 구비한 마이크로 제어 시스템을 보여준다.
도 1을 참조하면, 종래의 메모리 컨트롤러를 구비한 마이크로 제어 시스템은 불휘발성 메모리(10)와 메모리 컨트롤러(20)을 포함하여 구성된다. 상기 불휘발성 메모리는 행 및 열 디코더 블럭(X-DEC ＆ Y-DEC)(12), EEPROM 어레이(14), 고전압 발생 블럭(16) 그리고 기입 버퍼(18)를 포함한다. 상기 메모리 컨트롤러(20)는 제어 로직(21), 데이터 레지스터(22), 어드레스 레지스터(23)를 포함한다. 클럭 핀(32)과 데이터 핀(31)을 통하여 외부의 테스트 시스템(미도시)로부터 클럭(SCLK)과 직렬 데이터(SDAT)가 입력된다.
도 2는 도 1의 마이크로 제어시스템의 불휘발성 메모리를 직렬인터페이스 방식을 이용하여 프로그램 하는 것을 설명하기 위한 도면이다. 먼저 클럭 핀(32)과 데이터 핀(31)을 통하여 클럭(SCLK)과 직렬 데이터(SDAT)가 입력되고, 상기 데이터(SDAT)는 커맨드, 어드레스, 및 프로그램 데이터를 갖는다. 도 2에서는 한번 프로그램 하는데 소요되는 시간이 30us임을 보여주고 있다.
그러나 상기와 같은 종래의 프로그램 방법은 데이터를 프로그램하는 시간을 외부에서 인가되는 클럭을 카운트하여 조절하므로, 외부 클럭의 주기에 변화가 생길 경우 프로그램 시간 또한 변화하게 된다. 그런데, 공정별로 다양한 제품이 있을 경우, 각 제품들은 프로그램 및 소거 시간이 공정별로 다를 수 있으므로 외부 클록을 제품별로 구분하여 적용하는 것은 외부 클럭의 주기와 관계없이 프로그램 및 소거하는 방법에 비하여 문제를 일으킬 소지가 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 직렬 인터페이스 방식에 의해 프로그램 또는 소거되는 시간을 내부회로에서 조절할 수 있는 마이크로 제어시스템을 제공하는데 있다.
본 발명의 다른 목적은 직렬 인터페이스 방식을 이용하여 내장되는 불휘발성 메모리를 테스트할 수 있는 마이크로 제어시스템을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은 데이터 정보를 저장하는 불휘발성 메모리와; 외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터와; 외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터와; 상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직과; 외부로부터 클럭을 입력받기 위한 클럭 입력핀과; 상기 클럭에 동기되어 입력되는 직렬데이터를 입력받기 위한 데이터 입력핀과; 시간을 측정하기 위한 타이머;를 포함한다.
바람직한 실시예에 있어서, 상기 제어로직은 상기 데이터 레지스터 내의 데이터가 상기 메모리의 기입버퍼로 전송되게 하고, 상기 직렬데이터에 대한 프로그램 동작을 수행하도록 프로그램 인에이블 신호를 활성화시키며, 상기 프로그램 인에이블 신호의 활성화시간을 상기 타이머를 이용하여 제어한다.
바람직한 실시예에 있어서, 상기 타이머는 클럭을 발생시키는 오실레이터와 상기 클럭을 카운트하는 카운터를 포함한다.
바람직한 실시예에 있어서, 상기 클럭 입력핀과 상기 데이터 입력핀으로부터 클럭 및 데이터를 입력받을 것인지 여부를 선택하기 위한 선택핀을 더 포함하며, 상기 선택핀은 상기 상기 클럭 입력핀과 상기 데이터 입력핀으로부터 입력되는 신호들을 처리하기 위한 논리회로들을 리셋시키는 기능을 갖는다.
바람직한 실시예에 있어서, 상기 제어로직은 상기 불휘발성 메모리의 메모리 셀들에 있는 데이터를 소거하기 위한 소거 인에이블 신호를 활성화시키며, 상기 소거 인에이블 신호의 활성화시간을 상기 타이머를 이용하여 제어한다.
상기의 목적을 달성하기 위한 본 발명의 다른 구성은 데이터 정보를 저장하는 불휘발성 메모리와; 외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터와; 외부로부터 공급되는 테스트 데이터를 저장하는 테스트 레지스터와; 외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터와; 상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직과; 외부로부터 클럭을 입력받기 위한 클럭 입력핀과; 상기 클럭에 동기되어 입력되는 직렬데이터를 입력받기 위한 데이터 입력핀;을 포함한다.
상기의 목적은 제어시스템 내에 구현되고, 메모리 셀 어레이 및 제어로직을 포함하는 불휘발성 메모리의 소거 방법에 있어서, 제 1주파수를 갖는 클럭에 동기하여 소거명령 및 소거될 어드레스 데이터를 받아들이는 단계; 소거에 필요한 고전압이 인가되는 단계; 상기 제어로직에서 상기 메모리를 소거하기 위한 소거 인에이블 신호를 활성화하는 단계; 상기 소거 인에이블 신호가 활성화되는 시점 이후에 나타나는 상기 클럭의 상승에지/하강에지 에서부터 상기 클럭을 일정기간 하이레벨/로우레벨로 유지하는 단계; 상기 클럭이 하이레벨/로우레벨로 유지되는 기간이 경과되면 상기 클럭이 상기 제 1주파수로 토글되며, 상기 소거 인에이블 신호가 비활성화되는 단계;를 포함하는 방법에 의해 달성될 수 있다.
또한 상기 목적은 제어시스템 내에 구현되고, 메모리 셀 어레이 및 제어로직을 포함하는 불휘발성 메모리의 테스트 방법에 있어서, a) 클럭에 동기되어 입력되는 테스트 종류에 대한 정보를 받아들이는 단계; b) 상기 정보에 따라 불휘발성 메모리를 테스트하는 단계;를 포함하며, 상기 b)단계의 테스트 기간 중 소정기간 동안 상기 클럭은 토글되지 않고 동일 레벨을 유지하는 방법에 의해서도 달성될 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에 따른 마이크로 제어 시스템(또는 마이크로컨트롤러)에는 클럭 신호 및 데이터 신호를 이용하거나 송/수신 데이터 신호를 이용하여 시스템에 내장되는 불휘발성 메모리를 프로그램하기 위한 전송 프로토콜이 적용된다. 그러한 전송 프로토콜에 따르면, 불휘발성 메모리 내의 기입 버퍼의 크기(예를 들면, 1Byte 내지 4Byte)와 같거나 큰 데이터 레지스터(또는 직렬 버퍼)가 사용되며, 불휘발성 메모리의 저장 정보를 갱신하는 데 필요한 데이터 비트들(예를 들면, 1Byte 내지 4Byte)이 외부로부터 데이터 레지스터에 순차적으로 전달된다. 그렇게 전달된 데이터 비트들은 불휘발성 메모리4 내의 기입 버퍼에 로드되고, 기입 버퍼 내에 로드된 데이터 비트들은 그 다음에 불휘발성 메모리의 어레이에 프로그램된다. 데이터 비 트들이 프로그램되는 동안, 다음에 프로그램될 데이터 비트들이 외부로부터 데이터 레지스터에 순차적으로 전달된다. 데이터 전달 및 프로그램 동작들이 동시에 이루어지기 때문에, 큰 사이즈의 버퍼 없이 빠른 시간 내에 데이터를 프로그램할 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 메모리 컨트롤러를 구비한 마이크로 제어 시스템을 보여준다. 도 3을 참조하면, 불휘발성 메모리(100)는 전기적으로 소거 및 프로그램 가능하고, 그것의 소거/프로그램/읽기 동작들은 메모리 컨트롤러(200)에 의해서 제어된다. 불휘발성 메모리(100)는 행 및 열 디코더 블럭(X-DEC ＆ Y-DEC)(120), EEPROM 어레이(140), 고전압 발생기(160) 그리고 기입 버퍼(180)를 포함한다. EEPROM 어레이(140)는 행들(또는 워드 라인들)과 열들(또는 비트 라인들)로 배열되는 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 구비하고, 행 및 열 디코더 블럭(120)은 메모리 컨트롤러(200)로부터 제공되는 어드레스에 따라 어레이(140)의 행(또는 워드 라인) 및 열들(또는 비트 라인들)을 선택한다. 고전압 발생기(160)는 메모리 컨트롤러(200)의 제어에 따라 프로그램/소거/읽기 동작들에 필요한 전압을 발생하고, 기입 버퍼(180)에는 메모리 컨트롤러(200)로부터 제공되는 프로그램될 데이터가 제어 신호(WE)에 의해서 로드된다.
계속해서 도 3을 참조하면, 메모리 컨트롤러(200)는 직렬 인터페이스 방식에 따라 외부로부터 순차적으로 제공되는 직렬 데이터 비트들을 임시적으로 저장하고, 그렇게 저장된 데이터 비트들을 불휘발성 메모리(100)의 기입 버퍼(180)에 전달한다. 메모리 컨트롤러(200)는 데이터 비트들을 프로그램하는 데 필요한 어드레스 뿐 만 아니라 제어 신호들을 생성하며, 제어 로직(210), 데이터 레지스터(220), 어드레스 레지스터(230), 선택핀(270) 그리고 카운터(261)와 오실레이터(262)로 구성된 타이머(260)를 포함한다.
제어 로직(210)은 커맨드, 어드레스 그리고 데이터를 받아들이기 위한 데이터 핀(510)과 클럭 신호(SCLK)를 받아들이기 위한 클럭 핀(520)에 연결되어 있다. 상기 데이터 핀(510)과 클럭 핀(520)을 통해 입력되는 클럭 및 데이터는 외부의 테스트 시스템으로부터 입력되는 것들이다.
불휘발성 메모리(100)의 정보를 갱신하기 위한 프로그램 동작이 개시되면, 제어 로직(210)은 데이터 핀(510)에 인가되는 데이터 및 어드레스 정보가 데이터 레지스터(220) 및 어드레스 레지스터(230)에 클럭 신호(SCLK)에 동기되어 저장되도록 데이터 레지스터(220) 및 어드레스 레지스터(230)를 제어한다. 제어 로직(210)은 불휘발성 메모리(100)를 제어하기 위한 제어 신호들(PGM, WE, HV)을 발생한다. 제어 신호(WE)는 데이터 레지스터(220)에 저장되어 있는 데이터 비트들을 기입 버퍼(180)에 로드시키기 위한 신호이고, 제어 신호(PGM)(또는 프로그램 인에이블 신호)는 기입 버퍼(180)에 로드된 데이터 비트들이 EEPROM 어레이(140)에 프로그램되는 구간을 나타내는 신호이며, 제어 신호(HV)는 프로그램 동작에 필요한 고전압을 발생하도록 고전압 발생기(160)를 활성화시키기 위한 신호이다.
데이터 레지스터(220)는 제어 로직(210)의 제어 하에서 데이터 핀(510)에 순차적으로 인가되는 직렬 데이터 비트들을 클럭 신호(SCLK)에 동기되어 임시적으로 저장하고, 어드레스 레지스터(230)는 제어 로직(210)의 제어 하에서 클럭 핀(520) 에 순차적으로 인가되는 어드레스 비트들을 클럭 신호(SCLK)에 동기되어 저장한다.
타이머(260)는 오실레이터(262)와 카운터(261)로 구성된다. 상기 오실레이터(262)에서 클럭을 발생시키고 발생된 클럭을 상기 카운터(261)에서 카운트한다. 상기 타이머(260)는 상기 제어로직(210)에 의해 제어되며, 상기 타이머(260)는 프로그램 시간 또는 소거 시간을 내부적으로 제어하는데 사용된다.
선택핀(270)은 직렬인터페이스 방식을 이용하여 불휘발성 메모리를 외부에서 프로그램하거나 테스트 할것인지 여부를 선택할 수 있도록 하는 핀이다. 즉 불휘발성 메모리를 직렬 인터페이스 방식을 이용하여 외부에서 프로그램하거나 테스트 할것인지 또는 마이크로 제어시스템 내부 동작에 사용될 것인지를 선택하기 위한 핀이다.
불휘발성 메모리를 직렬 인터페이스 방식을 이용하지 않고, 마이크로 시스템 내부 동작에 사용할 때에는 상기 선택핀은 직렬인터페이스 방식을 지원하기 위해 사용되는 회로 및 레지스터들을 리셋시킨다.
(프로그램)
프로그램 동작이 개시되면, 데이터 핀(510)에 커맨드 및 어드레스가 외부로부터 순차적으로 인가된다. 제어 로직(210)은 데이터 핀(510)에 인가되는 커맨드를 받아들여 해석하고, 데이터 핀(510)에 인가되는 어드레스 비트들이 클럭 신호(SCLK)에 동기되어 어드레스 레지스터(230)에 순차적으로 저장되게 한다. 그 다음에 인가되는 데이터(이하, '제 1 프로그램 데이터'라 칭함)는 제어 로직(210) 의 제어 하에서 데이터 레지스터(220)로 전달된다.
예컨대, 1바이트의 데이터 비트들 즉, 제 1 프로그램 데이터가 모두 데이터 레지스터(220)에 전송되기 이전에, 제어 로직(210)은 고전압 발생기(160)가 프로그램 동작에 필요한 고전압을 발생하도록 제어 신호(HV)를 활성화시킨다. 제어 로직(210)은 데이터 핀(510)에 인가되는 직렬 데이터(SDA)의 시작 비트(start bit)와 정지 비트(stop bit)를 검출한다. 만약 정지 비트가 검출되면, 제어 로직(210)은 데이터 레지스터(220)의 제 1 프로그램 데이터 비트들이 기입 버퍼(180)에 로드되게 하고, 어드레스 레지스터(230)의 어드레스가 행 및 열 디코더 블럭(120)으로 전달되게 한다. 이와 동시에, 제어 로직(210)은 제어 신호(PGM)를 활성화시키며, 그 결과 이 분야에 잘 알려진 방법에 따라 프로그램 동작이 소정 시간(이하 '프로그램 시간(Program Time)'이라 한다. 예를 들면, 30㎲) 동안 수행된다.
상기 프로그램 시간은 상기 타이머(260) 및 제어로직(210)을 이용하여 메모리 컨트롤러 내부에서 조절된다. 제어로직(210)은 미리 설정된 프로그램 시간을 저장하고 있으며, 프로그램이 시작되면 제어로직(210)은 상기 오실레이터(262)에서 발생하는 클럭을 카운터(261)에서 카운트하도록 하여 미리 설정된 프로그램 시간 동안만 프로그램 동작이 이루어지도록 프로그램 시간을 제어한다.
(소거)
소거 동작에는 불휘발성 메모리의 일부 셀들에 대한 소거동작인 섹터 소거(Sector Erase)와 소거 시작 어드레스가 무시되며 불휘발성 메모리의 전체 셀 들에 대한 소거동작인 칩 소거(Chip Erase)가 있다.
여기서는 섹터 소거를 예로 들어 소거 동작을 설명한다.
도 4는 소거동작을 설명하기 위한 타이밍도이다.
소거 동작이 개시되면, 데이터 핀(510)에 커맨드 및 어드레스가 외부로부터 순차적으로 인가된다. 제어 로직(210)은 데이터 핀(510)에 인가되는 커맨드를 받아들여 해석하고, 고전압 발생기(160)가 소거 동작에 필요한 고전압을 발생하도록 제어 신호(HV)를 활성화시킨다.
제어 로직(210)은 상기 제어 신호(HV)를 활성화시킨 후 소정시간이 경과하면, 제어 신호(ERASE)를 활성화시키며, 그 결과 이 분야에 잘 알려진 방법에 따라 소거 동작이 소정 시간(이하 '소거 시간(Erase Time)'이라 한다. 예를 들면, 10㎳) 동안 수행된다.
상기 소거 시간은 상기 타이머(260) 및 제어로직(210)을 이용하여 메모리 컨트롤러 내부에서 조절된다. 제어로직(210)은 미리 설정된 소거 시간을 저장하고 있으며, 소거 동작이 시작되면 제어로직(210)은 상기 오실레이터(262)에서 발생하는 클럭을 카운터(261)에서 카운트하도록 하여 미리 설정된 소거 시간 동안만 소거 동작이 이루어지도록 소거 시간을 제어한다.
(테스트)
도 5는 본 발명의 제 2실시예에 따른 메모리 컨트롤러의 구성을 보여주는 도면이다. 제 2 실시예에 따른 메모리 컨트롤러는 타이머가 제외되고 테스트 레지스 터(340)가 추가되었다는 것을 제외하면 도 3의 제 1실시예에서의 그것과 동일하다.
도면에 도시된 바와 같이 테스트 레지스터(340)는 제어 로직(310)의 제어 하에서 데이터 핀(510)에 순차적으로 인가되는 데이터 비트들을 클럭 신호(SCLK)에 동기되어 임시적으로 저장한다.
상기 제어로직은 상기 데이터 핀(510)에 입력되는 데이터가 테스트 레지스터 셋 커맨드(Test Register Set Command, 여기서 테스트 레지스터 셋 커맨드는 데이터 핀을 통해 입력되는 데이터 비트들이 메모리의 테스트를 위한 것인지에 대한 정보와 테스트 종류에 대한 정보를 담고 있는 데이터 비트들이다.)인지 아닌지 여부를 판단하고, 테스트 레지스터 셋 커맨드로 판단되면 상기 테스트 레지스터(340)에 데이터 비트들을 저장한다.
제 2실시예에서는 테스트 레지스터(340)에 저장되는 데이터 비트들은 16비트의 데이터 비트들로 이루어진 것을 예로 들어 설명한다.
불휘발성 메모리의 테스트에는 다양한 종류의 테스트가 있으며, 테스트의 종류에 따라 테스트 레지스터 셋 커맨드의 비트값들 즉, 상기 테스트 레지스터(340)에 저장되는 데이터 비트들의 값이 달라진다. 예컨대 메인 셀 전류 측정 테스트의 경우 모든 데이터 비트들이 '1'의 논리레벨 값을 갖는다.
도 6은 본 발명의 제 2실시예에 따른 불휘발성 메모리의 테스트 동작을 설명하기 위한 도면이다.
도 6에서 볼 수 있는 바와 같이, 클럭(SLCK)이 하이레벨로 유지되는 동안 데 이터(SDAT)의 논리레벨이 변하면 시작(start)/정지(stop) 조건이 된다.
도 6에서 시작조건이 성립된 후 클럭(SCLK)에 동기되어 데이터(SDAT)가 입력된다. 앞서 설명한 바와 같이, 제 1구간에서 입력되는 데이터인 테스트 레지스터 셋 커맨드는 현재 데이터 핀을 통해 입력되는 데이터가 테스트 레지스터 셋 커맨드임을 나타내는 정보와 테스트 레지스터 셋 커맨드가 입력된 후 행해질 테스트의 종류에 대한 정보를 갖는다.
도 6에서는 메인 셀 전류 측정 테스트를 하는 경우를 보여준다. 상기 제 1구간에서 테스트 레지스터 셋 커맨드 입력이 완료되면 제어로직은 메인 셀 전류 측정 테스트에 대응하는 테스트 레지스터 비트들을 테스트 레지스터(340)에 저장한다. 상기 테스트 레지스터(340)는 저장된 정보를 불휘발성 메모리에 출력한다.
다시 시작조건이 성립되어 제 2구간에서의 데이터 입력이 시작된다.
제 2구간에서 데이터 핀을 통해 입력되는 메인 셀 전류 측정 커맨드에 따라 불휘발성 메모리에 대한 메인 셀 전류 측정 테스트가 시작된다.
특히, 제 2구간에서는 소정기간동안 클럭이 토글되지 않고 동일 레벨을 유지한다. 이는 프로그램, 소거, 그리고 독출 동작들에서 불휘발성 메모리의 충분한 신뢰성을 테스트하기 위한 것이다. 도 6에서 볼 수 있는 바와 같이 클럭이 토글되지 않고 동일 레벨을 유지하는 동안 테스트 신호(test signal)가 하이레벨로 천이되고, 이에 따라 제어신호(RD)가 하이레벨로 천이된다. 상기 제어신호(RD)가 하이레벨로 천이되어 하이레벨을 유지하는 동안 불휘발성 메모리에는 일정한 스트레스가 가해질 수 있다. 예컨대, 독출(read), 프로그램(program) 또는 소거(erase)를 위한 상태에서 테스트를 위하여 미리 정해진 전압이 클럭이 유지되는 일정기간 동안 지속적으로 가해진다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 내부의 타이머를 이용하여 프로그램 시간 및 소거 시간을 제어하므로, 외부 클럭의 변화에 영향을 받지 않고 항상 일정한 프로그램 시간 및 소거 시간을 갖도록 할 수 있다는 장점이 있다.
또한 본 발명에 의하면, 직렬 인터페이스 방식을 이용하여 마이크로 제어시스템에 내장되는 불휘발성 메모리에 다양한 테스트를 할 수 있다는 장점이 있다.

Claims (14)

  1. 데이터 정보를 저장하는 불휘발성 메모리;
    외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터;
    외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터;
    상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직;
    외부로부터 클럭을 입력받기 위한 클럭 핀;
    상기 클럭에 동기되어 상기 직렬데이터를 입력받기 위한 데이터 핀;
    시간을 측정하기 위한 타이머; 및
    상기 클럭 핀과 상기 데이터 핀으로부터 상기 클럭 및 상기 직렬데이터를 입력받을 것인지 여부를 선택하기 위한 선택핀을 포함하고,
    상기 선택핀은 상기 클럭 핀과 상기 데이터 핀으로부터 입력되는 신호들을 처리하기 위한 논리회로들을 리셋시키는 기능을 갖는 것을 특징으로 하는 마이크로 제어시스템.
  2. 제 1항에 있어서,
    상기 제어로직은 상기 데이터 레지스터 내의 데이터가 상기 메모리의 기입버퍼로 전송되게 하고, 상기 직렬데이터에 대한 프로그램 동작을 수행하도록 프로그램 인에이블 신호를 활성화시키며, 상기 프로그램 인에이블 신호의 활성화시간을 상기 타이머를 이용하여 제어하는 것을 특징으로 하는 마이크로 제어시스템.
  3. 제 1항 또는 제 2항에 있어서,
    상기 타이머는:
    상기 클럭을 발생시키는 오실레이터; 및
    상기 클럭을 카운트하는 카운터를 포함하는 것을 특징으로 하는 마이크로 제어시스템.
  4. 삭제
  5. 데이터 정보를 저장하는 불휘발성 메모리;
    외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터;
    외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터;
    상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직;
    외부로부터 클럭을 입력받기 위한 클럭 핀;
    상기 클럭에 동기되어 상기 직렬데이터를 입력받기 위한 데이터 핀; 및
    시간을 측정하기 위한 타이머를 포함하고,
    상기 제어로직은 상기 불휘발성 메모리의 메모리 셀들에 있는 데이터를 소거하기 위한 소거 인에이블 신호를 활성화시키며, 상기 소거 인에이블 신호의 활성화시간을 상기 타이머를 이용하여 제어하는 것을 특징으로 하는 마이크로 제어시스템.
  6. 제 5 항에 있어서,
    상기 타이머는:
    상기 클럭을 발생시키는 오실레이터; 및
    상기 클럭을 카운트하는 카운터를 포함하는 것을 특징으로 하는 마이크로 제어시스템.
  7. 데이터 정보를 저장하는 불휘발성 메모리;
    외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터;
    외부로부터 공급되는 테스트 데이터를 저장하는 테스트 레지스터;
    외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터;
    상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직;
    외부로부터 클럭을 입력받기 위한 클럭 핀;
    상기 클럭에 동기되어 상기 직렬데이터를 입력받기 위한 데이터 핀; 및
    상기 클럭 핀과 상기 데이터 핀으로부터 상기 클럭 및 상기 직렬데이터를 입력받을 것인지 여부를 선택하기 위한 선택핀을 포함하고,
    상기 선택핀은 상기 클럭 핀과 상기 데이터 핀으로부터 입력되는 신호들을 처리하기 위한 논리회로들을 리셋시키는 기능을 갖는 것을 특징으로 하는 마이크로 제어시스템.
  8. 제 7항에 있어서,
    상기 제어로직은 상기 데이터 핀을 통해 입력되는 데이터가 상기 테스트 데이터인지 여부를 판단하여, 상기 테스트 데이터로 판단되면 상기 테스트 레지스터에 저장하며,
    상기 테스터 레지스터는 상기 테스트 레지스터에 입력되는 상기 테스트 데이터를 상기 제어로직으로부터 인가되는 제어신호에 따라 상기 불휘발성 메모리에 공급하는 것을 특징으로 하는 마이크로 제어시스템.
  9. 삭제
  10. 불휘발성 메모리의 소거 방법에 있어서:
    상기 불휘발성 메모리는 메모리 셀 어레이, 제어로직 및 외부로부터 클럭 및 직렬데이터를 입력받을 것인지 여부를 선택하기 위한 선택핀을 포함하는 마이크로 제어시스템 내에 구현되고,
    상기 불휘발성 메모리의 소거 방법은,
    제 1 주파수를 갖는 클럭에 동기되어 소거명령 및 소거될 어드레스 데이터를 받아들이는 단계;
    소거에 필요한 고전압이 인가되는 단계;
    상기 제어로직에서 상기 불휘발성 메모리에 저장되어 있는 데이터를 소거하기 위한 소거 인에이블 신호를 활성화하는 단계;
    상기 소거 인에이블 신호가 활성화되는 시점 이후에 나타나는 상기 클럭의 상승에지/하강에지에서부터 상기 클럭을 일정기간 하이레벨/로우레벨로 유지하는 단계; 및
    상기 클럭이 하이레벨/로우레벨로 유지되는 기간이 경과되면 상기 클럭이 상기 제 1 주파수로 토글되며, 상기 소거 인에이블 신호가 비활성화되는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 불휘발성 메모리의 테스트 방법에 있어서:
    상기 불휘발성 메모리는 메모리 셀 어레이, 제어로직 및 외부로부터 클럭 및 직렬데이터를 입력받을 것인지 여부를 선택하기 위한 선택핀을 포함하는 마이크로 제어시스템 내에 구현되고,
    상기 불휘발성 메모리의 테스트 방법은,
    a) 상기 클럭에 동기되어 입력되는 테스트 종류에 대한 정보를 받아들이는 단계; 및
    b) 상기 정보에 따라 상기 불휘발성 메모리를 테스트하는 단계를 포함하고,
    상기 b)단계의 테스트 기간 중 소정기간 동안 상기 클럭은 토글되지 않고 동일 레벨을 유지하는 것을 특징으로 하는 방법.
  12. 데이터 정보를 저장하는 불휘발성 메모리;
    외부로부터 공급되는 어드레스를 저장하는 어드레스 레지스터;
    외부로부터 공급되는 직렬데이터를 저장하는 데이터 레지스터;
    외부로부터 클럭을 입력받기 위한 클럭 핀;
    상기 클럭에 동기되어 상기 직렬데이터를 입력받기 위한 데이터 핀;
    상기 데이터 핀으로부터 상기 직렬데이터에 포함되는 커맨드를 수신하고, 상기 불휘발성 메모리, 상기 어드레스 레지스터, 그리고 상기 데이터 레지스터를 제어하는 제어로직; 및
    상기 불휘발성 메모리의 프로그램 및 소거 시간을 측정하기 위한 타이머를 포함하고,
    상기 클럭의 에지에서 상기 직렬데이터의 논리 레벨에 따라 상기 커맨드, 상기 어드레스 또는 상기 데이터 정보에 대한 수신이 시작되거나 정지되는 것을 특징으로 하는 마이크로 제어시스템.
  13. 제 12 항에 있어서,
    상기 직렬데이터는 상기 불휘발성 메모리의 프로그램 및 소거 시간 동안 상기 클럭에 동기되어 수신되는 것을 특징으로 하는 마이크로 제어시스템.
  14. 제 12 항에 있어서,
    상기 직렬데이터의 시작 비트 또는 정지 비트에 따라 상기 커맨드, 상기 어드레스 또는 상기 데이터 정보에 대한 수신이 시작되거나 정지되는 것을 특징으로 하는 마이크로 제어시스템.
KR1020040000604A 2004-01-06 2004-01-06 불휘발성 메모리의 테스트 장치 및 방법 KR100966895B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040000604A KR100966895B1 (ko) 2004-01-06 2004-01-06 불휘발성 메모리의 테스트 장치 및 방법
US10/996,708 US7167411B2 (en) 2004-01-06 2004-11-24 Apparatus for testing a nonvolatile memory and a method thereof
US11/545,670 US7554879B2 (en) 2004-01-06 2006-10-10 Apparatus for testing a nonvolatile memory and a method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000604A KR100966895B1 (ko) 2004-01-06 2004-01-06 불휘발성 메모리의 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050072230A KR20050072230A (ko) 2005-07-11
KR100966895B1 true KR100966895B1 (ko) 2010-06-30

Family

ID=34709319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000604A KR100966895B1 (ko) 2004-01-06 2004-01-06 불휘발성 메모리의 테스트 장치 및 방법

Country Status (2)

Country Link
US (2) US7167411B2 (ko)
KR (1) KR100966895B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558131B2 (en) * 2006-05-18 2009-07-07 Micron Technology, Inc. NAND system with a data write frequency greater than a command-and-address-load frequency
TW200807424A (en) * 2006-07-25 2008-02-01 Fortune Semiconductor Corp Programming method of one-time programmable memory of integrated circuit
TWM305902U (en) * 2006-07-25 2007-02-01 Fortune Semiconductor Corp IC for facilitating to realize self-calibration, and its measuring device
KR100825779B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법
KR100830584B1 (ko) * 2006-11-21 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 스마트 카드
US7525856B2 (en) * 2007-04-04 2009-04-28 Atmel Corporation Apparatus and method to manage external voltage for semiconductor memory testing with serial interface
US7916557B2 (en) * 2007-04-25 2011-03-29 Micron Technology, Inc. NAND interface
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8145925B2 (en) * 2007-12-21 2012-03-27 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
KR20100094241A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 예비 블록을 포함하지 않는 불휘발성 메모리 장치
KR20120028484A (ko) * 2010-09-15 2012-03-23 삼성전자주식회사 모바일 기기에 채용하기 적합한 복합형 반도체 장치
KR101774471B1 (ko) 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR101925384B1 (ko) * 2011-05-17 2019-02-28 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
KR101366040B1 (ko) 2012-03-30 2014-02-26 삼성전기주식회사 가변 ＷｉＦｉ송신파워를 갖는 휴대용 라우팅 장치 및 그 전력소모 감축 방법
US8769354B2 (en) 2012-06-28 2014-07-01 Ememory Technology Inc. Memory architecture and associated serial direct access circuit
EP2693441B8 (en) * 2012-07-31 2015-03-11 eMemory Technology Inc. Memory architecture and associated serial direct access circuit
KR102572610B1 (ko) * 2016-05-17 2023-09-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
TWI662553B (zh) * 2018-08-27 2019-06-11 群聯電子股份有限公司 記憶體測試方法與記憶體測試系統
US11335426B2 (en) * 2020-10-16 2022-05-17 Micron Technology, Inc. Targeted test fail injection
US11193504B1 (en) 2020-11-24 2021-12-07 Aquastar Pool Products, Inc. Centrifugal pump having a housing and a volute casing wherein the volute casing has a tear-drop shaped inner wall defined by a circular body region and a converging apex with the inner wall comprising a blocker below at least one perimeter end of one diffuser blade
CN113225232B (zh) * 2021-05-12 2022-06-10 中国第一汽车股份有限公司 硬件测试方法、装置、计算机设备及存储介质
CN114646242B (zh) * 2022-03-28 2023-06-30 上海芯飏科技有限公司 用于电子雷管芯片的高可靠存储系统、方法、介质及设备
CN117931702B (zh) * 2024-03-20 2024-06-07 中国科学院国家空间科学中心 一种系统级芯片的片外系统和应用程序固化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113688A (ja) * 1998-10-08 2000-04-21 Sanyo Electric Co Ltd 不揮発性メモリ及び不揮発性メモリの消去及び書き込み方法
US6459614B1 (en) * 1995-01-31 2002-10-01 Hitachi, Ltd. Non-volatile memory device and refreshing method
KR100385228B1 (ko) * 2001-04-18 2003-05-27 삼성전자주식회사 불휘발성 메모리를 프로그램하는 방법 및 장치
US6684356B2 (en) * 1995-10-06 2004-01-27 Micron Technology, Inc. Self-test ram using external synchronous clock

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3023238B2 (ja) * 1992-04-09 2000-03-21 株式会社東芝 パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
US6732304B1 (en) * 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP2002269065A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
JP4762435B2 (ja) * 2001-05-09 2011-08-31 富士通セミコンダクター株式会社 内部カウンタを複数備えた不揮発性半導体記憶装置
EP1388788B1 (en) * 2002-08-08 2006-11-22 STMicroelectronics S.r.l. Built-in self test circuit for integrated circuits
JP3875621B2 (ja) * 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459614B1 (en) * 1995-01-31 2002-10-01 Hitachi, Ltd. Non-volatile memory device and refreshing method
US6684356B2 (en) * 1995-10-06 2004-01-27 Micron Technology, Inc. Self-test ram using external synchronous clock
JP2000113688A (ja) * 1998-10-08 2000-04-21 Sanyo Electric Co Ltd 不揮発性メモリ及び不揮発性メモリの消去及び書き込み方法
KR100385228B1 (ko) * 2001-04-18 2003-05-27 삼성전자주식회사 불휘발성 메모리를 프로그램하는 방법 및 장치

Also Published As

Publication number Publication date
KR20050072230A (ko) 2005-07-11
US20070030755A1 (en) 2007-02-08
US7554879B2 (en) 2009-06-30
US7167411B2 (en) 2007-01-23
US20050146981A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100966895B1 (ko) 불휘발성 메모리의 테스트 장치 및 방법
US7251190B2 (en) Non-volatile semiconductor memory device
KR100273179B1 (ko) 비휘발성 메모리 회로의 메모리 셀 검증 수행 방법 및 장치
US7599236B2 (en) In-circuit Vt distribution bit counter for non-volatile memory devices
US5581510A (en) Method of testing flash memory
US20030151955A1 (en) Semiconductor memory device including page latch circuit
US6981188B2 (en) Non-volatile memory device with self test
KR20010069992A (ko) 감지 시간 제어 장치 및 방법
US9214232B2 (en) Methods and apparatuses for calibrating data sampling points
KR100385228B1 (ko) 불휘발성 메모리를 프로그램하는 방법 및 장치
US5751944A (en) Non-volatile memory system having automatic cycling test function
US5651128A (en) Programmable integrated circuit memory comprising emulation means
KR20220019798A (ko) 제한된 수의 테스트 핀들을 이용하는 메모리 디바이스를 테스트하는 방법 및 이를 이용하는 메모리 디바이스
KR102019567B1 (ko) 반도체 기억장치 및 이의 동작 설정 방법
KR102547449B1 (ko) 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로
US7092303B2 (en) Dynamic memory and method for testing a dynamic memory
US6898538B2 (en) Method and system for the adjustment of an internal timing signal or a corresponding reference in an integrated circuit, and corresponding integrated circuit
US6525961B2 (en) Method and circuit for programming a multilevel non-volatile memory
US7451368B2 (en) Semiconductor device and method for testing semiconductor device
JP2009032313A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のテスト方法
US6981107B2 (en) Fast programming method for nonvolatile memories, in particular flash memories, and relative memory architecture
KR100560800B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 속도 개선 방법
US6292914B1 (en) Semiconductor memory capable of verifying stored data
JP2006004496A (ja) 半導体記憶装置
JP2002298590A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 10