KR102547449B1 - 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 - Google Patents

실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 Download PDF

Info

Publication number
KR102547449B1
KR102547449B1 KR1020160026582A KR20160026582A KR102547449B1 KR 102547449 B1 KR102547449 B1 KR 102547449B1 KR 1020160026582 A KR1020160026582 A KR 1020160026582A KR 20160026582 A KR20160026582 A KR 20160026582A KR 102547449 B1 KR102547449 B1 KR 102547449B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
data
duration
data frame
time reference
Prior art date
Application number
KR1020160026582A
Other languages
English (en)
Other versions
KR20160108245A (ko
Inventor
시릴 램버트
세바스티엔 바이욘
알렉산드르 크로그웨닉
Original Assignee
스타칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스타칩 filed Critical 스타칩
Publication of KR20160108245A publication Critical patent/KR20160108245A/ko
Application granted granted Critical
Publication of KR102547449B1 publication Critical patent/KR102547449B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 실리콘 웨이퍼 상의 집적 회로에 관한 테스터에 관한 것으로, 상기 테스터는 집적 회로를 테스트하기 위한 입/출력 연결을 포함하고,
- 입/출력 연결을 거쳐 집적 회로에 데이터 프레임을 전송하기 위한 수단(E71)으로서, 상기 데이터 프레임은 상기 데이터 프레임에 포함된 데이터에 관한 시간 기준, 시간 기준을 검증하기 위한 필드, 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함하는, 상기 수단(E71)과,
- 입/출력 연결을 거쳐 데이터 프레임을 수신하기 위한 수단(E74)으로서, 수신한 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는, 상기 수단(E74)을 포함하는 것을 특징으로 한다.

Description

실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로{TESTER FOR INTEGRATED CIRCUITS ON A SILICON WAFER AND INTEGRATED CIRCUIT}
본 발명은 실리콘 웨이퍼 상에 배치된 집적 회로를 테스트하기 위한 방법 및 장치에 관한 것이다.
집적 회로는 실리콘 웨이퍼 상에서 제작된다. 실리콘 웨이퍼는 보통 수천개인 다수의 집적 회로를 포함한다. 집적 회로를 테스트하기 위해 사용된 테스터는 증가될 수 없는 실리콘 웨이퍼와의 제한된 개수의 입/출력(input/output) 연결을 포함한다.
실리콘 웨이퍼 상의 모든 집적 회로를 테스트하기 위해서, 테스터는 집적 회로와의 전기적 접속을 확립하도록, 프로브 카드(probe card)를 통해, 여러 번 집적 회로의 직사각형 영역과 접촉하게 된다. 실리콘 웨이퍼를 테스트하기 위해 소비되는 시간을 줄이기 위해, 여러 집적 회로가 동시에 테스트된다.
나란히 테스트되는 집적 회로의 개수가 많을수록, 실리콘 웨이퍼를 테스트하기 위해 필요한 시간이 더 짧아진다. 집적 회로를 테스트하기 위해 사용된 테스트 프로브의 개수가 더 많을수록 나란히 테스트된 집적 회로의 개수가 더 작아지는데, 이는 테스터의 테스트 프로브와 입/출력 연결의 개수에 의해 강제된 제한 때문이다.
또한, 실리콘 웨이퍼 상의 집적 회로는 내부 클록을 가지고, 그러한 내부 클록의 주파수는 집적 회로마다 상당히 다르다. 그 결과는 집적 회로를 테스트하는 데 있어서 무시할 수 없는 어려움을 가져온다.
본 발명의 목적은 테스터에 알려져 있지 않은 내부 클록 주파수로 집적 회로를 테스트하기 위해 하나의 입/출력 연결만이 필요한 테스트 방법 및 장치를 제안함으로써, 종래 기술의 결점을 해결하는 것이다.
이를 위해, 제1 양태에 따르면 본 발명은 실리콘 웨이퍼 상에 존재하는 집적 회로에 관한 테스터를 제안하고, 그러한 테스터는 집적 회로를 테스트하기 위한 입/출력 연결을 포함하며,
- 입/출력 연결을 거쳐 집적 회로에 데이터 프레임을 전송하기 위한 수단으로서, 상기 데이터 프레임은 상기 데이터 프레임에 포함된 데이터에 관한 시간 기준, 시간 기준을 검증하기 위한 필드, 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함하는, 상기 수단과,
- 입/출력 연결을 거쳐 데이터 프레임을 수신하기 위한 수단으로서, 수신한 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는, 상기 수단을 포함하는 것을 특징으로 한다.
본 발명은 또한 테스터를 통해, 실리콘 웨이퍼 상에 존재하는 집적 회로를 테스트하기 위한 방법에 관한 것으로, 이러한 테스터는 집적 회로를 테스트하기 위한 입/출력 연결을 포함하고, 이러한 방법은
- 입/출력 연결을 거쳐 집적 회로에 데이터 프레임을 전송하는 단계로서, 상기 데이터 프레임은 상기 데이터 프레임에 포함된 데이터에 관한 시간 기준, 시간 기준을 검증하기 위한 필드, 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함하는, 전송 단계,
- 입/출력 연결을 거쳐 데이터 프레임을 수신하는 단계로서, 수신한 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는, 수신하는 단계를 포함하는 것을 특징으로 한다.
그러므로 집적 회로를 테스트하기 위한 집적 회로로의 전원(power supply) 연결 외에, 하나의 입/출력 연결만을 사용함으로써, 나란히 테스트되는 집적 회로의 개수가 증가한다. 심지어 집적 회로의 내부 클록이 테스터에 알려져 있지 않더라도 실리콘 웨이퍼 상의 집적 회로를 테스트하기 위해 소비된 시간은 감소되고, 집적 회로를 만드는 비용이 감소된다.
송신된 데이터 프레임에 시간 기준을 삽입함으로써, 집적 회로가 수신한 데이터와 직접 회로 자신을 동기화시키고 동일하게 처리할 수 있다. 그러면 집적 회로와 테스터에 공통인 클록을 송신하는 것에만 이용되는 연결을 가지는 것이 더 이상 필요하지 않게 된다.
수신한 데이터 프레임에서의 데이터가 시간 기준의 배수인 지속 시간을 가지기 때문에, 집적 회로에 의해 송신된 신호의 상승 엣지와 하강 엣지와 같은 제약이 더 적다. 예컨대 전자 소자의 사이즈와 같이, 전류를 공급하기 위한 용량 측면에서의 전자 소자의 특징은 감소될 수 있다. 그러므로 집적 회로의 비용 또한 감소된다.
본 발명의 특별한 일 실시예에 따르면, 집적 회로에 전송된 데이터 프레임에서의 각각의 데이터 항목(item)은 로직 하이(logic high)와 로 레벨(low level)로 나타내어진다.
그러므로 집적 회로는 데이터를 수신하는 동안 계속해서 동기화할 수 있다.
본 발명의 특별한 일 실시예에 따르면, 집적 회로에 전송된 데이터 프레임 또한 집적 회로 테스트 커맨드와 연관된 값을 포함한다.
그러므로 테스터는 집적 회로를 테스트하기 위한 특정 파라미터를 변화시킬 수 있다.
본 발명의 특별한 일 실시예에 따르면, 집적 회로 테스트 커맨드는 집적 회로에서 아날로그 또는 주파수 또는 디지털 값을 조정하기 위한 커맨드이다.
그러므로 집적 회로를 테스트하기 위해 하나의 입/출력 연결이 사용되고, 나란히 테스트되는 집적 회로의 개수가 증가한다.
본 발명의 특별한 일 실시예에 따르면, 커맨드는 데이터 프레임 다음의 시간 윈도우(time window)에서 아날로그 신호를 송신 또는 수신하기 위한 커맨드이고, 테스터는 데이터 프레임 다음의 시간 윈도우에서 아날로그 신호를 송신 또는 수신하기 위한 수단을 포함한다.
그러므로 집적 회로를 테스트하기 위해 하나의 입/출력 연결이 사용되고, 나란히 테스트된 집적 회로의 개수가 증가한다.
본 발명의 특별한 일 실시예에 따르면, 커맨드는 집적 회로의 내부 클록을 조정하기 위한 커맨드 또는 집적 회로의 메모리에서 데이터 항목을 기입 또는 삭제하기 위해 전압을 조정하기 위한 커맨드이다.
그러므로 사양(specification)의 기준에 따라 집적 회로가 기능을 하기 위해 필요한 모든 조정이 이루어질 수 있다.
본 발명은 또한 집적 회로에 관한 것으로, 이러한 집적 회로는 그러한 집적 회로를 테스트하기 위한 입/출력 연결을 포함하고,
- 입/출력 연결을 거쳐 데이터 프레임을 수신하기 위한 수단으로서, 그러한 데이터 프레임에서의 데이터는 데이터 프레임에 포함된 데이터에 관한 시간 기준, 시간 기준을 검증하기 위한 필드, 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함하는 수단과,
- 입/출력 연결을 거쳐 데이터 프레임을 전송하기 위한 수단으로서, 전송된 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는 수단을 포함하는 것을 특징으로 한다.
본 발명은 또한 집적 회로를 테스트하기 위한 입/출력 연결을 포함하는 집적 회로를 테스트하기 위한 방법에 관한 것으로, 이러한 방법은 집적 회로에 의해 수행된 다음 단계들, 즉
- 입/출력 연결을 거쳐 데이터 프레임을 수신하는 단계로서, 그러한 데이터 프레임은 데이터 프레임에 포함된 데이터에 관한 시간 기준, 시간 기준에 관한 검증 필드, 및 집적 회로를 테스트하기 위한 적어도 하나의 커맨드를 포함하는 데이터 필드를 포함하는, 수신하는 단계와,
입/출력 연결을 거쳐 데이터 프레임을 전송하는 단계로서, 전송된 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는, 전송 단계를 포함하는 것을 특징으로 한다.
그러므로 전송된 데이터 프레임에서의 시간 기준에 대해 동기화함으로써, 집적 회로가 수신한 데이터를 처리할 수 있다.
또한, 기술적 능력에 의해 제한되는 프로브 카드에서의 프로브의 개수를 최대로 하여 나란히 테스트되는 칩의 개수를 증가시킴으로써 테스트의 비용을 감소시킨다. 본 발명은 최대 가능한 한도까지 프로브 카드의 사용을 최적화하는 것을 가능하게 한다.
또한, 심지어 집적 회로의 내부 클록의 주파수가 테스터에 알려져 있지 않은 경우에도 집적 회로를 만드는 비용은 감소된다.
보내진 데이터 프레임에서의 데이터가 시간 기준의 배수인 지속 시간을 가지기 때문에, 집적 회로에 의해 송신된 신호의 상승 엣지와 하강 엣지와 같은 제약은 더 적다. 예컨대, 전류를 공급하는 능력 측면에서 전자 소자의 특징은 이들 전자 소자의 사이즈와 마찬가지로 감소될 수 있다. 그러므로 집적 회로의 비용 또한 감소된다.
본 발명의 특별한 일 실시예에 따르면, 수신한 데이터 프레임은 집적 회로를 테스트하기 위한 커맨드와 연관된 값을 또한 포함한다.
그러므로 집적 회로를 테스트하기 위해 필요한 다양한 값은 그 내부에 저장될 필요가 없다. 그로 인해 집적 회로의 사이즈가 감소된다.
본 발명의 특별한 일 실시예에 따르면, 집적 회로를 테스트하기 위한 커맨드는 집적 회로에서 아날로그 또는 주파수 또는 디지털 값을 조정하기 위한 커맨드이다.
그러므로 집적 회로를 테스트하기 위해서는 하나의 입/출력 연결이 사용되고, 나란히 테스트된 집적 회로의 개수가 증가한다.
본 발명의 특별한 일 실시예에 따르면, 커맨드는 데이터 프레임 다음의 시간 윈도우에서 아날로그 신호를 송신 또는 수신하기 위한 커맨드이고, 집적 회로는 데이터 프레임 다음의 시간 윈도우에서 아날로그 신호를 송신 또는 수신하기 위한 수단을 포함한다.
그러므로 집적 회로를 테스트하기 위해 하나의 입/출력 연결이 사용되고, 나란히 테스트된 집적 회로의 개수가 증가한다.
본 발명의 특별한 일 실시예에 따르면, 커맨드는 집적 회로의 내부 클록을 조정하기 위한 커맨드이다.
그러므로 집적 회로의 내부 클록의 주파수는 사양의 기준에 대응하는 값으로 조정될 수 있다.
본 발명의 특별한 일 실시예에 따르면, 커맨드는 집적 회로의 플래시메모리에서 데이터 항목을 기입 또는 삭제하기 위해 전압을 조정하기 위한 커맨드이다.
그러므로 사양의 기준에 따라 집적 회로가 기능을 하는데 필요한 모든 조정이 실행될 수 있다.
본 발명의 특별한 일 실시예에 따르면, 기입 또는 삭제 전압을 조정하기 위한 커맨드가 수신될 때, 집적 회로는 기입 또는 삭제 전압을 조정하기 위한 상태 기계(state machine)를 통해 집적 회로의 메모리에서의 판독 수단을 제어한다.
그러므로 집적 회로는 데이터를 테스터와 교환하지 않고서 자체적으로 파라미터를 조정할 수 있다. 그러므로 테스트 시간은 감소한다.
본 발명은 또한 정보 캐리어(carrier)에 저장된 컴퓨터 프로그램에 관한 것으로, 상기 프로그램은 그것이 컴퓨터 시스템에 로드되고 그러한 컴퓨터 시스템에 의해 실행될 때, 앞서 설명된 방법을 구현하기 위한 명령어를 포함한다.
위에서 언급된 본 발명의 특징이 다른 것과 함께, 이어지는 실시예의 설명을 읽음으로써 좀 더 명확히 드러나게 되고, 이러한 설명은 첨부 도면에 관련해서 주어진다.
도 1은 실리콘 웨이퍼 상의 집적 회로를 시험하기 위한 시스템을 도시하는 도면.
도 2는 본 발명에 따른 시험 장치의 아키텍처를 도시하는 도면.
도 3은 본 발명에 따른 시험 장치의 아키텍처를 도시하는 도면.
도 4는 집적 회로를 위해 의도된 테스터에 의해 보내진 데이터 프레임의 일 예를 도시하는 도면.
도 5는 테스터를 위해 의도된 집적 회로에 의해 보내진 데이터 프레임의 일 예를 도시하는 도면.
도 6은 도 4를 참조하여 묘사된 것과 같은 데이터 프레임에 포함된 커맨드의 예들을 도시하는 도면.
도 7은 본 발명에 따른 테스터에 의해 실행된 테스트 알고리즘을 도시하는 도면.
도 8은 본 발명에 따른 집적 회로에 의해 실행된 테스트 알고리즘을 도시하는 도면.
도 9는 플래시 메모리의 프로그래밍 또는 삭제 전압을 조정하기 위핸 커맨드의 수신시 집적 회로에 의해 실행된 알고리즘을 도시하는 도면.
도 1은 실리콘 웨이퍼 상의 집적 회로를 시험하기 위한 시스템을 도시한다.
도 1에서, 테스터(Te)는 나란히 테스트되는 집적 회로의 그룹의 직사각형 구역(zone)과 접촉하게 되는 복수의 프로브 카드(probe card)를 사용하는 실리콘 웨이퍼(DUT)의 집적 회로(CI)를 테스트한다.
테스터(Te)는 예컨대 하나 이상의 프로브 카드를 제어하는 컴퓨터이다. 테스터(Te)는 집적 회로가 사양에 따르는지를 테스트하고, 집적 회로의 파라미터가 조정되게 할 수 있다.
본 발명에 따르면, 각각의 집적 회로는 도 1의 검은색 정사각형(square)에 의해 도시된 단일 접촉 구역을 가지고, 이는 집적 회로를 테스트하기 위해 사용된다. 집적 회로의 전원 프로브 외에, 집적 회로를 테스트하기 위해 단일 프로브가 테스터(Te)에 의해 사용된다. 프로브가 접촉 구역과 접촉할 때, 본 발명에 따라 입력/출력 연결이 이루어진다.
도 1에서는 프로브(Cap1 내지 Cap3)를 포함하는 프로브 카드에 의해, 3개의 집적 회로가 나란히 테스트된다. 물론, 더 많은 개수의 집적 회로가 나란히 테스트되고, 도 1에서의 예는 단지 실제 상태를 간략화한 것이다.
마찬가지로, 단순화의 이유로 도 1에는 7개의 집적 회로만이 도시되어 있다. 물론, 더 많은 개수의 집적 회로가 실리콘 웨이퍼(DUT) 상에 존재한다.
각각의 집적 회로는 그것 자체의 내부 클록을 가지고, 그러한 내부 클록의 주파수는 집적 회로마다 다르며, 테스터(Te)의 주파수와 다르다.
본 발명에 따른 단일 접촉 구역의 사용은, 테스터(Te) 사이의 통신을 위한 프로토콜로 인해 가능하고, 각각의 집적 회로(CI)는 테스트의 유형 또는 실행되어야 할 테스트의 조정을 테스터(Te)가 표시할 수 있고, 집적 회로(CI)가 이를 이해하도록 테스트된다. 집적 회로(CI)와 테스터(Te) 사이의 정보 교환에도 동일한 내용이 적용된다.
집적 회로의 테스트시, 디지털 신호와 아날로그 신호 모두가 집적 회로(CI)와 테스터(Te) 사이에서 교환된다. 예컨대, 집적 회로(CI)의 플래시 메모리의 파라미터를 조정하는 것과 그러한 플래시 메모리에 관한 특정(certain) 테스트 모드를 선택하는 것은 전압 및/또는 전류를 측정하는 것을 가능하게 한다. 집적 회로(CI)를 테스트하기 위한 본 발명에 따른 단일 접촉 구역의 사용은, 이러한 제약을 고려한다.
본 발명에 따르면, 테스터(Te)는
- 입/출력 연결을 거쳐 집적 회로에 데이터 프레임을 전송하기 위한 수단으로서, 상기 데이터 프레임은 데이터 프레임에 포함된 데이터에 관한 시간 기준, 그러한 시간 기준을 검증하기 위한 필드, 및 집적 회로를 테스트하기 위해 적어도 하나의 커맨드를 포함하는 데이터 필드를 포함하는, 전송 수단과,
- 입/출력 연결을 거쳐 데이터 프레임을 수신하기 위한 수단으로서, 수신된 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는, 수신 수단을 포함한다.
각각의 집적 회로는
- 입/출력 연결을 거쳐 데이터 프레임을 수신하기 위한 수단으로서, 상기 데이터 프레임은 데이터 프레임에 포함된 데이터에 관한 시간 기준, 그러한 시간 기준을 검증하기 위한 필드, 및 집적 회로를 테스트하기 위해 적어도 하나의 커맨드를 포함하는 데이터 필드를 포함하는, 수신 수단과,
- 입/출력 연결을 거쳐 데이터 프레임을 전송하기 위한 수단으로서, 전송된 데이터 프레임에서의 데이터는 시간 기준의 배수인 지속 시간을 가지는, 전송 수단을 포함한다.
도 2는 본 발명에 따른 테스트 장치 또는 테스터의 아키텍처를 도시한다.
테스터(Te)는
- 프로세서, 마이크로프로세서 또는 마이크로컨트롤러(200);
- 휘발성 메모리(203);
- ROM 메모리(202);
- 적어도 하나의 프로브 카드를 포함하는 인터페이스(205);
- 프로세서(200)를 ROM 메모리(202), RAM 메모리(203), 및 인터페이스(205)에 연결하는 통신 버스(201)를 포함한다.
프로세서(200)는 ROM 메모리(202), 외부 메모리(미도시) 또는 저장 매체로부터 휘발성 메모리(203)로 로드된 명령어를 실행할 수 있다. 테스터(Te)에 전원이 들어오면, 프로세서(200)는 휘발성 메모리(203)로부터의 명령어를 판독하고 그러한 명령어를 실행할 수 있다. 이들 명령어는 프로세서(200)가 도 7에 관련하여 설명된 방법의 전부 또는 일부를 구현하게 하는 컴퓨터 프로그램을 형성한다.
도 7에 관련하여 설명된 방법의 전부 또는 일부는 DSP(Digital Signal Processor) 또는 마이크로컨트롤러와 같은 프로그래밍 가능한 기계에 의한 명령어의 세트를 실행함으로써 소프트웨어 형태로 구현되거나, FPGA(Field Programmable Gate Array) 또는 ASIC(Application-Specific Integrated Circuit)과 같은 전용 컴포넌트 또는 기계에 의한 하드웨어 형태로 구현될 수 있다.
도 3은 본 발명에 따른 실리콘 웨이퍼 상의 집적 회로 아키텍처를 도시한다.
집적 회로(Te)는
- 프로세서, 마이크로프로세서 또는 마이크로컨트롤러(300);
- 휘발성 메모리(303);
- ROM 메모리(302);
- 플래시 메모리(304);
- 프로브 카드가 프로브와 접촉하기 위한 접촉 구역(zone)을 포함하는 인터페이스(305);
- 프로세서(300)를 ROM 메모리(302), RAM 메모리(303), 플래시 메모리(304), 및 인터페이스(305)에 연결하는 통신 버스(301)를 포함한다.
프로세서(300)는 ROM 메모리(302)로부터 휘발성 메모리(303)로 로드된 명령어를 실행할 수 있다. 집적 회로(CI)에 전원이 들어오면, 프로세서(300)는 휘발성 메모리(303)로부터의 명령어를 판독하고 그러한 명령어를 실행할 수 있다. 이들 명령어는 프로세서(300)가 도 8과 도 9에 관련하여 설명된 방법의 전부 또는 일부를 구현하게 하는 컴퓨터 프로그램을 형성한다.
도 8과 도 9에 관련하여 설명된 방법의 전부 또는 일부는 DSP(Digital Signal Processor) 또는 마이크로컨트롤러와 같은 프로그래밍 가능한 기계에 의한 명령어의 세트를 실행함으로써 소프트웨어 형태로 구현될 수 있거나, 기계 또는 전용 컴포넌트에 의해 하드웨어 형태로 구현될 수 있다.
도 4는 테스터에 의해 집적 회로에 보내진 데이터 프레임의 예를 도시한다.
테스터(Te)에 의해 집적 회로(CI)에 보내진 데이터 프레임은 시간 기준(40), 시간 기준을 검증하기 위한 필드(41), 데이터(42), 및 프레임(43)의 끝(end)으로 쪼개진다.
테스터(Te)는 집적 회로(CI)에 커맨드를 보내고, 보내진 커맨드에 대한 응답을 선택적으로 수신한다.
사용된 프로토콜에 따라, 적어도 테스터(Te)에 의해 보내진 프레임의 각 시작(start)에 대한 자율 교정(self-calibration)이 행해진다. 시간 기준(40)은 테스터(Te)의 주파수에 의해 결정된 지속 시간을 가진다. 기준(40)은 예컨대 로직 하이 레벨에 대응하고, 그 지속 시간은 예컨대 테스터(Te)의 클록의 3개의 클록 주기와 같다. 3개의 클록 주기의 지속 시간은 테스터(Te)의 클록과 동기화시키기 위해 집적 회로(IC)에 의해 사용된다.
시간 기준을 검증하기 위한 필드(41)는 로직 로(low) 레벨에 대응하고, 그 지속 시간은 예컨대 시간 기준(40)의 지속 시간의 소정의 정수배와 같다. 예컨대, 검증 필드는 시간 기준(40)의 지속 시간의 8배와 같은 지속 시간을 가진다.
시간 기준을 검증하기 위한 필드(41)는 데이터 프레임을 수신하는 집적 회로(CI)가 시간 기준이 실제로 프레임의 시작에 대응하는지 여부를 체크할 수 있게 한다. 시간 기준을 검증하기 위한 필드(41)가 시간 기준(40)의 지속 시간의 소정의 배수와 같지 않다면, 시간 기준(40)은 표유 펄스(stray pulse)이다. 시간 기준을 검증하기 위한 필드(41)가 시간 기준(40)의 지속 시간의 소정의 배수와 같다면, 프레임이 실제로 수신된다.
데이터 필드(42)는 보내진 커맨드에 관한 필수적인 데이터를 담고 있다.
커맨드의 예가 도 6을 참조하여 주어진다.
데이터 필드(42)는 2진수인 "0"과 "1"이 연속된 것을 포함한다.
예컨대, 필드(44)에서의 2진수 "1"은 하이(high) 레벨에서 테스터(Te)의 클록의 2개의 클록 주기에 대응하고, 이러한 2개의 클록 주기 다음에는 로(low) 레벨에서 테스터(Te)의 클록의 1개의 클록 주기가 이어진다.
예컨대, 필드(45)에서의 2진수 "0"은 하이 레벨에서 테스터(Te)의 클록의 1개의 클록 주기에 대응하고, 이러한 1개의 클록 주기 다음에는 로 레벨에서 테스터(Te)의 클록의 2개의 클록 주기가 이어진다.
이 예에 따르면, 집적 회로(CI)는 데이터를 수신하는 동안 테스터(Te)의 클록에 계속해서 동기화할 수 있다.
일 변형예에서, 2진수 "1"은 하이 레벨에서의 테스터(Te)의 클록의 3개의 클록 주기에 대응하고, 2진수 "0"은 로 레벨에서 테스터(Te)의 클록의 3개의 클록 주기에 대응한다.
프레임(43)의 끝은 하이 레벨에서 테스터(Te)의 클록의 2개의 클록 주기에 대응하고, 이러한 2개의 클록 주기 다음에는 로 레벨에서 테스터(Te)의 클록의 1개의 클록 주기가 이어진다.
프레임(43)의 끝 다음에는, 46으로 표시된 기간 동안 아날로그 전압이 선택적으로 송신 또는 수신될 수 있다. 이러한 아날로그 전압은 집적 회로(CI) 또는 테스터(Te)에 의해 전달된다. 이러한 아날로그 전압은, 예컨대 데이터 필드에 존재하는 커맨드를 통해 테스터(Te)에 의해 공급된 전압이거나 데이터 필드에 존재하는 커맨드를 통해 테스터(Te)에 의해 요청된 전압이다.
기간(46)은 또한 시간 기준일 수 있다.
도 5는 집적 회로에 의해 테스터에 보내진 데이터 프레임의 예를 도시한다.
프레임(43)의 끝을 수신하자마자, 집적 회로(CI)는 필요하다면 도 4를 참조하여 설명된 것과 같은 프레임에 응답한다.
도 5는 도 4를 참조하여 설명된 프레임의 디지털 응답에 관한 프레임(43)의 끝, 프레임의 시작(50), 및 데이터 필드(51)를 도시한다.
프레임은 프레임의 시작(50)을 포함한다. 프레임(50)은 3개의 2진수(52 내지 54)를 포함한다.
집적 회로(CI)에 의해 사용된 클록은 도 4를 참조하여 설명된 것과 같은 프레임의 부트(boot) 필드(40)의 지속 시간의 정수배이고, 부트 필드(40)의 지속 시간의 2배 이상이다.
예컨대, 배수는 2의 배수, 바람직하게는 8과 같다.
이는 집적 회로(CI)가 가능한 작은 실리콘 표면을 가져야 하기 때문에, 테스터(Te)에 데이터 프레임을 전달하는 출력 단(stage)이 테스터(Te)의 출력 단보다 훨씬 낮은 전류 공급의 측면에서의 사양을 가지기 때문이다. 부트 필드(400)의 지속 시간의 배수를 사용함으로써, 출력 전류에 관련된 제한에 관한 임의의 문제점이 해결된다. 또한, 집적 회로의 내부 주파수에서의 불균형(disparity) 때문에, 모든 기능성 집적 회로가 적절한 속도로 응답할 수 있도록, 집적 회로(CI)의 프레임 전송을 위한 2진 정보의 항목의 지속 시간이 선택된다.
2진수(52)는 로 레벨 "0"에 있고 부트 필드(40)의 지속 시간의 8배의 지속 시간을 가진다.
2진수(52)는 하이 레벨 "1"에 있고 부트 필드(40)의 지속 시간의 8배의 지속 시간을 가진다.
2진수(53)는 로 레벨 "0"에 있고 부트 필드(40)의 지속 시간의 8배의 지속 시간을 가진다.
데이터 필드(51)는 하나 이상의 2진수를 포함한다.
도 5의 예에서, 데이터 필드는 2진수 55와 56을 포함한다.
2진수(55)는 로 레벨 "0"에 있고 부트 필드(40)의 지속 시간의 8배의 지속 시간을 가진다.
2진수(56)는 하이 레벨 "1"에 있고 부트 필드(40)의 지속 시간의 8배의 지속 시간을 가진다.
집적 회로(CI)에 의해 보내진 프레임은 프레임 구분 문자(delimiter)의 끝을 포함하지 않는다. 이는 테스터(Te)가 응답이 필수적인지 여부를 알고, 만약 그렇다면 비트의 수를 알기 때문에 유용하지 않다.
도 6은 도 4를 참조하여 설명된 것과 같은 프레임에 포함된 커맨드의 예를 도시한다.
도 6에서의 표는 3개의 열을 포함하고, 제1 열은 커맨드의 유형을 표시한다. 커맨드의 유형은 소정의 2진 워드의 형태로 도 4를 참조하여 설명된 것과 같은 프레임의 데이터 필드(42)에 포함된다.
제2 열은 데이터 필드(42)에 포함되는 데이터를 표시한다.
제3 열은 도 5를 참조하여 또는 도 6에서 46으로 나타낸 기간 동안 설명된 바와 같은 응답이 집적 회로(CI)에 의해 송신되어야 하는지 여부를 표시한다. 이러한 응답은 커맨드의 유형에 따라 디지털, 아날로그 또는 주파수이다.
데이터-기입 커맨드의 경우, 데이터 필드(42)가 데이터 항목의 값과 함께 데이터 항목이 기입될 어드레스를 포함한다. 어떠한 프레임도 응답으로 송신되지 않는다.
데이터-판독 커맨드의 경우, 데이터 필드(42)가 도 5의 데이터 필드(51)에서 데이터 항목이 판독되고 되돌려져야 하는 어드레스를 포함한다.
도 5를 참조하여 수신된 것과 같은 프레임이 응답시 송신되어야 한다. 프레임의 필드(41)는 판독된 데이터 항목의 값을 포함한다.
아날로그 전압 조정 커맨드의 경우, 데이터 필드(42)는 예컨대 프로그래밍 또는 삭제 전압과 같은 이루어져야 할 조정의 유형을 포함한다. 어떠한 프레임도 응답시 송신되지 않는다.
아날로그 전압 조정 커맨드 전에, 파라미터의 표가 집적 회로의 메모리의 소정의 영역에 기입된다. 그러한 메모리는, 예컨대 RAM 메모리이다.
집적 회로의 내부 오실레이터의 조정에 관한 커맨드의 경우, 데이터 필드(42)는 집적 회로의 내부 오실레이터의 주파수가 조정되어야 하는 값의 범위를 포함한다. 시간 기준이 도 4에서 필드(46)에 삽입된다. 어떠한 프레임도 응답시 송신되지 않는다.
내부 오실레이터를 조정하기 위한 커맨드가 수신될 때, 집적 회로(IC)는 필드(46)의 지속 시간에 의해 표시된 시간 기준 동안 내부 오실레이터에 의해 만들어진 펄스의 개수를 카운트한다. 카운트된 펄스의 개수가 값 범위에 포함되지 않는다면, 카운트된 펄스의 개수가 값 범위에 포함될 때까지, 내부 오실레이터의 주파수가 수정된다.
아날로그 전압을 판독하기 위한 커맨드의 경우, 데이터 필드(42)는 필드(46)의 지속 시간과 함께 도 4의 필드(46)에 테스터(Te)가 삽입할 아날로그 신호를 가리키는 정보를 포함한다.
도 7은 본 발명에 따른 테스터에 의해 실행된 테스트 알고리즘을 도시한다.
더 정확하게는, 본 발명의 알고리즘이 테스터(Te)의 프로세서(200)에 의해 실행된다.
단계(E70)에서는, 프로세서(200)가 집적 회로(CI)의 파라미터의 조정 또는 테스트에 대응하는 커맨드의 목록으로부터 적어도 하나의 집적 회로(IC)에 보내질 커맨드를 선택한다.
그 다음 단계(E71)에서는 프로세서(200)가 도 4를 참조하여 설명된 것과 같고, 선택된 커맨드를 포함하는 데이터 프레임의 전송을 요구한다.
그 다음 단계(E72)에서는 프로세서(200)가 그러한 커맨드에 대해, 아날로그 전압이 송신 또는 수신되어야 하는지 또는 시간 기준이 도 4의 필드(46)에 포함되는지를 체크한다.
만약 그렇다면, 프로세서(200)는 단계(E73)으로 이동하고, 도 4에서 46으로 표시된 기간 동안 아날로그 전압이나 시간 기준을 전송하거나 판독한다. 만약 그렇지 않다면 프로세서(200)는 단계(E74)로 이동한다.
단계(E74)에서는, 프로세서(200)가 단계(E71)에서 송신된 프레임에 응답하여 하나의 프레임이 수신되는지 여부를 체크한다.
단계(E71)에서 송신된 프레임에 응답하여 하나의 프레임이 수신될 것이라면 프로세서(200)는 단계(E75)로 이동한다. 만약 그렇지 않으면, 프로세서(200)는 본 발명의 알고리즘을 중단시킨다.
단계(E75)에서는, 프로세서(200)가 인터페이스(205)를 통해 도 5를 참조하여 설명된 것과 같은 데이터 프레임을 수신한다.
일단 이러한 동작이 수행되었다면, 프로세서(200)는 본 발명의 알고리즘을 중단시킨다.
도 8은 본 발명에 따른 집적 회로에 의해 실행된 테스트 알고리즘을 도시한다.
더 정확하게는, 본 발명의 알고리즘은 각 집적 회로(CI)의 프로세서(300)에 의해 실행된다.
단계(E80)에서는, 프로세서(300)가 도 4를 참조하여 설명된 것과 같은 데이터 프레임을 수신한다. 이 단계에서는, 프로세서(300)가 시간 기준(40)에 동기화된다.
단계(E81)에서는, 프로세서(300)가 시간 기준에 관한 검증 필드(41)가 시간 기준(40)의 소정의 배수와 같은지를 체크함으로써 시간 기준을 검증한다. 만약 그렇지 않으면, 프로세서(300)가 새로운 시간 기준(40)을 기다리면서 본 발명의 알고리즘을 중단시킨다.
단계(E82)에서는, 프로세서(300)가 데이터 필드(42)에 포함된 데이터를 처리하고 커맨드를 실행한다.
그 다음 단계(E83)에서는, 프로세서(300)가 그러한 커맨드에 관해 아날로그 전압 또는 시간 기준이 송신 또는 수신되어야 하는지 혹은 송신 또는 수신되어야 하는지를 체크한다.
만약 그렇다면, 프로세서(300)는 단계(E84)로 이동하고, 도 4에서 46으로 표시된 기간 동안 아날로그 전압을 전송 또는 판독하거나 시간 기준을 측정한다. 만약 그렇지 않다면 프로세서(300)는 단계(E85)로 이동한다.
단계(E85)에서는, 프로세서(300)가 단계(E80)에서 수신된 데이터 프레임에 응답하여 데이터 프레임이 송신되어야 하는지를 체크한다.
만약 데이터 프레임이 송신되어야 한다면, 프로세서(300)는 단계(E86)로 이동한다. 만약 그렇지 않다면 프로세서(300)는 본 발명의 알고리즘을 중단시킨다.
단계(E86)에서는 프로세서(300)가 인터페이스(305)를 통해, 도 5를 참조하여 설명된 것과 같은 데이터 프레임을 전송한다.
일단 이러한 동작이 수행되었다면, 프로세서(300)는 본 발명의 알고리즘을 중단시킨다.
도 9는 프로그래밍 전압을 조정하거나 플래시 메모리를 지우라는 커맨드를 수신시, 집적 회로에 의해 실행된 알고리즘을 도시한다.
더 정확하게는, 본 발명의 알고리즘이나 상태 기계가 각각의 집적 회로(CI)의 프로세서(300)에 의해 실행된다.
단계(E91)에서는, 프로세서(300)가 랜덤 액세스 메모리(RAM)에서 다양한 전압 값을 포함하는 표를 전송할 것을 요구한다.
그 다음 단계(E91)에서는, 프로세서(300)가 프로그래밍 전압을 조정하거나 메모리를 지우라는 커맨드의 수신을 탐지한다. 그러한 메모리는, 예컨대 플래시 또는 E2PROM 또는 MRAM 또는 MLU 또는 CBRAM 또는 FeRAM 메모리이다.
그 다음 단계(E92)에서는, 프로세서(300)가 랜덤 액세스 메모리에서의 전압 값을 판독하고 판독된 전압을 메모리에 인가한다.
그 다음 단계(E93)에서는, 프로세서(300)가 말소(erasure) 또는 프로그래밍이 올바르게 행해졌는지를 체크한다.
만약 그렇다면, 프로세서(300)는 단계(E94)로 이동하고, 랜덤 액세스 메모리인 RAM에서 판독된 값을 저장시킨다.
만약 그렇지 않다면, 프로세서(300)는 단계(E95)로 이동하고, 표에 포함된 모든 값이 판독되었는지를 체크한다.
만약 표에 포함된 모든 값이 판독되었다면, 본 발명의 알고리즘이 중단된다. 만약 그렇지 않다면, 프로세서(300)는 단계(E96)로 이동하여, 랜덤 액세스 메모리에서의 또 다른 전압 값을 판독하고, 판독된 전압을 플래시 메모리에 인가한다.
일단 이러한 동작이 수행되었으면, 프로세서(300)는 단계(E93)로 되돌아간다.

Claims (19)

  1. 실리콘 웨이퍼 상의 집적 회로용 테스터로서,
    상기 테스터는 집적 회로를 테스트하기 위한 하나의 입/출력 연결을 포함하고, 상기 테스터는:
    - 상기 입/출력 연결을 통해 상기 집적 회로에 제 1 데이터 프레임을 전송하기 위한 수단(E71) - 상기 제 1 데이터 프레임은 상기 제 1 데이터 프레임에 포함된 데이터에 관한 시간 기준, 상기 시간 기준의 지속 시간의 배수의 지속 시간을 가지는 상기 시간 기준을 검증하기 위한 필드 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함함 -,
    - 상기 입/출력 연결을 통해 제 2 데이터 프레임을 수신하기 위한 수단(E74) - 상기 제 2 데이터 프레임의 데이터는 상기 시간 기준의 상기 지속 시간의 배수이고 상기 시간 기준의 상기 지속 시간의 2배 이상의 지속 시간 내에서 수신됨 -을 포함하는 것을 특징으로 하는, 테스터.
  2. 제1 항에 있어서,
    상기 제 2 데이터 프레임의 상기 데이터는 상기 시간 기준의 상기 지속 시간의 2배의 지속 시간 내에서 수신되는 것을 특징으로 하는, 테스터.
  3. 제1 항 또는 제2 항에 있어서,
    상기 집적 회로에 전송된 상기 제 1 데이터 프레임의 각각의 데이터는 로직 하이(high) 및 로(low) 레벨에 의해 표현되는 것을 특징으로 하는, 테스터.
  4. 제1 항 또는 제2 항에 있어서,
    상기 집적 회로에 전송된 상기 제 1 데이터 프레임은 상기 적어도 하나의 집적 회로 테스트 커맨드와 연관된 값을 더 포함하는 것을 특징으로 하는, 테스터.
  5. 제1 항 또는 제2 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 집적 회로의 아날로그 값, 주파수 값 또는 디지털 값을 조정하기 위한 커맨드인 것을 특징으로 하는, 테스터.
  6. 제5 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 제 1 데이터 프레임 다음의 시간 윈도우에서 아날로그 신호를 송신 또는 수신하기 위한 커맨드이고, 상기 테스터는 상기 제 1 데이터 프레임 다음의 상기 시간 윈도우에서 상기 아날로그 신호를 송신 또는 수신하기 위한 수단을 포함하는 것을 특징으로 하는, 테스터.
  7. 제5 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 집적 회로의 내부 클록(clock)을 조정하기 위한 커맨드 또는 상기 집적 회로의 메모리에서 데이터 항목을 기입 또는 삭제하기 위해 전압을 조정하기 위한 커맨드인 것을 특징으로 하는, 테스터.
  8. 집적 회로로서,
    상기 집적 회로를 테스트하기 위한 하나의 입/출력 연결을 포함하고, 상기 집적 회로는:
    - 상기 입/출력 연결을 통해 제 1 데이터 프레임을 수신하기 위한 수단 - 상기 제 1 데이터 프레임은 상기 제 1 데이터 프레임에 포함된 데이터에 관한 시간 기준, 상기 시간 기준의 지속 시간의 배수의 지속 시간을 가지는 상기 시간 기준을 검증하기 위한 필드, 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함함 -,
    - 상기 입/출력 연결을 통해 제 2 데이터 프레임을 전송하기 위한 수단 - 상기 제 2 데이터 프레임의 데이터는 상기 시간 기준의 상기 지속 시간의 배수이고 상기 시간 기준의 상기 지속 시간의 2배 이상의 지속 시간 내에서 전송됨 -을 포함하는 것을 특징으로 하는, 집적 회로.
  9. 제8 항에 있어서,
    상기 제 2 데이터 프레임의 상기 데이터는 상기 시간 기준의 상기 지속 시간의 2배의 지속 시간 내에서 전송되는 것을 특징으로 하는, 집적 회로.
  10. 제8 항 또는 제9 항에 있어서,
    상기 제 1 데이터 프레임은 상기 적어도 하나의 집적 회로 테스트 커맨드와 연관된 값을 더 포함하는 것을 특징으로 하는, 집적 회로.
  11. 제10 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 집적 회로의 아날로그 값, 주파수 값 또는 디지털 값을 조정하기 위한 커맨드인 것을 특징으로 하는, 집적 회로.
  12. 제10 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 제 1 데이터 프레임 다음의 시간 윈도우에서 아날로그 신호를 송신 또는 수신하기 위한 커맨드이고, 상기 집적 회로는 상기 제 1 데이터 프레임 다음의 상기 시간 윈도우에서 상기 아날로그 신호를 송신 또는 수신하기 위한 수단을 포함하는 것을 특징으로 하는, 집적 회로.
  13. 제10 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 집적 회로의 내부 클록을 조정하기 위한 커맨드인 것을 특징으로 하는, 집적 회로.
  14. 제10 항에 있어서,
    상기 적어도 하나의 집적 회로 테스트 커맨드는 상기 집적 회로의 메모리에서 데이터 항목을 기입 또는 삭제하기 위해 전압을 조정하기 위한 커맨드인 것을 특징으로 하는, 집적 회로.
  15. 제14 항에 있어서,
    기입 또는 삭제하기 위한 전압을 조정하기 위한 커맨드가 수신될 때, 상기 집적 회로는 기입 또는 삭제하기 위한 상기 전압을 조정하기 위해 상태 기계를 통해 상기 집적 회로의 메모리의 판독 수단을 제어하는 것을 특징으로 하는, 집적 회로.
  16. 실리콘 웨이퍼 상의 집적 회로의 테스터를 사용하는 테스트 방법으로서,
    상기 테스터는 집적 회로를 테스트하기 위한 하나의 입/출력 연결을 포함하고, 상기 테스트 방법은:
    - 상기 입/출력 연결을 통해 상기 집적 회로에 제 1 데이터 프레임을 전송하는 단계 - 상기 제 1 데이터 프레임은 상기 제 1 데이터 프레임에 포함된 데이터에 관한 시간 기준, 상기 시간 기준의 지속 시간의 배수의 지속 시간을 가지는 상기 시간 기준을 검증하기 위한 필드 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함함 -,
    - 상기 입/출력 연결을 통해 제 2 데이터 프레임을 수신하는 단계 - 상기 제 2 데이터 프레임의 데이터는 상기 시간 기준의 상기 지속 시간의 배수이고 상기 시간 기준의 상기 지속 시간의 2배 이상의 지속 시간 내에서 수신됨 -를 포함하는 것을 특징으로 하는, 테스트 방법.
  17. 제16 항에 있어서,
    상기 제 2 데이터 프레임의 상기 데이터는 상기 시간 기준의 상기 지속 시간의 2배의 지속 시간 내에서 수신되는 것을 특징으로 하는, 테스트 방법.
  18. 집적 회로를 테스트하기 위한 하나의 입/출력 연결을 포함하는 상기 집적 회로를 테스트하는 방법으로서,
    상기 방법은 상기 집적 회로에 의해 수행되는:
    - 상기 입/출력 연결을 통해 제 1 데이터 프레임을 수신하는 단계 - 상기 제1 데이터 프레임은 상기 제 1 데이터 프레임에 포함된 데이터에 관한 시간 기준, 상기 시간 기준의 지속 시간의 배수의 지속 시간을 가지는 상기 시간 기준을 검증하기 위한 필드, 및 적어도 하나의 집적 회로 테스트 커맨드를 포함하는 데이터 필드를 포함함 -,
    - 상기 입/출력 연결을 통해 제 2 데이터 프레임을 전송하는 단계 - 상기 제2 데이터 프레임의 데이터는 상기 시간 기준의 상기 지속 시간의 배수이고 상기 시간 기준의 지속 시간의 2배 이상의 지속 시간 내에서 전송됨 -를 포함하는 것을 특징으로 하는, 테스트하는 방법.
  19. 제18 항에 있어서,
    상기 제 2 데이터 프레임의 상기 데이터는 상기 시간 기준의 상기 지속 시간의 2배의 지속 시간 내에서 전송되는 것을 특징으로 하는, 테스트하는 방법.
KR1020160026582A 2015-03-06 2016-03-04 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로 KR102547449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR15/51904 2015-03-06
FR1551904A FR3033412B1 (fr) 2015-03-06 2015-03-06 Testeur de circuits integres sur une galette de silicium et circuit integre.

Publications (2)

Publication Number Publication Date
KR20160108245A KR20160108245A (ko) 2016-09-19
KR102547449B1 true KR102547449B1 (ko) 2023-06-23

Family

ID=53541725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160026582A KR102547449B1 (ko) 2015-03-06 2016-03-04 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로

Country Status (7)

Country Link
US (1) US10088526B2 (ko)
EP (1) EP3073280B1 (ko)
KR (1) KR102547449B1 (ko)
CN (1) CN105938180B (ko)
BR (1) BR102016004755B1 (ko)
FR (1) FR3033412B1 (ko)
TW (1) TWI701437B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112272130B (zh) * 2020-09-25 2022-09-09 杭州加速科技有限公司 半导体测试机通信总线系统
CN115883412A (zh) * 2022-11-30 2023-03-31 一汽奔腾轿车有限公司 一种交换机vlan测试方法及系统
CN116898458B (zh) * 2023-09-11 2023-12-26 北京智冉医疗科技有限公司 神经信号采集方法和神经信号采集系统
CN118158072B (zh) * 2024-03-08 2024-09-13 尊芯智能科技(苏州)有限公司 Amhs系统的通讯方法、系统、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311765A (ja) 2000-04-12 2001-11-09 Advantest Corp 半導体テストシステム
US20040054951A1 (en) * 2002-09-12 2004-03-18 Ma David Suitwai System and method for testing one or more dies on a semiconductor wafer
US20070216438A1 (en) * 2006-03-20 2007-09-20 Sunil Gupta Ultra low pin count interface for die testing

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656942A (en) * 1995-07-21 1997-08-12 Electroglas, Inc. Prober and tester with contact interface for integrated circuits-containing wafer held docked in a vertical plane
US5930735A (en) * 1997-04-30 1999-07-27 Credence Systems Corporation Integrated circuit tester including at least one quasi-autonomous test instrument
US6404218B1 (en) * 2000-04-24 2002-06-11 Advantest Corp. Multiple end of test signal for event based test system
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
US7380052B2 (en) * 2004-11-18 2008-05-27 International Business Machines Corporation Reuse of functional data buffers for pattern buffers in XDR DRAM
JP2007088203A (ja) * 2005-09-22 2007-04-05 Tokyo Electron Ltd ウエハ検査装置およびウエハ検査方法、ならびにコンピュータプログラム
EP1979912B1 (en) * 2006-01-27 2012-11-21 Kilopass Technology, Inc. Electrically programmable fuse bit
US7650555B2 (en) * 2006-07-27 2010-01-19 International Business Machines Corporation Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer
KR101361817B1 (ko) * 2007-10-22 2014-02-11 세메스 주식회사 웨이퍼 검사 장치
US20100100786A1 (en) * 2008-10-17 2010-04-22 International Business Machines Corporation Serial test mode of an integrated circuit (ic)
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
CN102301462A (zh) * 2009-02-12 2011-12-28 株式会社爱德万测试 半导体晶片测试装置
US8594966B2 (en) * 2009-02-19 2013-11-26 Advanced Micro Devices, Inc. Data processing interface device
US9316690B2 (en) * 2010-03-19 2016-04-19 Qualcomm Incorporated Data recirculation in configured scan paths
TWI463502B (zh) * 2010-11-17 2014-12-01 Hoy Technologies Co 內嵌式測試模組
KR20120069404A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 테스터 및 이를 포함하는 테스트 시스템
KR101256886B1 (ko) * 2011-08-17 2013-04-22 국방과학연구소 사용자 정의 직렬통신 프로토콜을 지원하는 고속 비동기 직렬통신 제어기
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
WO2014045993A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体ウェハ、および半導体ウェハの試験方法
JP6099347B2 (ja) * 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311765A (ja) 2000-04-12 2001-11-09 Advantest Corp 半導体テストシステム
US20040054951A1 (en) * 2002-09-12 2004-03-18 Ma David Suitwai System and method for testing one or more dies on a semiconductor wafer
US20070216438A1 (en) * 2006-03-20 2007-09-20 Sunil Gupta Ultra low pin count interface for die testing

Also Published As

Publication number Publication date
FR3033412A1 (fr) 2016-09-09
BR102016004755A2 (pt) 2016-09-06
FR3033412B1 (fr) 2019-04-12
KR20160108245A (ko) 2016-09-19
EP3073280B1 (fr) 2019-12-18
BR102016004755B1 (pt) 2022-09-06
US10088526B2 (en) 2018-10-02
TWI701437B (zh) 2020-08-11
TW201706607A (zh) 2017-02-16
US20160259002A1 (en) 2016-09-08
CN105938180A (zh) 2016-09-14
CN105938180B (zh) 2020-06-12
EP3073280A1 (fr) 2016-09-28

Similar Documents

Publication Publication Date Title
JP5272014B2 (ja) 再構成可能なテスターでのテストのための方法
KR102547449B1 (ko) 실리콘 웨이퍼 상의 집적 회로용 테스터 및 집적 회로
CN101903783B (zh) 协议感知数字通道装置
US5951705A (en) Integrated circuit tester having pattern generator controlled data bus
US8117483B2 (en) Method to calibrate start values for write leveling in a memory system
KR100966895B1 (ko) 불휘발성 메모리의 테스트 장치 및 방법
US10580476B2 (en) Simulating a single data rate (SDR) mode on a dual data rate (DDR) memory controller for calibrating DDR memory coarse alignment
US9214232B2 (en) Methods and apparatuses for calibrating data sampling points
EP0855653B1 (en) Memory controller with a programmable strobe delay
CN110928731B (zh) 一种基于硬件自测模块的dram眼图评估方法
KR102654681B1 (ko) 제한된 수의 테스트 핀들을 이용하는 메모리 디바이스를 테스트하는 방법 및 이를 이용하는 메모리 디바이스
CN109240130B (zh) 可程序化接脚位准的控制电路
US7092303B2 (en) Dynamic memory and method for testing a dynamic memory
KR20090050378A (ko) 메모리 컨트롤러
US7830737B2 (en) SMI memory read data capture margin characterization circuits and methods
US20050138490A1 (en) Systems and methods for assessing timing of PCI signals
KR20100122212A (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
CN116097110A (zh) 用于操作源同步设备的装置和方法
JPH09197012A (ja) 半導体装置
JP2010256119A (ja) 半導体試験装置
CS264059B1 (cs) Adapter pro teotování dynamických pamětových obvodů typu RAM

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant