TWI463502B - 內嵌式測試模組 - Google Patents

內嵌式測試模組 Download PDF

Info

Publication number
TWI463502B
TWI463502B TW099139544A TW99139544A TWI463502B TW I463502 B TWI463502 B TW I463502B TW 099139544 A TW099139544 A TW 099139544A TW 99139544 A TW99139544 A TW 99139544A TW I463502 B TWI463502 B TW I463502B
Authority
TW
Taiwan
Prior art keywords
test
data
memory
unit
embedded
Prior art date
Application number
TW099139544A
Other languages
English (en)
Other versions
TW201222553A (en
Inventor
Li Ming Teng
Yu Tsao Hsing
Original Assignee
Hoy Technologies Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoy Technologies Co filed Critical Hoy Technologies Co
Priority to TW099139544A priority Critical patent/TWI463502B/zh
Priority to CN2010105703058A priority patent/CN102467974A/zh
Priority to US12/984,988 priority patent/US20120124441A1/en
Publication of TW201222553A publication Critical patent/TW201222553A/zh
Application granted granted Critical
Publication of TWI463502B publication Critical patent/TWI463502B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14Implementation of control logic, e.g. test mode decoders
    • G11C29/16Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines

Description

內嵌式測試模組
本發明是有關於一種內嵌式測試模組及其測試模式,特別是一種適用於測試非揮發性記憶體(Non-Volatile Memory,NVM)的內嵌式測試模組及其測試模式。
積體電路的發明,不僅改變了人類的生活型態,對於國家經濟的運作、科技的創新與企業發展都息息相關。隨著科技產業不斷的進步革新下,由積體電路之架構延伸出的消費型電子產品也不斷的創新,在此類型的電子產品中,內部元件之中就屬中央處理單元(Central Processing Unit,CPU)最為重要之外,用以儲存資料的記憶體(Memory)單元也是不可或缺的元件之一。
記憶體依其功能性及應用範圍不同可進一步細分,常見的有靜態隨機存取記憶體(Static Random Access Memory,SRAM)、動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)、唯讀記憶體(Read-only Memory,ROM)及快閃記憶體(FLASH)等,主要的工作就是儲存程式與資料,避免所需資料遺失造成該電子產品誤動作,而且隨著資料處理量日漸增加,電子產品中的記憶體單元尺寸與數量也隨之提升,因此,對記憶體工作的狀況與測試也愈顯重要。
習知之非揮發性記憶體(Non-Volatile Memory,NVM),除了讀取(Read)、編寫(Program)及清除等基本操作模式外,隨著記憶體技術與科技的進步,衍生出許多新穎的非揮發性記憶體及其操作模式,例如操作在不同電壓、不同頻率等環境設定之下。測試工程師將數個測試命令組合成一個完整的測試流程,而習知的技術從自動測試設備(Automatic Test Equipment,ATE)逐一輸入測試命令,並藉此建構出一套完整的測試流程,但此方法將造成待測記憶體與外部自動測試設備之間的控制與溝通複雜度提升,且需耗費較長的測試時間。
爾後習知技術為了改進逐一輸入測試命令之缺點,在待測記憶體中置入內嵌式自我測試電路(Build-In Self-Test,BIST),透過測試電路內建的測試演算法對待測記憶體進行讀寫動作,此方法雖然降低了與外部自動測試設備溝通的複雜度,但如前文所述,隨著記憶體技術不斷創新,所應用的領域也更為廣泛,為了確保記憶體在產品中能正常穩定的工作,單單只靠測試演算法不足以達到所需之錯誤涵蓋率(Fault coverage),必須在測試階段時更換許多不同測試考量之測試參數,以及在自動測試設備操作時額外加入相對應的測試命令於測試流程中,而習知技術中所使用的測試演算法僅使用上述所列的基本操作模式加以排列組合,測試項目僅止於功能性測試(Function test),無法有效提高錯誤涵蓋率並縮短整體測試時間。
此外,習知內嵌式自我測試電路檢測出記憶體資料錯誤時,仍會繼續完成測試流程,此技術之動作將徒增測試時間,且當錯誤發生時無法提供測試者發生點的相關資訊,增加測試者除錯 (De-Bug)上的難度。
有鑑於此,本發明之目的就是在提供一種內嵌式測試模組及其診斷方法,使其不僅能執行功能性測試,更涵括了參數性測試(Parametric test),藉以取代傳統測試機台之大部分功能、減少測試者除錯上的難度,並縮短檢測記憶體的時間。
緣是,為達上述目的,依本發明之內嵌式測試模組,包含:連接埠、記憶體以及測試單元。記憶體係用來儲存第一資料並與連接埠電性連接,其中記憶體係依據第一資料測試以形成第二資料,並藉由連接埠傳輸第二資料。另外,測試單元係執行測試命令或另一測試命令產生第一資料以及對應於第一資料之預期資料,其中,測試單元係透過該連接埠傳輸該第一資料予記憶體,並自連接埠接收第二資料,藉以與預期資料比對,當第二資料與預期資料不符合時,則立即輸出錯誤資訊予外部之自動測試設備。其中,測試命令與另一測試命令係編碼為一組碼字(code),藉以減少儲存測試命令所需的儲存空間。
又,本發明之內嵌式測試模組更包含(但不侷限於)一溫度感測器、一頻率產生器以及一電壓穩壓器等參數產生與量測單元,頻率產生器及該電壓穩壓器係電性連接記憶體,溫度感測器係電性連接測試單元,其中溫度感測器係量測記憶體之溫度,測試單元係依據測試命令設定頻率產生器之頻率與電壓穩壓器之電壓,使記憶體在該頻率電壓下操作。其中,當測試單元測試中發現記憶體發生錯誤時,溫度、頻率、電壓以及記憶體的存取時間範圍(Access timing range)會儲存至記憶體中並且溫度、頻率、電 壓以及記憶體存取時間範圍會被輸出至自動測試設備以進行分類及錯誤分析。
此外,本發明更提出一種內嵌式測試模組診斷方法,包含:提供第一資料予記憶體藉以執行測試動作並產生對應於該第一資料之第二資料予測試單元,其中第一資料係藉由測試單元轉換而成記憶體可執行測試動作之狀態之測試流程,其中測試流程係執行至少一組碼字,組碼字係包含至少一測試命令。接著,藉由測試單元產生對應於第一資料之預期資料,同時測試單元比對第二資料以及預期資料,其中,當第二資料與預期資料相符即執行另一測試命令直到測試流程已執行完畢,並傳送測試結果予外部之自動測試設備,而當第二資料與預期資料相異則直接中止測試並傳送診斷用途的錯誤資訊予外部之自動測試設備。
另外,本發明更提出一種內嵌式測試模組診斷方法,包含:提供第一資料予記憶體藉以執行測試動作並產生對應於第一資料之第二資料予測試單元,其中第一資料係藉由測試單元轉換而成記憶體可執行測試動作之狀態之測試流程,其中測試流程係執行至少一組碼字,組碼字係包含至少一測試命令。
藉由測試單元產生對應於第一資料之預期資料,同時測試單元比對第二資料以及預期資料,其中,該第二資料與預期資料相符即執行另一測試命令直到測試流程已執行完畢,並傳送測試結果予外部之自動測試設備,而當第二資料與預期資料相異,則傳送診斷用途的錯誤資訊予外部之自動測試設備供測試者日後進行錯誤診斷分析,並執行另一測試命令直到測試流程已執行完畢。
又,本發明可讓使用者透過測試命令來設定測試流程最後是否要將測試結果與錯誤資訊寫入記憶體中,內嵌式測試模組會自動檢驗寫入記憶體中的資料是否正確無誤。
承上所述,依本發明之內嵌式測試模組及其測試模式,其可具下述優點:
(1)此內嵌式測試模組及其測試模式係將至少一測試命令編成一組碼字,當測試者排定之測試命令較多時,藉由本發明之內嵌式測試模組及其測試模式可以降低儲存測試命令之暫存器成本。
(2)當測試單元比對第二資料與預期資料發現不符時,就會馬上產生錯誤資訊,以方便測試者除錯並選擇是否提早中斷測試,與習知技術中需要整個測試流程測試結束才能得知是否有錯誤相比,節省測試者的時間。
(3)使用者可藉由組碼字內所定義的測試命令,來設定改變內嵌式測試模組的操作頻率以及測試功能,並藉此達到記憶體參數量測(Parametric test)功能。所包含的記憶體參數包含記憶體存取時間範圍、電壓以及溫度。在參數量測模式下,當內嵌式測試模組偵測記憶體有錯誤發生時,會將當時的測試條件,例如頻率、電壓以及溫度記錄於非揮發性記憶體中,供使用者日後進行後續追蹤。
茲為使 貴審查委員對本發明之技術特徵及所達到之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明如後。
1‧‧‧內嵌式測試模組
100‧‧‧自動測試設備
200‧‧‧連接埠
300‧‧‧記憶體
301‧‧‧存取時間範圍
310‧‧‧非揮發性記憶體
311‧‧‧快閃記憶體
312‧‧‧相變記憶體
313‧‧‧磁記憶體
314‧‧‧鐵記憶體
315‧‧‧電阻式記憶體
400‧‧‧測試單元
410‧‧‧控制單元
411‧‧‧控制器
412‧‧‧掃瞄器
420‧‧‧序列產生單元
421‧‧‧測試命令解碼器
422‧‧‧測試序列產生器
430‧‧‧測試圖樣產生單元
431‧‧‧測試圖樣產生器
432‧‧‧預期資料比較器
433‧‧‧提前中斷單元
500‧‧‧測試命令
501‧‧‧另一測試命令
510‧‧‧組碼字
520‧‧‧另一組碼字
530‧‧‧測試流程
540‧‧‧外部訊號
600‧‧‧第一資料
610‧‧‧第二資料
620‧‧‧預期資料
630‧‧‧錯誤資訊
631‧‧‧分類資訊
632‧‧‧測試結果
700‧‧‧步驟
710‧‧‧步驟
800‧‧‧步驟
810‧‧‧步驟
900‧‧‧溫度感測器
901‧‧‧溫度
910‧‧‧頻率產生器
911‧‧‧頻率
920‧‧‧電壓穩壓器
921‧‧‧電壓
第1圖係為本發明之內嵌式測試模組之第一示意圖。
第2圖係為本發明之內嵌式測試模組之第二示意圖。
第3圖係為本發明之內嵌式測試模組之記憶體之示意圖。
第4圖係為本發明之內嵌式測試模組之第三示意圖。
第5圖係為本發明之內嵌式測試模組診斷方法之第一實施例之流程圖。
第6圖係為傳統記錄測試命令之示意圖。
第7圖係為本發明記錄測試命令之示意圖。
第8圖係為本發明之內嵌式測試模組診斷方法之第二實施例之流程圖。
以下將參照相關圖式,說明依本發明較佳實施例之內嵌式測試模組及其測試模式,為使便於理解,下述實施例中之相同元件係以相同之符號標示來說明。
請參閱第1至4圖,第1圖係為本發明之內嵌式測試模組之第一示意圖、第2圖係為本發明之內嵌式測試模組之第二示意圖、第3圖係為本發明之內嵌式測試模組之記憶體之示意圖以及第4圖係為本發明之內嵌式測試模組之第三示意圖。如第1至4圖所示,本發明之內嵌式測試模組1係包含連接埠200、記憶體300、測試單元400以及參數產生與量測單元例如溫度感測器900、頻率產生器910以及電壓穩壓器920。記憶體300係用來儲存第一資料600,記憶體300又會依據第一資料600測試以形成第二資料610,更進一步的說,第一資料600係例如測試流程530,第二資料係例如透過第一資料600執行之後產生的執行結果。其中記憶體300係電性連 接該連接埠200,記憶體300透過連接埠200傳輸第一資料600以及第二資料610,另外,記憶體300係例如非揮發性記憶體310,更明確的說,記憶體係例如快閃記憶體311、相變記憶體312、磁記憶體313、鐵記憶體314或電阻式記憶體315。測試單元400係藉由測試命令500或另一測試命令501產生第一資料600以及對應於第一資料600的預期資料620,其中,測試單元400係透過連接埠200將第一資料600傳輸予記憶體300,並自記憶體300接收第二資料610,藉以將第二資料610與預期資料620做比對,若兩者相異時,則立即輸出錯誤資訊630予外部之自動測試設備100,其中,輸出錯誤資訊630之同時係例如中止測試,以方便測試人員直接進行除錯或修正,而錯誤資訊630例如包含分類資訊631以及測試結果632。外部之自動測試設備100係例如具螢幕之操作介面,提供使用者下達外部之測試命令500或收集從測試單元400輸出之錯誤資訊630。測試命令500係例如與另一測試命令501編碼為組碼字510,換言之,若是多個常用的測試命令500即可編碼為一個組碼字510,以節省儲存測試命令500的空間。再者,組碼字510係例如與另一組碼字520串接以形成測試流程530。
另外,本發明之內嵌式測試模組1中,測試單元400係例如包含控制單元410、序列產生單元420、測試圖樣產生單元430。控制單元410係用來控制測試單元400的運作並接收組碼字510,其中控制單元410係例如包含控制器411與掃描器412,控制器411係用來接收外部訊號540並進行外部訊號540的判讀和處理,外部訊號540係例如包含時脈訊號、選擇訊號、重置訊號、控制訊號、正常訊號、結束訊號、串列輸入、串列輸出,藉以控制測試單元 400的運作,而外部訊號540又例如包含組碼字510,當控制器411接收到組碼字510時,會將組碼字510傳輸予掃瞄器412,待接收到完整的組碼字510,再將組碼字510逐一輸入至序列產生單元420。序列產生單元420係用來解碼組碼字510並產生相對應之測試流程530,其中序列產生單元420係例如包含測試命令解碼器421及測試序列產生器422,測試命令解碼器421係用來接收自掃瞄器412輸出的組碼字510,並將組碼字510解碼成一或多個測試命令500並輸入至測試序列產生器422中,其中,依據組碼字510的不同而測試序列產生器422會產生不同的測試序列,並且測試序列產生器422再將測試序列輸入至測試圖樣產生單元430。
另外,測試圖樣產生單元430係用來將測試流程530轉換成記憶體300可辨識的第一資料600,並產生用來與第二資料610比對的預期資料620,當記憶體300產生第二資料610並透過連接埠200傳輸回測試單元400時,測試圖樣產生單元430會比對第二資料610與預期資料620是否相同,另外,測試圖樣產生單元430係例如包含測試圖樣產生器431、預期資料比較器432以及提前中斷單元433。測試圖樣產生器431係用來接收測試序列並轉換為記憶體300測試所需之第一資料600,第一資料600係例如清除指令、編寫指令或讀取指令。測試圖樣產生單元430會將第一資料600傳輸予記憶體300,並同時產生預期資料620送入預期資料比較器432,待記憶體300回傳第二資料610後,預期資料比較器432會將預期資料620與第二資料610相比較,以判斷記憶體300是否有錯,若預期資料比較器432比對時發現預期資料620與第二資料610不同,預期資料比較器432會傳輸錯誤資訊630至提前中斷單元433,透過 提前中斷單元433將錯誤資訊630傳輸至控制器411,控制器411會立即中止序列產生單元420及測試圖樣產生單元430的運作,並將錯誤資訊630傳輸至外部之自動測試設備100,測試者即可得知記憶體300之錯誤資訊630。
此外,本發明之內嵌式測試模組1係例如包含溫度感測器900、頻率產生器910以及電壓穩壓器920,頻率產生器910及電壓穩壓器920係電性連接記憶體300及測試單元400,溫度感測器900係電性連接測試單元400,其中溫度感測器900係量測記憶體300之溫度901,測試單元400係依據測試命令500設定頻率產生器910之頻率911與電壓穩壓器920之電壓921,使記憶體300在此頻率911及此電壓921下操作。詳言之,本發明之內嵌式測試模組1可依使用者需求搭配溫度感測器900、頻率產生器910以及電壓穩壓器920執行記憶體300參數量測功能。測試人員係例如由自動測試設備100傳送具參數量測的測試命令500至測試單元400後,測試單元400根據測試命令500裡所描述的頻率911與電壓921來分別設定頻率產生器910與電壓穩壓器920,使記憶體300能在所要求的操作頻率911與電壓921操作,接著測試單元400依據組碼字510裡所描述的測試流程530對記憶體300進行測試。另外,當內嵌式測試模組1偵測記憶體300發生錯誤時,在參數量測功能下,當時所設定的頻率911、電壓921、溫度901或記憶體300的存取時間範圍301會被儲存至記憶體300中供測試人員進行後續追蹤,另外頻率911、電壓921、溫度901或存取時間範圍301也會輸出至自動測試設備100供測試者進行分類與錯誤分析。
值得一提的是,於本發明所屬技術領域具有通常知識者應當明瞭 ,在本實施例中所敘述到的頻率、電壓、溫度或存取時間範圍,以進行分類與錯誤分析之實施方式,僅為實施態樣之舉例而非限制。在本發明所屬領域中具有通常知識者應可任意結合、分拆或替換上述之各個功能區塊,在此先行敘明。
又,本發明更提出一種內嵌式測試模組診斷方法,請參閱第5圖,第5圖係為本發明之內嵌式測試模組診斷方法之第一實施例之流程圖。步驟700係提供第一資料予記憶體藉以執行測試動作並產生對應於該第一資料之第二資料予測試單元,其中第一資料係測試流程藉由測試單元轉換而成記憶體可執行測試動作之狀態,其中測試流程執行至少一組碼字,該組碼字係包含至少一測試命令。換言之,本發明之內嵌式測試模組診斷方法係利用組碼字串接來組成測試流程,此方式能減少儲存測試命令所需的儲存空間,舉例來說,請一併參閱第6及7圖,第6圖係為傳統記錄測試命令之示意圖以及第7圖係為本發明記錄測試命令之示意圖。以第6圖為例,若是有3個測試指令時,每個測試命令至少需要2個位元來編碼,因此,就第6圖來說,就一共需要16個位元來儲存8個測試命令。接下來請參閱第7圖,利用本發明之內嵌式測試模組及其診斷方法,將多個測試命令編碼為一個編碼字,所以只需花費3固位元儲存,即可執行相同的測試命令。
步驟710係藉由測試單元產生對應於第一資料之預期資料,同時測試單元比對第二資料以及預期資料,其中,當第二資料與預期資料相符即執行另一測試命令直到測試命令已執行完畢,並傳送測試結果予測試單元,而當第二資料與預期資料相異則直接結束測試並傳送診斷用途之錯誤資訊予測試單元。簡言之,當記憶體 產生之第二資料與預期資料相異時,測試單元就會馬上輸出錯誤資訊予外部之自動測試設備,並中止測試流程,使測試人員可以馬上針對錯誤資訊對記憶體依錯誤的類型進行分類動作。其中,錯誤資訊係例如包含分類資訊及測試結果。在這邊要強調的是,本發明之內嵌式測試模組診斷方法中,測試流程係透過串接至少一組碼字形成,藉以減少儲存測試命令的儲存空間,因此與傳統分別將個別的測試命令輸入而形成測試流程不同。再者,本發明之內嵌式測試模組測試模式中,更提出當測試單元發現預期資料以及第二資料不同時,即馬上中止測試流程,與傳統需將所有測試命令都測試結束,才將錯誤資訊之發送至外部之自動測試設備不同。
又,本發明更提出一種內嵌式測試模組診斷方法,請參閱第8圖,第8圖係為本發明之內嵌式測試模組診斷方法之第二實施例之流程圖。在第8圖中,步驟800係提供第一資料予記憶體藉以執行測試動作並產生對應於第一資料之第二資料予測試單元,其中第一資料係測試流程藉由測試單元轉換而成記憶體可執行測試動作之狀態,其中測試流程執行至少一組碼字,組碼字係包含至少一測試命令。其中,本發明之第二實施例之步驟800其流程及其特徵係相同於第一實施例之步驟700,在此不加贅述。
步驟810係藉由測試單元產生對應於第一資料之預期資料,同時測試單元比對第二資料以及預期資料,其中,當第二資料與預期資料相符即執行另一測試命令直到測試命令已執行完畢,並傳送測試結果予測試單元,而當第二資料與預期資料相異時,則傳送診斷用途的錯誤資訊予外部之自動測試設備,並執行另一測試命 令直到測試流程已執行完畢。簡言之,在本發明之第二實施例與第一實施例之不同點在於,即使測試單元發現第二資料與預期資料相異時,不會馬上中止測試流程,但是會即時將錯誤資訊傳輸至外部之自動測試設備,其中,錯誤資訊係例如包含分類資訊及測試結果。在這邊要特別強調的是,本發明之第二實施例與習知技術不同點在於,除了上開提到的測試流程係透過串接至少一組碼字形成,藉以減少儲存測試命令的儲存空間之外,若是測試單元發現多組相異的第二資料與預期資料,就會提供多個相對應的錯誤資訊予外部之自動測試設備,而習知技術無法提供錯誤發生點的相關資訊,因此會增加測試以及除錯的時間。
以上所述僅為舉例性,而非為限制性者。任何未脫離本創作之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
300‧‧‧記憶體
410‧‧‧控制單元
411‧‧‧控制器
412‧‧‧掃瞄器
420‧‧‧序列產生單元
421‧‧‧測試命令解碼器
422‧‧‧測試序列產生器
430‧‧‧測試圖樣產生單元
431‧‧‧測試圖樣產生器
432‧‧‧預期資料比較器
433‧‧‧提前中斷單元
500‧‧‧測試命令
501‧‧‧另一測試命令
510‧‧‧組碼字
520‧‧‧另一組碼字
530‧‧‧測試流程
540‧‧‧外部訊號

Claims (15)

  1. 一種內嵌式測試模組,包含:一連接埠;一記憶體,該記憶體係電性連接該連接埠並且該記憶體係用來儲存一第一資料,其中該記憶體係依據該第一資料測試以形成一第二資料,並藉由該連接埠傳輸該第二資料;以及一測試單元,該測試單元係執行一測試命令或另一測試命令產生該第一資料以及對應於該第一資料之一預期資料,其中,該測試單元係透過該連接埠傳輸該第一資料予該記憶體,並自該連接埠接收該第二資料,藉以與該預期資料比對,當該第二資料與該預期資料相異時,則立即輸出一錯誤資訊予外部之一自動測試設備,其中,該測試命令係與該另一測試命令係編碼為一組碼字;其中,該內嵌式測試模組更包含另一組碼字,該組碼字與該另一組碼字係串接以形成一測試流程。
  2. 如申請專利範圍第1項所述之內嵌式測試模組,其中該測試單元係包含一控制單元、一序列產生單元、一測試圖樣產生單元,其中該控制單元係控制該測試單元之運作並接收該組碼字,該序列產生單元係用來解碼該組碼字並產生相對應之該測試流程,該測試圖樣產生單元係用來將該測試流程轉換成該記憶體可辨識之該第一資料以及產生該預期資料,並比對該第二資料及該預期資料。
  3. 如申請專利範圍第2項所述之內嵌式測試模組,其中該記憶體係 執行該測試流程以形成該第二資料。
  4. 如申請專利範圍第3項所述之內嵌式測試模組,其中當該第二資料及該預期資料不相符時,即中止該測試流程。
  5. 如申請專利範圍第2項所述之內嵌式測試模組,其中該控制單元係包含一控制器及一掃描器。
  6. 如申請專利範圍第2項所述之內嵌式測試模組,其中該序列產生單元係包含一測試命令解碼器及一測試序列產生器。
  7. 如申請專利範圍第2項所述之內嵌式測試模組,其中該測試圖樣產生單元係包含一測試圖樣產生器、一預期資料比較器以及一提前中斷單元。
  8. 如申請專利範圍第2項所述之內嵌式測試模組,更包含一溫度感測器電性連接該測試單元,該溫度感測器係量測該記憶體之一溫度。
  9. 如申請專利範圍第8項所述之內嵌式測試模組,其中該記憶體係執行該測試流程以形成該第二資料,當該第二資料及該預期資料不相符時,該溫度及該記憶體之一存取時間範圍係儲存至該記憶體中,並且該溫度及該存取時間範圍會被輸出至該自動測試設備以進行分類及錯誤分析。
  10. 如申請專利範圍第2項所述之內嵌式測試模組,更包含一頻率產生器電性連接該記憶體及該測試單元,該測試單元係依據該測試命令設定該頻率產生器之一頻率,使該記憶體在該頻率下操作。
  11. 如申請專利範圍第10項所述之內嵌式測試模組,其中該記憶體係執行該測試流程以形成該第二資料,當該第二資料及該預期資料不相符時,該頻率及該記憶體之一存取時間範圍係儲存至該記憶體中,並且該頻率及該存取時間範圍會被輸出至該自動測試設備 以進行分類及錯誤分析。
  12. 如申請專利範圍第2項所述之內嵌式測試模組,更包含一電壓穩壓器電性連接該記憶體及該測試單元,該測試單元係依據該測試命令設定該電壓穩壓器之一電壓,使該記憶體在該電壓下操作。
  13. 如申請專利範圍第12項所述之內嵌式測試模組,其中該記憶體係執行該測試流程以形成該第二資料,當該第二資料及該預期資料不相符時,該電壓及該記憶體之一存取時間範圍係儲存至該記憶體中,並且該電壓及該存取時間範圍會被輸出至該自動測試設備以進行分類及錯誤分析。
  14. 如申請專利範圍第1項所述之內嵌式測試模組,其中該錯誤資訊係包含分類資訊及測試結果,且該錯誤資訊可被儲存記錄於記憶體中。
  15. 如申請專利範圍第1項所述之內嵌式測試模組,其中該記憶體係非揮發性記憶體。
TW099139544A 2010-11-17 2010-11-17 內嵌式測試模組 TWI463502B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099139544A TWI463502B (zh) 2010-11-17 2010-11-17 內嵌式測試模組
CN2010105703058A CN102467974A (zh) 2010-11-17 2010-12-02 内嵌式测试模组及其诊断方法
US12/984,988 US20120124441A1 (en) 2010-11-17 2011-01-05 Embedded testing module and testing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099139544A TWI463502B (zh) 2010-11-17 2010-11-17 內嵌式測試模組

Publications (2)

Publication Number Publication Date
TW201222553A TW201222553A (en) 2012-06-01
TWI463502B true TWI463502B (zh) 2014-12-01

Family

ID=46048949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139544A TWI463502B (zh) 2010-11-17 2010-11-17 內嵌式測試模組

Country Status (3)

Country Link
US (1) US20120124441A1 (zh)
CN (1) CN102467974A (zh)
TW (1) TWI463502B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860448B2 (en) * 2011-07-15 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test schemes and apparatus for passive interposers
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
FR3033412B1 (fr) * 2015-03-06 2019-04-12 Starchip Testeur de circuits integres sur une galette de silicium et circuit integre.
TWI620190B (zh) 2016-12-27 2018-04-01 財團法人工業技術研究院 記憶體控制電路與記憶體測試方法
TWI714169B (zh) 2019-07-17 2020-12-21 美商第一檢測有限公司 記憶體測試方法
CN113393892A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 控制芯片的测试方法及相关设备
CN113391184A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 控制芯片的测试方法及相关设备
US20220199180A1 (en) * 2020-12-21 2022-06-23 Micron Technology, Inc. Peak power management connectivity check in a memory device
US11495313B1 (en) * 2021-09-01 2022-11-08 Nuvoton Technology Corporation Fail-safe IC production testing
TWI833574B (zh) * 2023-02-08 2024-02-21 南亞科技股份有限公司 記憶體測試驗證系統及記憶體測試驗證方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121913A1 (en) * 2000-12-28 2002-09-05 Advanced Micro Devices, Inc. Tester with independent control of devices under test
US20030002365A1 (en) * 2001-06-29 2003-01-02 Fujitsu Limited Test apparatus for semiconductor device
US20070002649A1 (en) * 2005-05-18 2007-01-04 Stmicroelectronics Pvt. Ltd. Area efficient memory architecture with decoder self test and debug capability
US20080077836A1 (en) * 2006-09-27 2008-03-27 Khoche A Jay Diagnostic Information Capture from Memory Devices with Built-in Self Test

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449741B1 (en) * 1998-10-30 2002-09-10 Ltx Corporation Single platform electronic tester
JP2004152027A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ内蔵マイクロコンピュータチップ、及びその検査方法
DE10329370B3 (de) * 2003-06-30 2005-01-27 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
US20050229064A1 (en) * 2004-04-12 2005-10-13 Guidry David W Methods and systems for digital testing on automatic test equipment (ATE)
US7599223B2 (en) * 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
KR101096138B1 (ko) * 2007-10-09 2011-12-20 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
US8386867B2 (en) * 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121913A1 (en) * 2000-12-28 2002-09-05 Advanced Micro Devices, Inc. Tester with independent control of devices under test
US20030002365A1 (en) * 2001-06-29 2003-01-02 Fujitsu Limited Test apparatus for semiconductor device
US20070002649A1 (en) * 2005-05-18 2007-01-04 Stmicroelectronics Pvt. Ltd. Area efficient memory architecture with decoder self test and debug capability
US20080077836A1 (en) * 2006-09-27 2008-03-27 Khoche A Jay Diagnostic Information Capture from Memory Devices with Built-in Self Test

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Charles Lefurgy et al,"Improving Code Density Using Compression Techniques",IEEE: Proceedings of Micro-30 ,1997 *

Also Published As

Publication number Publication date
TW201222553A (en) 2012-06-01
CN102467974A (zh) 2012-05-23
US20120124441A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
TWI463502B (zh) 內嵌式測試模組
CN109346119B (zh) 一种半导体存储器老化测试核心板
KR100536984B1 (ko) 시스템 온 칩용 계층적인 내장형 자체 테스트를 제공하는 장치 및 방법과 프로그램 저장 장치
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US6760865B2 (en) Multiple level built-in self-test controller and method therefor
US7353442B2 (en) On-chip and at-speed tester for testing and characterization of different types of memories
US6347056B1 (en) Recording of result information in a built-in self-test circuit and method therefor
JP3751576B2 (ja) 半導体装置及びそのテスト方法
CN100392617C (zh) 片上系统与应用于其中的测试/除错方法
JPWO2008001543A1 (ja) 半導体試験装置および半導体メモリの試験方法
US8570820B2 (en) Selectable repair pass masking
CN104361909A (zh) 一种片上ram内建自测试方法及电路
KR100374636B1 (ko) 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법
US20050166111A1 (en) Memory built-in self test circuit with full error mapping capability
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
Manasa et al. Implementation of BIST technology using March-LR algorithm
CN106291313B (zh) 用于测试集成电路的方法和设备
US20070006033A1 (en) Unique pBIST Features for Advanced Memory Testing
Aswin et al. Implementation and Validation of Memory Built in Self Test (MBIST)–Survey
US20110087453A1 (en) Reliability test with monitoring of the results
JP2008059718A (ja) 半導体記憶装置
US20080082874A1 (en) FBM generation device and FBM generation method
Sargsyan Firmware generation architecture for memory BIST
US9263147B2 (en) Method and apparatus for concurrent test of flash memory cores
US10319459B1 (en) Customizable built-in self-test testplans for memory units