CN102467974A - 内嵌式测试模组及其诊断方法 - Google Patents
内嵌式测试模组及其诊断方法 Download PDFInfo
- Publication number
- CN102467974A CN102467974A CN2010105703058A CN201010570305A CN102467974A CN 102467974 A CN102467974 A CN 102467974A CN 2010105703058 A CN2010105703058 A CN 2010105703058A CN 201010570305 A CN201010570305 A CN 201010570305A CN 102467974 A CN102467974 A CN 102467974A
- Authority
- CN
- China
- Prior art keywords
- data
- test
- memory body
- expection
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 333
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000003745 diagnosis Methods 0.000 title abstract description 3
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000002405 diagnostic procedure Methods 0.000 claims description 17
- 230000009471 action Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开一种内嵌式测试模组及其诊断方法,将一或多个测试命令编码,用来减少测试记忆体时所需的储存空间,另外,本发明可取代自动测试设备的大部分功能,由本发明测试记忆体时,若发现错误会传输测试过程所得的错误资讯给外部的自动测试设备并可选择是否要将错误资讯记录在记忆体中,测试者可以由此资讯得知记忆体错误的详细资讯,减少测试人员后续除错与追踪的时间。
Description
技术领域
本发明是有关于一种内嵌式测试模组及其测试方法,特别是一种适用于测试非挥发性记忆体(Non-Volatile Memory,NVM)的内嵌式测试模组及其测试方法。
背景技术
积体电路的发明,不仅改变了人类的生活型态,对于国家经济的运作、科技的创新与企业发展都息息相关。随着科技产业不断的进步革新下,由积体电路的架构延伸出的消费型电子产品也不断的创新,在此类型的电子产品中,内部元件之中就属中央处理单元(Central Processing Unit,CPU)最为重要之外,用以储存资料的记忆体(Memory)单元也是不可或缺的元件之一。
记忆体依其功能性及应用范围不同可进一步细分,常见的有静态随机存取记忆体(Static Random Access Memory,SRAM)、动态随机存取记忆体(Dynamic Random Access Memory,DRAM)、唯读记忆体(Read-only Memory,ROM)及快闪记忆体(FLASH)等,主要的工作就是储存程式与资料,避免所需资料遗失造成该电子产品误动作,而且随着资料处理量日渐增加,电子产品中的记忆体单元尺寸与数量也随之提升,因此,对记忆体工作的状况与测试也愈显重要。
已知的非挥发性记忆体(Non-Volatile Memory,NVM),除了读取(Read)、编写(Program)及清除等基本操作模式外,随着记忆体技术与科技的进步,衍生出许多新颖的非挥发性记忆体及其操作模式,例如操作在不同电压、不同频率等环境设定之下。测试工程师将数个测试命令组合成一个完整的测试流程,而已知的技术从自动测试设备(Automatic Test Equipment,ATE)逐一输入测试命令,并藉此建构出一套完整的测试流程,但此方法将造成待测记忆体与外部自动测试设备之间的控制与沟通复杂度提升,且需耗费较长的测试时间。
尔后已知技术为了改进逐一输入测试命令的缺点,在待测记忆体中置入内嵌式自我测试电路(Build-In Self-Test,BIST),通过测试电路内建的测试演算法对待测记忆体进行读写动作,此方法虽然降低了与外部自动测试设备沟通的复杂度,但如前文所述,随着记忆体技术不断创新,所应用的领域也更为广泛,为了确保记忆体在产品中能正常稳定的工作,单单只靠测试演算法不足以达到所需的错误涵盖率(Fault coverage),必须在测试阶段时更换许多不同测试考量的测试参数,以及在自动测试设备操作时额外加入相对应的测试命令在测试流程中,而已知技术中所使用的测试演算法仅使用上述所列的基本操作模式加以排列组合,测试项目仅止于功能性测试(Function test),无法有效提高错误涵盖率并缩短整体测试时间。
此外,已知内嵌式自我测试电路检测出记忆体资料错误时,仍会继续完成测试流程,此技术的动作将徒增测试时间,且当错误发生时无法提供测试者发生点的相关资讯,增加测试者除错(De-Bug)上的难度。
发明内容
因为上述现有技术存在的问题,本发明的目的就是在提供一种内嵌式测试模组及其诊断方法,使其不仅能执行功能性测试,更涵括了参数性测试(Parametric test),来取代传统测试机台的大部分功能、减少测试者除错上的难度,并缩短检测记忆体的时间。
为实现上述目的,本发明提出的内嵌式测试模组,包含:连接埠、记忆体以及测试单元,记忆体用来储存第一资料并与连接埠电性连接,其中记忆体依据第一资料测试以形成第二资料,并由连接埠传输第二资料,另外,测试单元执行测试命令或另一测试命令产生第一资料以及对应于第一资料的预期资料,其中,测试单元通过该连接埠传输该第一资料给记忆体,并自连接埠接收第二资料,通过与预期资料比对,当第二资料与预期资料不符合时,则立即输出错误资讯给外部的自动测试设备,其中,测试命令与另一测试命令系编码为一组码字(code),来减少储存测试命令所需的储存空间。
且,本发明的内嵌式测试模组更包含(但不局限于)一温度感测器、一频率产生器以及一电压稳压器等参数产生与测量单元,频率产生器及该电压稳压器系电性连接记忆体,温度感测器电性连接测试单元,其中温度感测器测量记忆体的温度,测试单元依据测试命令设定频率产生器的频率与电压稳压器的电压,使记忆体在该频率电压下操作。其中,当测试单元测试中发现记忆体发生错误时,温度、频率、电压以及记忆体的存取时间范围(Accesstiming range)会储存至记忆体中并且温度、频率、电压以及记忆体存取时间范围会被输出至自动测试设备以进行分类及错误分析。
此外,本发明更提出一种内嵌式测试模组诊断方法,包含:提供第一资料给记忆体以执行测试动作并产生对应于该第一资料的第二资料给测试单元,其中第一资料由测试单元转换而成记忆体可执行测试动作的状态的测试流程,其中测试流程执行至少一组码字,组码字包含至少一测试命令。接着,由测试单元产生对应于第一资料的预期资料,同时测试单元比对第二资料以及预期资料,其中,当第二资料与预期资料相符即执行另一测试命令直到测试流程已执行完毕,并传送测试结果给外部的自动测试设备,而当第二资料与预期资料相异则直接中止测试并传送诊断用途的错误资讯给外部的自动测试设备。
另外,本发明更提出一种内嵌式测试模组诊断方法,包含:提供第一资料给记忆体以执行测试动作并产生对应于第一资料的第二资料给测试单元,其中第一资料系藉由测试单元转换而成记忆体可执行测试动作的状态的测试流程,其中测试流程执行至少一组码字,组码字包含至少一测试命令。
由测试单元产生对应于第一资料的预期资料,同时测试单元比对第二资料以及预期资料,其中,该第二资料与预期资料相符即执行另一测试命令直到测试流程已执行完毕,并传送测试结果给外部的自动测试设备,而当第二资料与预期资料相异,则传送诊断用途的错误资讯给外部的自动测试设备供测试者日后进行错误诊断分析,并执行另一测试命令直到测试流程已执行完毕。
且,本发明可让使用者通过测试命令来设定测试流程最后是否要将测试结果与错误资讯写入记忆体中,内嵌式测试模组会自动检验写入记忆体中的资料是否正确无误。
承上所述,本发明的内嵌式测试模组及其测试方法,其可具下述优点:
(1)此内嵌式测试模组及其测试方法将至少一测试命令编成一组码字,当测试者排定的测试命令较多时,由本发明的内嵌式测试模组及其测试方法可以降低储存测试命令的暂存器成本。
(2)当测试单元比对第二资料与预期资料发现不符时,就会马上产生错误资讯,以方便测试者除错并选择是否提早中断测试,与已知技术中需要整个测试流程测试结束才能得知是否有错误相比,节省测试者的时间。
(3)使用者可由组码字内所定义的测试命令,来设定改变内嵌式测试模组的操作频率以及测试功能,并藉此达到记忆体参数测量(Parametric test)功能。所包含的记忆体参数包含记忆体存取时间范围、电压以及温度。在参数测量模式下,当内嵌式测试模组侦测记忆体有错误发生时,会将当时的测试条件,例如频率、电压以及温度记录于非挥发性记忆体中,供使用者日后进行后续追踪。
为使贵审查委员对本发明的技术特征及所达到的功效有更进一步的了解与认识,现以较佳的实施例及配合详细的说明如后。
附图说明
图1为本发明的内嵌式测试模组的第一示意图。
图2为本发明的内嵌式测试模组的第二示意图。
图3为本发明的内嵌式测试模组的记忆体的示意图。
图4为本发明的内嵌式测试模组的第三示意图。
图5为本发明的内嵌式测试模组诊断方法的第一实施例的流程图。
图6为传统记录测试命令的示意图。
图7为本发明记录测试命令的示意图。
图8为本发明的内嵌式测试模组诊断方法的第二实施例的流程图。
图中
1:内嵌式测试模组
100:自动测试设备
200:连接埠
300:记忆体
301:存取时间范围
310:非挥发性记忆体
311:快闪记忆体
312:相变记忆体
313:磁记忆体
314:铁记忆体
315:电阻式记忆体
400:测试单元
410:控制单元
411:控制器
412:扫瞄器
420:序列产生单元
421:测试命令解码器
422:测试序列产生器
430:测试图样产生单元
431:测试图样产生器
432:预期资料比较器
433:提前中断单元
500:测试命令
501:另一测试命令
510:组码字
520:另一组码字
530:测试流程
540:外部信号
600:第一资料
610:第二资料
620:预期资料
630:错误资讯
631:分类资讯
632:测试结果
700:步骤
710:步骤
800:步骤
810:步骤
900:温度感测器
901:温度
910:频率产生器
911:频率
920:电压稳压器
921:电压
具体实施方式
以下将参照相关图式,说明依本发明较佳实施例的内嵌式测试模组及其测试模式,为使便于理解,下述实施例中的相同元件以相同的符号标示来说明。
请参阅图1至图4,图1为本发明的内嵌式测试模组的第一示意图、图2为本发明的内嵌式测试模组的第二示意图、图3为本发明的内嵌式测试模组的记忆体的示意图以及图4为本发明的内嵌式测试模组的第三示意图。如图1至图4所示,本发明的内嵌式测试模组1包含连接埠200、记忆体300、测试单元400以及参数产生与测量单元例如温度感测器900、频率产生器910以及电压稳压器920。记忆体300系用来储存第一资料600,记忆体300又会依据第一资料600测试以形成第二资料610,更进一步的说,第一资料600系例如测试流程530,第二资料系例如通过第一资料600执行之后产生的执行结果。其中记忆体300系电性连接该连接埠200,记忆体300通过连接埠200传输第一资料600以及第二资料610,另外,记忆体300系例如非挥发性记忆体310,更明确的说,记忆体系例如快闪记忆体311、相变记忆体312、磁记忆体313、铁记忆体314或电阻式记忆体315。测试单元400藉由测试命令500或另一测试命令501产生第一资料600以及对应于第一资料600的预期资料620,其中,测试单元400通过连接埠200将第一资料600传输给记忆体300,并自记忆体300接收第二资料610,藉以将第二资料610与预期资料620做比对,若两者相异时,则立即输出错误资讯630给外部的自动测试设备100,其中,输出错误资讯630的同时例如中止测试,以方便测试人员直接进行除错或修正,而错误资讯630例如包含分类资讯631以及测试结果632。外部的自动测试设备100例如具屏幕的操作介面,提供使用者下达外部的测试命令500或收集从测试单元400输出的错误资讯630。测试命令500例如与另一测试命令501编码为组码字510,换言之,若是多个常用的测试命令500即可编码为一个组码字510,以节省储存测试命令500的空间。再者,组码字510例如与另一组码字520串接以形成测试流程530。
另外,本发明的内嵌式测试模组1中,测试单元400例如包含控制单元410、序列产生单元420、测试图样产生单元430。控制单元410用来控制测试单元400的运作并接收组码字510,其中控制单元410例如包含控制器411与扫描器412,控制器411用来接收外部信号540并进行外部信号540的判读和处理,外部信号540系例如包含时脉信号、选择信号、重置信号、控制信号、正常信号、结束信号、串列输入、串列输出,藉以控制测试单元400的运作,而外部信号540又例如包含组码字510,当控制器411接收到组码字510时,会将组码字510传输给扫瞄器412,待接收到完整的组码字510,再将组码字510逐一输入至序列产生单元420。序列产生单元420系用来解码组码字510并产生相对应的测试流程530,其中序列产生单元420例如包含测试命令解码器421及测试序列产生器422,测试命令解码器421用来接收自扫瞄器412输出的组码字510,并将组码字510解码成一或多个测试命令500并输入至测试序列产生器422中,其中,依据组码字510的不同而测试序列产生器422会产生不同的测试序列,并且测试序列产生器422再将测试序列输入至测试图样产生单元430。
另外,测试图样产生单元430用来将测试流程530转换成记忆体300可辨识的第一资料600,并产生用来与第二资料610比对的预期资料620,当记忆体300产生第二资料610并透过连接埠200传输回测试单元400时,测试图样产生单元430会比对第二资料610与预期资料620是否相同,另外,测试图样产生单元430系例如包含测试图样产生器431、预期资料比较器432以及提前中断单元433。测试图样产生器431用来接收测试序列并转换为记忆体300测试所需的第一资料600,第一资料600例如清除指令、编写指令或读取指令。测试图样产生单元430会将第一资料600传输给记忆体300,并同时产生预期资料620送入预期资料比较器432,待记忆体300回传第二资料610后,预期资料比较器432会将预期资料620与第二资料610相比较,以判断记忆体300是否有错,若预期资料比较器432比对时发现预期资料620与第二资料610不同,预期资料比较器432会传输错误资讯630至提前中断单元433,通过提前中断单元433将错误资讯630传输至控制器411,控制器411会立即中止序列产生单元420及测试图样产生单元430的运作,并将错误资讯630传输至外部的自动测试设备100,测试者即可得知记忆体300的错误资讯630。
此外,本发明的内嵌式测试模组1例如包含温度感测器900、频率产生器910以及电压稳压器920,频率产生器910及电压稳压器920电性连接记忆体300及测试单元400,温度感测器900电性连接测试单元400,其中温度感测器900测量记忆体300的温度901,测试单元400依据测试命令500设定频率产生器910的频率911与电压稳压器920的电压921,使记忆体300在此频率911及此电压921下操作。详言之,本发明的内嵌式测试模组1可依使用者需求搭配温度感测器900、频率产生器910以及电压稳压器920执行记忆体300参数测量功能。测试人员例如由自动测试设备100传送具参数测量的测试命令500至测试单元400后,测试单元400根据测试命令500里所描述的频率911与电压921来分别设定频率产生器910与电压稳压器920,使记忆体300能在所要求的操作频率911与电压921操作,接着测试单元400依据组码字510里所描述的测试流程530对记忆体300进行测试。另外,当内嵌式测试模组1侦测记忆体300发生错误时,在参数测量功能下,当时所设定的频率911、电压921、温度901或记忆体300的存取时间范围301会被储存至记忆体300中供测试人员进行后续追踪,另外频率911、电压921、温度901或存取时间范围301也会输出至自动测试设备100供测试者进行分类与错误分析。
值得一提的是,在本发明所属技术领域具有通常知识者应当明了,在本实施例中所叙述到的频率、电压、温度或存取时间范围,以进行分类与错误分析的实施方式,仅为实施形式的举例而非限制。在本发明所属领域中具有通常知识者应可任意结合、分拆或替换上述的各个功能区块,在此先行叙明。
又,本发明更提出一种内嵌式测试模组诊断方法,请参阅图5,图5为本发明的内嵌式测试模组诊断方法的第一实施例的流程图。步骤700提供第一资料给记忆体以执行测试动作并产生对应于该第一资料的第二资料给测试单元,其中第一资料测试流程由测试单元转换而成记忆体可执行测试动作的状态,其中测试流程执行至少一组码字,该组码字包含至少一测试命令。换言之,本发明的内嵌式测试模组诊断方法利用组码字串接来组成测试流程,此方式能减少储存测试命令所需的储存空间,举例来说,请一并参阅图6及7,图6为传统记录测试命令的示意图以及图7为本发明记录测试命令的示意图。以图6为例,若是有3个测试指令时,每个测试命令至少需要2个位元来编码,因此,就图6来说,就一共需要16个位元来储存8个测试命令。接下来请参阅图7,利用本发明的内嵌式测试模组及其诊断方法,将多个测试命令编码为一个编码字,所以只需花费3个位元储存,即可执行相同的测试命令。
步骤710由测试单元产生对应于第一资料的预期资料,同时测试单元比对第二资料以及预期资料,其中,当第二资料与预期资料相符即执行另一测试命令直到测试命令已执行完毕,并传送测试结果给测试单元,而当第二资料与预期资料相异则直接结束测试并传送诊断用途的错误资讯给测试单元。简言之,当记忆体产生的第二资料与预期资料相异时,测试单元就会马上输出错误资讯给外部的自动测试设备,并中止测试流程,使测试人员可以马上针对错误资讯对记忆体依错误的类型进行分类动作。其中,错误资讯例如包含分类资讯及测试结果。在这边要强调的是,本发明的内嵌式测试模组诊断方法中,测试流程通过串接至少一组码字形成,以减少储存测试命令的储存空间,因此与传统分别将个别的测试命令输入而形成测试流程不同。再者,本发明的内嵌式测试模组测试模式中,更提出当测试单元发现预期资料以及第二资料不同时,即马上中止测试流程,与传统需将所有测试命令都测试结束,才将错误资讯发送至外部的自动测试设备不同。
且,本发明更提出一种内嵌式测试模组诊断方法,请参阅图8,图8为本发明的内嵌式测试模组诊断方法的第二实施例的流程图。在图8中,步骤800提供第一资料给记忆体以执行测试动作并产生对应于第一资料的第二资料给测试单元,其中第一资料测试流程由测试单元转换而成记忆体可执行测试动作的状态,其中测试流程执行至少一组码字,组码字包含至少一测试命令。其中,本发明的第二实施例的步骤800其流程及其特征相同于第一实施例的步骤700,在此不加赘述。
步骤810由测试单元产生对应于第一资料的预期资料,同时测试单元比对第二资料以及预期资料,其中,当第二资料与预期资料相符即执行另一测试命令直到测试命令已执行完毕,并传送测试结果给测试单元,而当第二资料与预期资料相异时,则传送诊断用途的错误资讯给外部的自动测试设备,并执行另一测试命令直到测试流程已执行完毕。简言之,在本发明的第二实施例与第一实施例的不同点在于,即使测试单元发现第二资料与预期资料相异时,不会马上中止测试流程,但是会即时将错误资讯传输至外部的自动测试设备,其中,错误资讯系例如包含分类资讯及测试结果。在这边要特别强调的是,本发明的第二实施例与已知技术不同点在于,除了上开提到的测试流程通过串接至少一组码字形成,以减少储存测试命令的储存空间之外,若是测试单元发现多组相异的第二资料与预期资料,就会提供多个相对应的错误资讯给外部的自动测试设备,而已知技术无法提供错误发生点的相关资讯,因此会增加测试以及除错的时间
但是,上述的具体实施方式只是示例性的,是为了更好的使本领域技术人员能够理解本专利,不能理解为是对本专利包括范围的限制;只要是根据本专利所揭示精神的所作的任何等同变更或修饰,均落入本专利包括的范围。
Claims (20)
1.一种内嵌式测试模组,其特征在于:包含:
一连接埠;
一记忆体,该记忆体电性连接所述连接埠并且该记忆体用来储存一第一资料,其中该记忆体依据该第一资料测试以形成一第二资料,并由所述连接埠传输该第二资料;以及一测试单元,该测试单元执行一测试命令或另一测试命令产生所述第一资料以及对应于该第一资料的一预期资料,其中,该测试单元通过所述连接埠传输该第一资料给所述记忆体,并自所述连接埠接收所述第二资料,通过与所述预期资料比对,当所述第二资料与该预期资料相异时,则立即输出一错误资讯给外部的一自动测试设备,其中,所述测试命令与所述另一测试命令编码为一组码字。
2.如权利要求1所述的内嵌式测试模组,其特征在于:所述测试单元包含一控制单元、一序列产生单元、一测试图样产生单元,其中所述控制单元控制所述测试单元的运作并接收所述组码字,该序列产生单元用来解码所述组码字并产生相对应的一测试流程,所述测试图样产生单元用来将该测试流程转换成所述记忆体可辨识的所述第一资料以及产生所述预期资料,并比对所述第二资料及预期资料。
3.如权利要求2所述的内嵌式测试模组,其特征在于:所述记忆体执行所述测试流程以形成所述第二资料。
4.如权利要求3所述的内嵌式测试模组,其特征在于:当所述第二资料及预期资料不相符时,即中止所述测试流程。
5.如权利要求2所述的内嵌式测试模组,其特征在于:所述控制单元包含一控制器及一扫描器。
6.如权利要求2所述的内嵌式测试模组,其特征在于:所述序列产生单元包含一测试命令解码器及一测试序列产生器。
7.如权利要求2所述的内嵌式测试模组,其特征在于:所述测试图样产生单元包含一测试图样产生器、一预期资料比较器以及一提前中断单元。
8.如权利要求2所述的内嵌式测试模组,其特征在于:更包含一温度感测器电性连接所述测试单元,该温度感测器测量所述记忆体的一温度。
9.如权利要求8所述的内嵌式测试模组,其特征在于:所述记忆体执行所述测试流程以形成所述第二资料,当所述第二资料及预期资料不相符时,所述温度及记忆体的一存取时间范围储存至所述记忆体中,并且该温度及存取时间范围会被输出至所述自动测试设备以进行分类及错误分析。
10.如权利要求2所述的内嵌式测试模组,其特征在于:更包含一频率产生器电性连接所述记忆体及测试单元,该测试单元依据所述测试命令设定所述频率产生器的一频率,使所述记忆体在该频率下操作。
11.如权利要求10所述的内嵌式测试模组,其特征在于:所述记忆体执行所述测试流程以形成所述第二资料,当所述第二资料及预期资料不相符时,所述频率及记忆体的一存取时间范围储存至所述记忆体中,并且所述频率及存取时间范围会被输出至所述自动测试设备以进行分类及错误分析。
12.如权利要求2所述的内嵌式测试模组,其特征在于:更包含一电压稳压器电性连接所述记忆体及测试单元,该测试单元依据所述测试命令设定该电压稳压器的一电压,使所述记忆体在该电压下操作。
13.如权利要求12所述的内嵌式测试模组,其特征在于:所述记忆体执行所述测试流程以形成所述第二资料,当所述第二资料及预期资料不相符时,所述电压及记忆体的一存取时间范围储存至该记忆体中,并且所述电压及存取时间范围会被输出至所述自动测试设备以进行分类及错误分析。
14.如权利要求1所述的内嵌式测试模组,其特征在于:所述错误资讯包含分类资讯及测试结果,且该错误资讯可被储存记录于记忆体中。
15.如权利要求1所述的内嵌式测试模组,其特征在于:更包含另一组码字,其中所述组码字与该另一组码字串接以形成一测试流程。
16.如权利要求1所述的内嵌式测试模组,其特征在于:所述记忆体为非挥发性记忆体。
17.一种内嵌式测试模组诊断方法,其特征在于:包含:
提供一第一资料给一记忆体以执行测试动作并产生对应于该第一资料的一第二资料给一测试单元,其中该第一资料由该测试单元转换而成该记忆体可执行测试动作的状态的一测试流程,其中该测试流程执行至少一组码字,该组码字包含至少一测试命令;以及
由所述测试单元产生对应于所述第一资料的一预期资料,同时该测试单元比对所述第二资料以及预期资料,其中,当所述第二资料与预期资料相符即执行另一测试命令直到所述测试流程已执行完毕,并传送一测试结果给外部的一自动测试设备,而当所述第二资料与预期资料相异则直接结束测试并传送诊断用途的一错误资讯给该自动测试设备。
18.如权利要求17所述的内嵌式测试模组诊断方法,其特征在于:所述错误资讯包含分类资讯及测试结果,且该错误资讯可被储存记录于记忆体中。
19.一种内嵌式测试模组诊断方法,其特征在于:包含:
提供一第一资料给一记忆体以执行测试动作并产生对应于该第一资料的一第二资料给一测试单元,其中该第一资料由该测试单元转换而成该记忆体可执行测试动作的状态的一测试流程,其中该测试流程执行至少一组码字,该组码字包含至少一测试命令;以及
由所述测试单元产生对应于所述第一资料的一预期资料,同时该测试单元比对所述第二资料以及预期资料,其中,当所述第二资料与预期资料相符即执行另一测试命令直到该测试命令已执行完毕,并传送一测试结果给外部的一自动测试设备,而当所述第二资料与预期资料相异,则传送诊断用途的一错误资讯给所述自动测试设备,并执行所述另一测试命令直到该测试流程已执行完毕。
20.如权利要求19所述的内嵌式测试模组诊断方法,其特征在于:所述错误资讯包含分类资讯及测试结果,且该错误资讯可被储存记录于记忆体中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099139544A TWI463502B (zh) | 2010-11-17 | 2010-11-17 | 內嵌式測試模組 |
TW099139544 | 2010-11-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102467974A true CN102467974A (zh) | 2012-05-23 |
Family
ID=46048949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105703058A Pending CN102467974A (zh) | 2010-11-17 | 2010-12-02 | 内嵌式测试模组及其诊断方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120124441A1 (zh) |
CN (1) | CN102467974A (zh) |
TW (1) | TWI463502B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10311964B2 (en) | 2016-12-27 | 2019-06-04 | Industrial Technology Research Institute | Memory control circuit and memory test method |
TWI833574B (zh) * | 2023-02-08 | 2024-02-21 | 南亞科技股份有限公司 | 記憶體測試驗證系統及記憶體測試驗證方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860448B2 (en) * | 2011-07-15 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test schemes and apparatus for passive interposers |
US9959186B2 (en) * | 2012-11-19 | 2018-05-01 | Teradyne, Inc. | Debugging in a semiconductor device test environment |
FR3033412B1 (fr) * | 2015-03-06 | 2019-04-12 | Starchip | Testeur de circuits integres sur une galette de silicium et circuit integre. |
TWI714169B (zh) * | 2019-07-17 | 2020-12-21 | 美商第一檢測有限公司 | 記憶體測試方法 |
CN113391184A (zh) * | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
CN113393892A (zh) * | 2020-03-11 | 2021-09-14 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
US11990197B2 (en) * | 2020-12-21 | 2024-05-21 | Micron Technology, Inc. | Peak power management connectivity check in a memory device |
US11495313B1 (en) * | 2021-09-01 | 2022-11-08 | Nuvoton Technology Corporation | Fail-safe IC production testing |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020121913A1 (en) * | 2000-12-28 | 2002-09-05 | Advanced Micro Devices, Inc. | Tester with independent control of devices under test |
US20030002365A1 (en) * | 2001-06-29 | 2003-01-02 | Fujitsu Limited | Test apparatus for semiconductor device |
CN1503133A (zh) * | 2002-10-30 | 2004-06-09 | ���µ�����ҵ��ʽ���� | 非易失性存储器微机芯片及其测试方法 |
US20050030807A1 (en) * | 2003-06-30 | 2005-02-10 | Martin Perner | Circuit and method for refreshing memory cells of a dynamic memory |
US20050229064A1 (en) * | 2004-04-12 | 2005-10-13 | Guidry David W | Methods and systems for digital testing on automatic test equipment (ATE) |
US20070002649A1 (en) * | 2005-05-18 | 2007-01-04 | Stmicroelectronics Pvt. Ltd. | Area efficient memory architecture with decoder self test and debug capability |
US7191368B1 (en) * | 1998-10-30 | 2007-03-13 | Ltx Corporation | Single platform electronic tester |
US20080077836A1 (en) * | 2006-09-27 | 2008-03-27 | Khoche A Jay | Diagnostic Information Capture from Memory Devices with Built-in Self Test |
TW200916805A (en) * | 2007-10-09 | 2009-04-16 | Advantest Corp | Test apparature and test method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7599223B2 (en) * | 2006-09-12 | 2009-10-06 | Sandisk Corporation | Non-volatile memory with linear estimation of initial programming voltage |
US8386867B2 (en) * | 2009-07-02 | 2013-02-26 | Silicon Image, Inc. | Computer memory test structure |
-
2010
- 2010-11-17 TW TW099139544A patent/TWI463502B/zh active
- 2010-12-02 CN CN2010105703058A patent/CN102467974A/zh active Pending
-
2011
- 2011-01-05 US US12/984,988 patent/US20120124441A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7191368B1 (en) * | 1998-10-30 | 2007-03-13 | Ltx Corporation | Single platform electronic tester |
US20020121913A1 (en) * | 2000-12-28 | 2002-09-05 | Advanced Micro Devices, Inc. | Tester with independent control of devices under test |
US20030002365A1 (en) * | 2001-06-29 | 2003-01-02 | Fujitsu Limited | Test apparatus for semiconductor device |
CN1503133A (zh) * | 2002-10-30 | 2004-06-09 | ���µ�����ҵ��ʽ���� | 非易失性存储器微机芯片及其测试方法 |
US20050030807A1 (en) * | 2003-06-30 | 2005-02-10 | Martin Perner | Circuit and method for refreshing memory cells of a dynamic memory |
US20050229064A1 (en) * | 2004-04-12 | 2005-10-13 | Guidry David W | Methods and systems for digital testing on automatic test equipment (ATE) |
US20070002649A1 (en) * | 2005-05-18 | 2007-01-04 | Stmicroelectronics Pvt. Ltd. | Area efficient memory architecture with decoder self test and debug capability |
US20080077836A1 (en) * | 2006-09-27 | 2008-03-27 | Khoche A Jay | Diagnostic Information Capture from Memory Devices with Built-in Self Test |
TW200916805A (en) * | 2007-10-09 | 2009-04-16 | Advantest Corp | Test apparature and test method |
Non-Patent Citations (1)
Title |
---|
CHARLES LEFURGY等: "Improving Code Density Using Compression Techniques", 《IEEE: PROCEEDINGS OF MICRO-30》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10311964B2 (en) | 2016-12-27 | 2019-06-04 | Industrial Technology Research Institute | Memory control circuit and memory test method |
TWI833574B (zh) * | 2023-02-08 | 2024-02-21 | 南亞科技股份有限公司 | 記憶體測試驗證系統及記憶體測試驗證方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120124441A1 (en) | 2012-05-17 |
TWI463502B (zh) | 2014-12-01 |
TW201222553A (en) | 2012-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102467974A (zh) | 内嵌式测试模组及其诊断方法 | |
US6760865B2 (en) | Multiple level built-in self-test controller and method therefor | |
US6347056B1 (en) | Recording of result information in a built-in self-test circuit and method therefor | |
CN106556793B (zh) | 芯片测试系统及测试方法 | |
CN100392617C (zh) | 片上系统与应用于其中的测试/除错方法 | |
US20020175697A1 (en) | Efficient parallel testing of semiconductor devices using a known good device to generate expected responses | |
CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
US7428662B2 (en) | Testing a data store using an external test unit for generating test sequence and receiving compressed test results | |
CN101996687A (zh) | 基于扫描测试的多个sram的内建自测试方法 | |
US20060028891A1 (en) | Built-in self diagnosis device for a random access memory and method of diagnosing a random access memory | |
JP4334463B2 (ja) | 半導体集積回路のテスト装置および方法 | |
US7765442B2 (en) | Memory device testable without using data and dataless test method | |
JP2004520673A (ja) | 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法 | |
CN101923897A (zh) | 半导体集成电路和用于半导体集成电路的测试方法 | |
CN102013274B (zh) | 一种存储器的自检测电路和方法 | |
US9564245B2 (en) | Integrated circuit defect detection and repair | |
CN108648780B (zh) | 一种存储器测试系统、方法及存储介质 | |
CN105047229B (zh) | 一种用于rram的存储单元片内自测电路及方法 | |
Manasa et al. | Implementation of BIST technology using March-LR algorithm | |
US10127996B2 (en) | Test circuit for memory device and semiconductor integrated device including the test circuit | |
US20020174394A1 (en) | External control of algorithm execution in a built-in self-test circuit and method therefor | |
JP2009099202A (ja) | 半導体記憶装置 | |
CN115691632B (zh) | 测试控制系统和方法 | |
CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
CN105097049A (zh) | 一种用于多页存储阵列的损坏单元片内统计系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120523 |