TWI833574B - 記憶體測試驗證系統及記憶體測試驗證方法 - Google Patents
記憶體測試驗證系統及記憶體測試驗證方法 Download PDFInfo
- Publication number
- TWI833574B TWI833574B TW112104463A TW112104463A TWI833574B TW I833574 B TWI833574 B TW I833574B TW 112104463 A TW112104463 A TW 112104463A TW 112104463 A TW112104463 A TW 112104463A TW I833574 B TWI833574 B TW I833574B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- memory
- object under
- under test
- data
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 251
- 238000012795 verification Methods 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 title claims description 52
- 230000006870 function Effects 0.000 claims abstract description 37
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 230000008878 coupling Effects 0.000 claims abstract description 4
- 238000010168 coupling process Methods 0.000 claims abstract description 4
- 238000005859 coupling reaction Methods 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000007664 blowing Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一種記憶體測試驗證系統包含驗證裝置、記憶體及主機板。記憶體用以儲存複數個指令及測試演算法。主機板包含測試器及處理器。測試器具有測試位置，並用以耦接於待測物。處理器耦接於測試器，並用以根據記憶體的複數個指令以生成連接演算法。處理器根據連接演算法透過測試器耦接於待測物。處理器根據測試演算法的第一功能以熔斷待測物的第一陣列保險絲。驗證裝置量測待測物的時間延遲資料、時間偏移資料或功能資料。處理器判斷待測物的時間延遲資料是否延遲。當處理器判定待測物的時間延遲資料無延遲時，則輸出測試結果。
Description
本案係有關於一種測試驗證系統及測試驗證方法，且特別是關於一種記憶體測試驗證系統及記憶體測試驗證方法。
目前若要於記憶體（例如：動態隨機存取記憶體（Dynamic Random Access Memory, DRAM））進行測試或驗證，需要專門的測試與驗證設備儀器。上述專門的測試與驗證設備儀器體積往往相當龐大，需要佔地好幾坪且所費不貲，往往須要花費千萬，甚至億元。
由於專門的測試與驗證設備儀器相當昂貴跟龐大，若客戶發生客訴時，往往只能等樣品送達檢測，造成檢測時間的延宕，讓客訴無法即時解決，進一步造成公司的損失。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本案實施例的重要/關鍵元件或界定本案的範圍。
本案內容之一技術態樣係關於一種記憶體測試驗證系統。記憶體測試驗證系統包含驗證裝置、記憶體及主機板。記憶體用以儲存複數個指令及測試演算法。主機板包含測試器及處理器。測試器具有測試位置，並用以耦接於待測物。處理器耦接於測試器，並用以根據記憶體的複數個指令以生成連接演算法。處理器根據連接演算法透過測試器耦接於待測物。處理器根據測試演算法的第一功能以熔斷待測物的第一陣列保險絲。驗證裝置量測待測物的時間延遲資料、時間偏移資料或功能資料。處理器判斷待測物的時間延遲資料是否延遲。當處理器判定待測物的時間延遲資料無延遲時，則輸出測試結果。
本案內容之另一技術態樣係關於一種記憶體測試驗證方法。記憶體測試驗證方法包含以下步驟：根據記憶體的複數個指令以生成連接演算法；根據連接演算法透過測試器耦接於待測物；根據測試演算法的第一功能以熔斷待測物的第一陣列保險絲；藉由驗證裝置量測待測物的時間延遲資料、時間偏移資料或功能資料；判斷待測物的時間延遲資料是否延遲；以及當判定待測物的時間延遲資料無延遲時，則輸出測試結果。
因此，根據本案之技術內容，本案實施例所示之記憶體測試驗證系統及記憶體測試驗證方法得以透過簡易的裝置及演算法的搭配使用，以達到記憶體元件的測試與檢測。
在參閱下文實施方式後，本案所屬技術領域中具有通常知識者當可輕易瞭解本案之基本精神及其他發明目的，以及本案所採用之技術手段與實施態樣。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本案的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本案具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本案所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
另外，關於本文中所使用之「耦接」或「連接」，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
在本文中，用語『器』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。
說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。
第1圖係依照本案一實施例繪示一種記憶體測試驗證系統的方塊示意圖。如圖所示，記憶體測試驗證系統100包含驗證裝置110、記憶體120及主機板130，且主機板130包含測試器131及處理器132。於連接關係，驗證裝置110耦接於主機板130，記憶體120耦接於主機板130，於主機板130內，處理器132耦接於測試器131。
在一些實施例中，主機板130的尺寸範圍可以小於
公分（cm），測試器131的尺寸範圍可以小於
公分（cm），但本案不以此為限。在一些實施例中，主機板130的尺寸範圍可以為一般人可攜帶的大小（例如：小於32吋行李箱大小），藉此達到便於攜帶（portable）使用的效果，進一步可以帶到客戶所在地處理問題（issue），但本案不以此為限。
在一實施例中，記憶體120用以儲存複數個指令及測試演算法。測試器131具有測試位置1311（如第2圖及第3圖所示），並用以耦接於待測物900。處理器132用以根據記憶體120的複數個指令以生成連接演算法。處理器132根據連接演算法透過測試器131耦接於待測物900。處理器132根據測試演算法的第一功能以熔斷待測物900的第一陣列保險絲。驗證裝置110量測待測物900的時間延遲資料、時間偏移資料或功能資料。處理器132判斷待測物900的時間延遲資料是否延遲。當處理器132判定待測物的時間延遲資料無延遲時，則輸出測試結果。在一些實施例中，測試器131可以支援待測物900高速及低速的讀寫（例如：支援記憶體元件（DDR4）的寫入或讀取速度為3200），但本案不以此為限。
為透過簡易的裝置及演算法的搭配使用，以達到記憶體元件的測試與檢測，本案提供如第1圖所示之記憶體測試驗證系統100，其相關操作詳細說明如後所述。
第2圖係依照本案一實施例繪示一種記憶體測試驗證系統之主機板的示意圖。第3圖係依照本案一實施例繪示一種記憶體測試驗證系統之測試器的示意圖。第4圖係依照本案一實施例繪示一種記憶體測試驗證系統之待測物的方塊示意圖。請一併參閱第1圖至第4圖，在一實施例中，於操作上，記憶體120用以儲存複數個指令及測試演算法。舉例而言，複數個指令可以為C語言或任何的語言編碼（code），測試演算法可以為任何用於記憶體元件（memory element）測試的演算法或軟體，但本案不以此為限。
然後，測試器131具有測試位置1311（如第2圖及第3圖所示），並用以耦接於待測物900。舉例而言，測試器131可以任何用於耦接/連接待測物900的電路板、元件或裝置，待測物900可以為動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）或任何記憶體元件，但本案不以此為限。此外，第2圖為第3圖的測試器131插入（或稱耦接）於主機板130的示意圖。
隨後，處理器132用以根據記憶體120的複數個指令以生成連接演算法。再者，處理器132根據連接演算法透過測試器131耦接於待測物900。舉例而言，處理器132可以使用C語言編撰成底層程序（bottom layer program），且連接演算法可以為上述的底層程序，但本案不以此為限。
然後，處理器132根據測試演算法的第一功能以熔斷待測物900的第一陣列保險絲910（如第4圖所示）。舉例而言，測試演算法的第一功能可以為任何用於將待測物900的第一陣列保險絲（fuse）910熔斷的功能（function）或相關軟體，但本案不以此為限。
隨後，驗證裝置110量測待測物900的時間延遲資料、時間偏移資料或功能資料。舉例而言，時間延遲（Timing delay）資料可以為驗證裝置110所量測的任何有關於待測物900訊號間時間延遲的資料，時間偏移（Timing shift）資料可以為驗證裝置110所量測的任何有關於待測物900訊號間時間偏移的資料，功能資料可以為驗證裝置110所量測的任何有關於待測物900功能方面的資料（例如：功能提昇（function enhance）或透過上述功能導引至第二電路路徑（2nd circuit path）），但本案不以此為限。在一些實施例中，驗證裝置110可以為示波器（oscilloscope）、邏輯分析儀（Logic Analyzer, LA）或訊號完整性（Signal integrity, SI）測試儀，但本案不以此為限。
再者，處理器132判斷待測物900的時間延遲資料是否延遲。然後，當處理器132判定待測物900的時間延遲資料無延遲時，則輸出測試結果。舉例而言，待測物900的時間延遲資料無延遲時，代表待測物900的相關訊號得以同步，即為正常，此時處理器132可以輸出測試結果為通過（pass），反之則為失敗（fail），但本案不以此為限。
在一些實施例中，處理器132判斷待測物900的時間偏移資料是否偏移（shift）。然後，當處理器132判定待測物900的時間延遲資料無偏移時，則輸出測試結果。舉例而言，處理器132判斷待測物900的時間偏移資料是否偏移的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於處理器132判斷待測物900的時間偏移資料是否偏移中其他操作的描述。
在一些實施例中，處理器132判斷待測物900的功能資料是否奏效（work）。然後，當處理器132判定待測物900的功能資料奏效時，則輸出測試結果。舉例而言，處理器132判斷待測物900的功能資料是否奏效的操作相似，為簡潔起見，此處將省略關於處理器132判斷待測物900的功能資料是否奏效中其他操作的描述。
在一實施例中，處理器132根據測試演算法的第二功能以熔斷待測物900的第二陣列保險絲920（如第4圖所示）。舉例而言，測試演算法的第二功能可以為任何用於將待測物900的第二陣列保險絲（fuse）920熔斷的功能（function）或相關軟體，但本案不以此為限。
然後，驗證裝置110量測待測物900的訊號資料或狀態資料。舉例而言，訊號資料可以為驗證裝置110所量測的任何有關於待測物900的訊號波型或訊號物理量，狀態資料可以為驗證裝置110所量測的任何有關於待測物900的狀態變化，例如：原本待測物900從無法讀寫變為可讀寫，但本案不以此為限。
隨後，處理器132判斷待測物900的訊號資料是否有雜訊。再者，當處理器132判定訊號資料無雜訊時，則輸出測試結果。舉例而言，待測物900的訊號資料無雜訊時，代表待測物900的相關訊號的雜訊問題已被解決（例如：有雜訊的訊號資料於示波器中有許多毛邊，而無雜訊的訊號資料於示波器中則相對較為圓滑），回歸為正常，此時處理器132可以輸出測試結果為通過（pass），反之則為失敗（fail），但本案不以此為限。
在一些實施例中，處理器132判斷待測物900的狀態資料是否改變。然後，當處理器132判定狀態資料改變時，則輸出測試結果。舉例而言，處理器132判斷待測物900的狀態資料是否改變的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於處理器132判斷待測物900的狀態資料是否改變中其他操作的描述。
在一實施例中，處理器132根據測試演算法的預燒功能對待測物900的第一陣列保險絲910（如第4圖所示）或第二陣列保險絲920進行預燒。舉例而言，職員可以先行使用驗證裝置110對待測物900進行簡易量測，確認待測物900的品質，若發現待測物900有瑕疵時（例如：不符合客戶要求水準），可以透過測試演算法的預燒功能對待測物900的第一陣列保險絲910或第二陣列保險絲920進行預燒，以符合出貨水準，但本案不以此為限。在一些實施例中，對待測物900的第一陣列保險絲910或第二陣列保險絲920進行預燒可以為可逆之手段，亦即當職員對指定之第一陣列保險絲910或第二陣列保險絲920預燒錯誤時，仍可以回復指定之第一陣列保險絲910或第二陣列保險絲920的原先狀態，但本案不以此為限。
在一實施例中，處理器132根據連接演算法的定義功能定義待測物900的複數個訊號端，且複數個訊號端包含指令端、位址端及資料端的其中至少一者。舉例而言，連接演算法的定義功能可以為任何用於定義待測物900的複數個訊號端（Pin）的功能或操作，且複數個訊號端可以為指令端（command pin）、位址端（address pin）及/或資料端（data pin），但本案不以此為限。
在一實施例中，處理器132包含現場可程式邏輯閘陣列（FPGA）。舉例而言，處理器132可以為任何用於執行連接演算法或測試演算法的處理器（例如：中央處理單元（Central Processing Unit, CPU）或微控制器單元（microcontroller, MCU））或現場可程式邏輯閘陣列（Field Programmable Gate Array , FPGA），但本案不以此為限。
此外，本案的記憶體測試驗證系統100中構成的硬體（例如：驗證裝置110、記憶體120及主機板130）皆為可自行組裝，而演算法（例如：連接演算法、測試演算法）則可以自行撰寫，得以達成有效降低設備成本（成本可以小於百萬台幣）的效果。
在一些實施例中，請參閱第4圖，第一陣列保險絲910耦接於出口端（Periphery）911，第二陣列保險絲920耦接於主陣列元件（Main array）921。舉例而言，熔斷第一陣列保險絲910後可以針對出口端911的瑕疵做改善，熔斷第二陣列保險絲920後可以針對主陣列元件921的瑕疵做改善，但本案不以此為限。在一些實施例中，主陣列元件921可以具有多個子陣列元件，且多個子陣列元件有其對應的第二陣列保險絲920，故當其中一個子陣列元件有瑕疵時，可以透過測試演算法的第二功能熔斷相對應的第二陣列保險絲920，以修復此子陣列元件，但本案不以此為限。
在一些實施例中，記憶體測試驗證系統100可以具有升壓電路，並透過升壓電路對第一陣列保險絲910或第二陣列保險絲920施加5～6伏特（V）的電壓，藉此熔斷第一陣列保險絲910或第二陣列保險絲920，但本案不以此為限。
在一些實施例中，記憶體測試驗證系統100可以具有連接卡。舉例而言，連接卡可以用於耦接於驗證裝置110的任何電路板或轉接板，但本案不以此為限。
第5圖係依照本案一實施例繪示一種記憶體測試驗證方法的步驟流程圖。為使第5圖之記憶體測試驗證方法500易於理解，請參閱第1圖至第5圖。第5圖之記憶體測試驗證方法500之步驟詳述如後。
於510步驟中， 根據記憶體的複數個指令以生成連接演算法。在一實施例中，藉由處理器132用以根據記憶體120的複數個指令以生成連接演算法。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
於520步驟中，根據連接演算法透過測試器耦接於待測物。在一實施例中，藉由處理器132根據連接演算法透過測試器131耦接於待測物900。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
於530步驟中，根據測試演算法的第一功能以熔斷待測物的第一陣列保險絲。在一實施例中，藉由處理器132根據測試演算法的第一功能以熔斷待測物900的第一陣列保險絲910（如第4圖所示）。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
於540步驟中，藉由驗證裝置量測待測物的時間延遲資料、時間偏移資料或功能資料。在一實施例中，藉由驗證裝置110量測待測物900的時間延遲資料、時間偏移資料或功能資料。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
於550步驟中，判斷待測物的時間延遲資料是否延遲。在一實施例中，藉由處理器132判斷待測物900的時間延遲資料是否延遲。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
於560步驟中，當判定待測物的時間延遲資料無延遲時，則輸出測試結果。在一實施例中，當藉由處理器132判定待測物900的時間延遲資料無延遲時，則輸出測試結果。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一些實施例中，記憶體測試驗證方法500更包含以下步驟：判斷待測物900的時間偏移資料是否偏移；以及當判定待測物900的時間延遲資料無偏移時，則輸出測試結果。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一些實施例中，記憶體測試驗證方法500更包含以下步驟：判斷待測物900的功能資料是否奏效；以及當判定待測物900的功能資料奏效時，則輸出測試結果。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一實施例中，記憶體測試驗證方法500更包含以下步驟：根據測試演算法的第二功能以熔斷待測物900的第二陣列保險絲920；藉由驗證裝置110量測待測物900的訊號資料或狀態資料；判斷待測物900的訊號資料是否有雜訊；以及當判定訊號資料無雜訊時，則輸出測試結果。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一些實施例中，記憶體測試驗證方法500更包含以下步驟：判斷待測物900的狀態資料是否改變；以及當判定狀態資料改變時，則輸出測試結果。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一實施例中，記憶體測試驗證方法500更包含：根據測試演算法的預燒功能對待測物900的第一陣列保險絲910或第二陣列保險絲920進行預燒。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一實施例中，記憶體測試驗證方法500更包含：根據連接演算法的定義功能定義待測物900的複數個訊號端。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
在一實施例中，複數個訊號端包含指令端、位址端及資料端的其中至少一者。舉例而言，記憶體測試驗證方法500的操作與第1圖的記憶體測試驗證系統100的操作相似，為簡潔起見，此處將省略關於記憶體測試驗證方法500中其他操作的描述。
由上述本案實施方式可知，應用本案具有下列優點。本案實施例所示之記憶體測試驗證系統及記憶體測試驗證方法得以透過簡易的裝置及演算法的搭配使用，以達到記憶體元件的測試與檢測。
再者，本案記憶體測試驗證系統100之主機板130的尺寸範圍可以為一般人可攜帶的大小，藉此達到便於攜帶使用的效果。
然後，本案的記憶體測試驗證系統100中構成的硬體皆為可自行組裝，而演算法則可以自行撰寫，得以達成有效降低設備成本的效果。
雖然上文實施方式中揭露了本案的具體實施例，然其並非用以限定本案，本案所屬技術領域中具有通常知識者，在不悖離本案之原理與精神的情形下，當可對其進行各種更動與修飾，因此本案之保護範圍當以附隨申請專利範圍所界定者為準。
100:記憶體測試驗證系統
110:驗證裝置
120:記憶體
130:主機板
131:測試器
132:處理器
900:待測物
1311:測試位置
910:第一陣列保險絲
911:出口端
920:第二陣列保險絲
921:主陣列元件
500:記憶體測試驗證方法
510～560:步驟
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖係依照本案一實施例繪示一種記憶體測試驗證系統的方塊示意圖。
第2圖係依照本案一實施例繪示一種記憶體測試驗證系統之主機板的示意圖。
第3圖係依照本案一實施例繪示一種記憶體測試驗證系統之測試器的示意圖。
第4圖係依照本案一實施例繪示一種記憶體測試驗證系統之待測物的方塊示意圖。
第5圖係依照本案一實施例繪示一種記憶體測試驗證方法的步驟流程圖。
根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本案相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:記憶體測試驗證系統
110:驗證裝置
120:記憶體
130:主機板
131:測試器
132:處理器
900:待測物
Claims (10)
- 一種記憶體測試驗證系統，包含： 一驗證裝置； 一記憶體，用以儲存複數個指令及一測試演算法；以及 一主機板，包含： 一測試器，具有一測試位置，並用以耦接於一待測物；以及 一處理器，耦接於該測試器，並用以根據該記憶體的該些指令以生成一連接演算法，其中該處理器根據該連接演算法透過該測試器耦接於該待測物，其中該處理器根據該測試演算法的一第一功能以熔斷該待測物的一第一陣列保險絲，其中該驗證裝置量測該待測物的一時間延遲資料、一時間偏移資料或一功能資料，其中該處理器判斷該待測物的該時間延遲資料是否延遲，其中當該處理器判定該待測物的該時間延遲資料無延遲時，則輸出一測試結果。
- 如請求項1所述之記憶體測試驗證系統，其中該處理器根據該測試演算法的一第二功能以熔斷該待測物的一第二陣列保險絲，其中該驗證裝置量測該待測物的一訊號資料或一狀態資料，其中該處理器判斷該待測物的該訊號資料是否有雜訊，其中當處理器判定該訊號資料無雜訊時，則輸出該測試結果。
- 如請求項2所述之記憶體測試驗證系統，其中該處理器根據該測試演算法的一預燒功能對該待測物的該第一陣列保險絲或該第二陣列保險絲進行預燒。
- 如請求項1所述之記憶體測試驗證系統，其中該處理器根據該連接演算法的一定義功能定義該待測物的複數個訊號端，其中該些訊號端包含一指令端、一位址端及一資料端的其中至少一者。
- 如請求項1所述之記憶體測試驗證系統，其中該處理器包含一現場可程式邏輯閘陣列（FPGA）。
- 一種記憶體測試驗證方法，包含： 根據一記憶體的複數個指令以生成一連接演算法； 根據該連接演算法透過一測試器耦接於一待測物； 根據一測試演算法的一第一功能以熔斷該待測物的一第一陣列保險絲； 藉由一驗證裝置量測該待測物的一時間延遲資料、一時間偏移資料或一功能資料； 判斷該待測物的該時間延遲資料是否延遲；以及 當判定該待測物的該時間延遲資料無延遲時，則輸出一測試結果。
- 如請求項6所述之記憶體測試驗證方法，更包含： 根據該測試演算法的一第二功能以熔斷該待測物的一第二陣列保險絲； 藉由該驗證裝置量測該待測物的一訊號資料或一狀態資料； 判斷該待測物的該訊號資料是否有雜訊；以及 當判定該訊號資料無雜訊時，則輸出該測試結果。
- 如請求項7所述之記憶體測試驗證方法，更包含： 根據該測試演算法的一預燒功能對該待測物的該第一陣列保險絲或該第二陣列保險絲進行預燒。
- 如請求項6所述之記憶體測試驗證方法，更包含： 根據該連接演算法的一定義功能定義該待測物的複數個訊號端。
- 如請求項9所述之記憶體測試驗證方法，其中該些訊號端包含一指令端、一位址端及一資料端的其中至少一者。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112104463A TWI833574B (zh) | 2023-02-08 | 2023-02-08 | 記憶體測試驗證系統及記憶體測試驗證方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112104463A TWI833574B (zh) | 2023-02-08 | 2023-02-08 | 記憶體測試驗證系統及記憶體測試驗證方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI833574B true TWI833574B (zh) | 2024-02-21 |
| TW202433292A TW202433292A (zh) | 2024-08-16 |
Family
ID=90825120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112104463A TWI833574B (zh) | 2023-02-08 | 2023-02-08 | 記憶體測試驗證系統及記憶體測試驗證方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI833574B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW503394B (en) * | 2000-03-21 | 2002-09-21 | Toshiba Corp | Semiconductor memory device and its testing method |
| CN102467974A (zh) * | 2010-11-17 | 2012-05-23 | 厚翼科技股份有限公司 | 内嵌式测试模组及其诊断方法 |
| US20130246867A1 (en) * | 2012-03-15 | 2013-09-19 | Hyung-Gyun YANG | Test circuit, memory system, and test method of memory system |
| TW202123252A (zh) * | 2019-12-09 | 2021-06-16 | 英業達股份有限公司 | 透過記憶體模組內部線路測試記憶體模組之系統及方法 |
| TW202141271A (zh) * | 2020-04-24 | 2021-11-01 | 慧榮科技股份有限公司 | 具有即時中斷驗證功能的記憶體驗證系統及方法 |
-
2023
- 2023-02-08 TW TW112104463A patent/TWI833574B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW503394B (en) * | 2000-03-21 | 2002-09-21 | Toshiba Corp | Semiconductor memory device and its testing method |
| CN102467974A (zh) * | 2010-11-17 | 2012-05-23 | 厚翼科技股份有限公司 | 内嵌式测试模组及其诊断方法 |
| US20130246867A1 (en) * | 2012-03-15 | 2013-09-19 | Hyung-Gyun YANG | Test circuit, memory system, and test method of memory system |
| TW202123252A (zh) * | 2019-12-09 | 2021-06-16 | 英業達股份有限公司 | 透過記憶體模組內部線路測試記憶體模組之系統及方法 |
| TW202141271A (zh) * | 2020-04-24 | 2021-11-01 | 慧榮科技股份有限公司 | 具有即時中斷驗證功能的記憶體驗證系統及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447638B2 (ja) | 半導体装置のテスト方法及びシステム並びに記録媒体 | |
| KR19990069337A (ko) | 복합 반도체 메모리장치의자기 테스트 회로 및 이를 이용한 자기 테스트 방법 | |
| US5592077A (en) | Circuits, systems and methods for testing ASIC and RAM memory devices | |
| US6934205B1 (en) | Bist for parallel testing of on chip memory | |
| US7532994B2 (en) | Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method | |
| JP2010520486A (ja) | 複数のモジュールまたはサブモジュールを有する集積回路をテストして提供するためのシステムおよび方法 | |
| TWM326153U (en) | Circuit testing apparatus | |
| TWI833574B (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 | |
| TWI841518B (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 | |
| US8037089B2 (en) | Test system | |
| TW202433292A (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 | |
| TW202433293A (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 | |
| TW202433294A (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 | |
| US11734409B2 (en) | Determining electronic component authenticity via electronic signal signature measurement | |
| US5999468A (en) | Method and system for identifying a memory module configuration | |
| JP3404488B2 (ja) | 半導体記憶装置とその試験方法 | |
| JPH11211793A (ja) | Ｉｃ試験装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JP2001357696A (ja) | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 | |
| KR100253707B1 (ko) | 반도체 메모리소자의 테스트장치 및 방법 | |
| TW201426291A (zh) | Pci-e切換開關測試系統及方法 | |
| JP3165131B2 (ja) | 半導体集積回路のテスト方法及びテスト回路 | |
| Baker et al. | Plug-and-Play iddq testing for test fixtures | |
| TWI234662B (en) | Test method of semiconductor packaged component | |
| JP2002197892A (ja) | 半導体装置の試験方法 |