JP2001357696A - 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 - Google Patents
半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体Info
- Publication number
- JP2001357696A JP2001357696A JP2000180850A JP2000180850A JP2001357696A JP 2001357696 A JP2001357696 A JP 2001357696A JP 2000180850 A JP2000180850 A JP 2000180850A JP 2000180850 A JP2000180850 A JP 2000180850A JP 2001357696 A JP2001357696 A JP 2001357696A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- fail
- sub
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 被検査メモリのアドレス不良を検査するため
の技術であって、検査コストの低減を図るとともに、不
良原因の特定を可能とする。 【解決手段】 被検査メモリＭのアドレス領域を複数の
アドレスブロックＡＢ１〜ＡＢ４に領域分割する一方、
フェイルメモリＦＭをアドレスブロックのサイズ毎に分
割して複数のサブフェイルメモリＦＭ１〜ＦＭ３とし、
被検査メモリＭを検査して判定した不良アドレスのアド
レスブロックに対応してサブフェイルメモリのうちの１
つを選択し、選択されたサブフェイルメモリ中の対応す
るアドレスに不良アドレスの情報を書き込む。被検査メ
モリＭのアドレスサイズよりも小さいサイズのフェイル
メモリＦＭを用いて不良情報の記憶を可能とし、検査コ
ストの低減を可能とする。また、読み出し回数毎の不良
アドレスの情報を取り出すことが可能になり、不良原因
の特定を容易に行うことが可能になる。
の技術であって、検査コストの低減を図るとともに、不
良原因の特定を可能とする。 【解決手段】 被検査メモリＭのアドレス領域を複数の
アドレスブロックＡＢ１〜ＡＢ４に領域分割する一方、
フェイルメモリＦＭをアドレスブロックのサイズ毎に分
割して複数のサブフェイルメモリＦＭ１〜ＦＭ３とし、
被検査メモリＭを検査して判定した不良アドレスのアド
レスブロックに対応してサブフェイルメモリのうちの１
つを選択し、選択されたサブフェイルメモリ中の対応す
るアドレスに不良アドレスの情報を書き込む。被検査メ
モリＭのアドレスサイズよりも小さいサイズのフェイル
メモリＦＭを用いて不良情報の記憶を可能とし、検査コ
ストの低減を可能とする。また、読み出し回数毎の不良
アドレスの情報を取り出すことが可能になり、不良原因
の特定を容易に行うことが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体メモリの検査
方法に関し、特に検査により得られた不良情報を記憶す
るフェイルメモリのサイズを縮小するとともに、不良原
因の解析を容易にした検査方法と、その検査用プログラ
ムを記録した記録媒体に関する。
方法に関し、特に検査により得られた不良情報を記憶す
るフェイルメモリのサイズを縮小するとともに、不良原
因の解析を容易にした検査方法と、その検査用プログラ
ムを記録した記録媒体に関する。
【０００２】
【従来の技術】半導体メモリの検査方法の一つとして、
被検査メモリの各アドレスに対してデータを書き込み、
かつ書き込んだアドレスに対してデータを読み出すこと
で、当該読み出したデータが書き込んだデータと一致し
ない場合に、当該アドレスを不良アドレスとして判定す
る技術がある。そして、判定した不良アドレスは、フェ
イルメモリに記憶し、その後に当該フェイルメモリ上の
不良アドレスを検出することで、被検査メモリ全体の不
良アドレスを認識し、検査を行っている。図７はその一
例を示す図であり、被検査メモリＭと同じアドレスサイ
ズのフェイルメモリＦＭが設けられており、被検査メモ
リＭにおいて不良が判定されたときには、当該被検査メ
モリＭの当該不良アドレスに対応するフェイルメモリＦ
Ｍのアドレスに不良情報として、例えば「１」を書き込
んでいる。そして、被検査メモリＭの全アドレスに対し
て検査を実行した後に、フェイルメモリＦＭに「１」が
書き込まれているアドレスを認識し、被検査メモリＭの
検査を行っている。
被検査メモリの各アドレスに対してデータを書き込み、
かつ書き込んだアドレスに対してデータを読み出すこと
で、当該読み出したデータが書き込んだデータと一致し
ない場合に、当該アドレスを不良アドレスとして判定す
る技術がある。そして、判定した不良アドレスは、フェ
イルメモリに記憶し、その後に当該フェイルメモリ上の
不良アドレスを検出することで、被検査メモリ全体の不
良アドレスを認識し、検査を行っている。図７はその一
例を示す図であり、被検査メモリＭと同じアドレスサイ
ズのフェイルメモリＦＭが設けられており、被検査メモ
リＭにおいて不良が判定されたときには、当該被検査メ
モリＭの当該不良アドレスに対応するフェイルメモリＦ
Ｍのアドレスに不良情報として、例えば「１」を書き込
んでいる。そして、被検査メモリＭの全アドレスに対し
て検査を実行した後に、フェイルメモリＦＭに「１」が
書き込まれているアドレスを認識し、被検査メモリＭの
検査を行っている。
【０００３】
【発明が解決しようとする課題】このように、従来の検
査方法では、被検査メモリの不良アドレスを記憶するた
めに、被検査メモリのアドレスサイズと同じサイズのフ
ェイルメモリサイズが必要とされているため、被検査メ
モリの大容量化に伴ってフェイルメモリサイズも大容量
化してしまうという問題がある。特に、実際の被検査メ
モリにおいては、全てのアドレスが不良になるとは限ら
ず、少数アドレスが不良になる場合の方が多いので、フ
ェイルメモリの殆どのアドレスには不良アドレスが記憶
されることがなく、結果として無駄となる。また、より
重要なのは少数アドレスの不良を調べることであるが、
フェイルメモリに記憶された少数アドレスの不良を調べ
るために、フェイルメモリの全てのアドレスに対してア
クセスを行なうことになり、検査効率が悪くなる。その
ため、フェイルメモリ使用効率が悪く、検査コストが上
昇するという問題点があった。
査方法では、被検査メモリの不良アドレスを記憶するた
めに、被検査メモリのアドレスサイズと同じサイズのフ
ェイルメモリサイズが必要とされているため、被検査メ
モリの大容量化に伴ってフェイルメモリサイズも大容量
化してしまうという問題がある。特に、実際の被検査メ
モリにおいては、全てのアドレスが不良になるとは限ら
ず、少数アドレスが不良になる場合の方が多いので、フ
ェイルメモリの殆どのアドレスには不良アドレスが記憶
されることがなく、結果として無駄となる。また、より
重要なのは少数アドレスの不良を調べることであるが、
フェイルメモリに記憶された少数アドレスの不良を調べ
るために、フェイルメモリの全てのアドレスに対してア
クセスを行なうことになり、検査効率が悪くなる。その
ため、フェイルメモリ使用効率が悪く、検査コストが上
昇するという問題点があった。
【０００４】また、前記したような検査を行う場合、従
来では被検査メモリの同一アドレスに対して１回のデー
タの書き込み、読み出しを行ない、これから得られる不
良アドレスをフェイルメモリに記憶している。そのた
め、不良アドレスを検査することは可能であるが、不良
の発生頻度や、発生状況等を把握することは困難であ
り、不良原因を特定することが難しいという問題があ
る。この場合、同一アドレスに対して複数回の検査を行
うことが考えられる。すなわち、１回でも不良があれば
そのアドレスは不良であり、複数回の全ての読み出しが
良であればそのアドレスは良とするものであり、これに
より、不良の発生頻度や発生状況をある程度把握するこ
とは可能になる。しかしながら、複数回の検査のそれぞ
れにおいて、前記したようなフェイルメモリに対して不
良アドレスの記憶を行うことは、前記したフェイルメモ
リ使用効率の問題が、検査回数倍だけ増大することにな
り、実際の半導体メモリの評価ラインにおいてこのよう
な検査方法を実現することは極めて困難なものになる。
また、被検査メモリの全アドレスに対して同一の検査を
複数回繰り返して行うことは、１回の検査に比較すると
検査時間が複数倍になることであり、検査コストが増大
するという問題が生じる。
来では被検査メモリの同一アドレスに対して１回のデー
タの書き込み、読み出しを行ない、これから得られる不
良アドレスをフェイルメモリに記憶している。そのた
め、不良アドレスを検査することは可能であるが、不良
の発生頻度や、発生状況等を把握することは困難であ
り、不良原因を特定することが難しいという問題があ
る。この場合、同一アドレスに対して複数回の検査を行
うことが考えられる。すなわち、１回でも不良があれば
そのアドレスは不良であり、複数回の全ての読み出しが
良であればそのアドレスは良とするものであり、これに
より、不良の発生頻度や発生状況をある程度把握するこ
とは可能になる。しかしながら、複数回の検査のそれぞ
れにおいて、前記したようなフェイルメモリに対して不
良アドレスの記憶を行うことは、前記したフェイルメモ
リ使用効率の問題が、検査回数倍だけ増大することにな
り、実際の半導体メモリの評価ラインにおいてこのよう
な検査方法を実現することは極めて困難なものになる。
また、被検査メモリの全アドレスに対して同一の検査を
複数回繰り返して行うことは、１回の検査に比較すると
検査時間が複数倍になることであり、検査コストが増大
するという問題が生じる。
【０００５】本発明の目的は、被検査メモリのアドレス
サイズよりも小さいサイズのフェイルメモリを用いて不
良情報を記憶することで、フェイルメモリの使用効率を
改善し、かつ検査コストを低減できる検査方法を提供す
ることである。また、本発明の他の目的は、フェイルメ
モリの前記した問題を解消する一方で、不良原因の特定
を容易に行うことができる検査方法を提供することであ
る。さらに、本発明は、前記した検査方法を実行するた
めの検査プログラムを記録した記録媒体を提供するもの
である。
サイズよりも小さいサイズのフェイルメモリを用いて不
良情報を記憶することで、フェイルメモリの使用効率を
改善し、かつ検査コストを低減できる検査方法を提供す
ることである。また、本発明の他の目的は、フェイルメ
モリの前記した問題を解消する一方で、不良原因の特定
を容易に行うことができる検査方法を提供することであ
る。さらに、本発明は、前記した検査方法を実行するた
めの検査プログラムを記録した記録媒体を提供するもの
である。
【０００６】
【課題を解決するための手段】本発明の半導体メモリ検
査装置は、半導体メモリを検査し、前記検査において判
定された前記被検査メモリの不良アドレスの情報をフェ
イルメモリの対応するアドレスに記憶する半導体メモリ
検査装置において、前記被検査メモリは、アドレス領域
を複数のアドレスブロックに領域分割されており、前記
フェイルメモリは、前記アドレスブロックのアドレスサ
イズ毎に分割され、かつ前記アドレブロックの数よりも
少ない数のサブフェイルメモリで構成され、前記不良ア
ドレスが判定されたアドレスブロックを前記サブフェイ
ルメモリに対応させて前記不良アドレスの情報を記憶す
るように構成したことを特徴とする。
査装置は、半導体メモリを検査し、前記検査において判
定された前記被検査メモリの不良アドレスの情報をフェ
イルメモリの対応するアドレスに記憶する半導体メモリ
検査装置において、前記被検査メモリは、アドレス領域
を複数のアドレスブロックに領域分割されており、前記
フェイルメモリは、前記アドレスブロックのアドレスサ
イズ毎に分割され、かつ前記アドレブロックの数よりも
少ない数のサブフェイルメモリで構成され、前記不良ア
ドレスが判定されたアドレスブロックを前記サブフェイ
ルメモリに対応させて前記不良アドレスの情報を記憶す
るように構成したことを特徴とする。
【０００７】また、本発明の半導体メモリ検査方法は、
半導体メモリを検査し、前記検査において判定された前
記被検査メモリの不良アドレスの情報をフェイルメモリ
の対応するアドレスに記憶する半導体メモリ検査方法に
おいて、前記被検査メモリのアドレス領域を複数のアド
レスブロックに領域分割する一方、前記フェイルメモリ
を前記アドレスブロックのサイズ毎に複数のサブフェイ
ルメモリに分割し、前記被検査メモリに対して行った検
査に基づいて判定した不良アドレスが含まれるアドレス
ブロックに対応するサブフェイルメモリの一つを選択
し、当該サブフェイルメモリ中の対応するアドレスに前
記不良アドレスの情報を書き込むことを特徴とする。
半導体メモリを検査し、前記検査において判定された前
記被検査メモリの不良アドレスの情報をフェイルメモリ
の対応するアドレスに記憶する半導体メモリ検査方法に
おいて、前記被検査メモリのアドレス領域を複数のアド
レスブロックに領域分割する一方、前記フェイルメモリ
を前記アドレスブロックのサイズ毎に複数のサブフェイ
ルメモリに分割し、前記被検査メモリに対して行った検
査に基づいて判定した不良アドレスが含まれるアドレス
ブロックに対応するサブフェイルメモリの一つを選択
し、当該サブフェイルメモリ中の対応するアドレスに前
記不良アドレスの情報を書き込むことを特徴とする。
【０００８】さらに、本発明の他の半導体メモリ検査方
法は、半導体メモリを検査し、前記検査において判定さ
れた前記被検査メモリの不良アドレスの情報をフェイル
メモリの対応するアドレスに記憶する半導体メモリ検査
方法において、前記被検査メモリのアドレス領域を複数
のアドレスブロックに領域分割する一方、前記フェイル
メモリを前記アドレスブロックのサイズ毎に複数のサブ
フェイルメモリに分割し、一つのアドレスに対して複数
回の検査を連続して行い、その検査結果に基づいて判定
した不良アドレスの情報を、前記複数回の検査結果に対
応して選択した複数のサブフェイルメモリにそれぞれ書
き込み、かつ前記複数のサブフェイルメモリの各不良ア
ドレスの情報に基づいて不良原因を特定することを特徴
とする。
法は、半導体メモリを検査し、前記検査において判定さ
れた前記被検査メモリの不良アドレスの情報をフェイル
メモリの対応するアドレスに記憶する半導体メモリ検査
方法において、前記被検査メモリのアドレス領域を複数
のアドレスブロックに領域分割する一方、前記フェイル
メモリを前記アドレスブロックのサイズ毎に複数のサブ
フェイルメモリに分割し、一つのアドレスに対して複数
回の検査を連続して行い、その検査結果に基づいて判定
した不良アドレスの情報を、前記複数回の検査結果に対
応して選択した複数のサブフェイルメモリにそれぞれ書
き込み、かつ前記複数のサブフェイルメモリの各不良ア
ドレスの情報に基づいて不良原因を特定することを特徴
とする。
【０００９】また、本発明にかかる記録媒体は、前記し
た本発明の半導体メモリ検査方法を実行するための検査
プログラムを記録していることを特徴とする。
た本発明の半導体メモリ検査方法を実行するための検査
プログラムを記録していることを特徴とする。
【００１０】本発明の半導体メモリ検査装置、及び第１
の半導体メモリ検査方法によれば、被検査メモリのアド
レス領域を複数のアドレスブロックに領域分割する一
方、フェイルメモリを前記アドレスブロックのサイズ毎
に分割し、被検査メモリを検査して判定した不良のアド
レスブロックに対応させてサブフェイルメモリのうちの
１つを選択し、選択されたサブフェイルメモリ中の対応
するアドレスに不良情報を書き込むことにより、被検査
メモリのアドレスサイズよりも小さいサイズのフェイル
メモリを用いて不良情報の記憶を可能とし、検査コスト
の低減を可能とする。
の半導体メモリ検査方法によれば、被検査メモリのアド
レス領域を複数のアドレスブロックに領域分割する一
方、フェイルメモリを前記アドレスブロックのサイズ毎
に分割し、被検査メモリを検査して判定した不良のアド
レスブロックに対応させてサブフェイルメモリのうちの
１つを選択し、選択されたサブフェイルメモリ中の対応
するアドレスに不良情報を書き込むことにより、被検査
メモリのアドレスサイズよりも小さいサイズのフェイル
メモリを用いて不良情報の記憶を可能とし、検査コスト
の低減を可能とする。
【００１１】また、本発明の第２の半導体メモリ検査方
法によれば、被検査メモリのアドレス領域を複数のアド
レスブロックに領域分割する一方、フェイルメモリを前
記アドレスブロックのサイズ毎に複数のサブフェイルメ
モリに分割し、一つのアドレスに対して複数回の検査を
連続して行い、その検査結果に基づいて判定した不良ア
ドレスの情報を、前記複数回の検査結果に対応して選択
した複数のサブフェイルメモリにそれぞれ書き込み、か
つ前記複数のサブフェイルメモリの各不良アドレスの情
報に基づいて不良原因を特定することにより、検査回数
毎の不良情報に基づいて不良原因を容易に特定すること
が可能になる。
法によれば、被検査メモリのアドレス領域を複数のアド
レスブロックに領域分割する一方、フェイルメモリを前
記アドレスブロックのサイズ毎に複数のサブフェイルメ
モリに分割し、一つのアドレスに対して複数回の検査を
連続して行い、その検査結果に基づいて判定した不良ア
ドレスの情報を、前記複数回の検査結果に対応して選択
した複数のサブフェイルメモリにそれぞれ書き込み、か
つ前記複数のサブフェイルメモリの各不良アドレスの情
報に基づいて不良原因を特定することにより、検査回数
毎の不良情報に基づいて不良原因を容易に特定すること
が可能になる。
【００１２】さらに、本発明の記録媒体によれば、当該
記録媒体に基づいてコンピュータを駆動することで、前
記本発明の半導体メモリ検査方法が容易に実現できる。
記録媒体に基づいてコンピュータを駆動することで、前
記本発明の半導体メモリ検査方法が容易に実現できる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の検査
方法の第１の実施形態を実現するための検査システムの
構成図である。図１において、Ｍは被検査メモリであ
り、ここでは被検査メモリＭの全アドレスに対してデー
タを書き込み、かつデータを読み出して不良判定を実行
する。前記被検査メモリＭとしては、例えばＤＲＡＭ
（Dynamic Random Access Memory）や、ＳＲＡＭ（Stat
ic Random Access Memory)や、ＥＥＰＲＯＭ（Electric
allyErasable Programmable ROM）や、強誘電体メモリ
などの単体メモリ、およびＳＯＣ(System On Chip)のよ
うにメモリ部とロジック部が同時に存在する半導体チッ
プの中のメモリ部などがある。そして、前記被検査メモ
リＭは、所定のアドレス領域単位でブロック分割されて
おり、分割された各アドレスブロックＡＢにはブロック
番号が付けられる。この実施形態では、説明を簡略化す
るために、被検査メモリＬＳＩのアドレスサイズはＸ＝
０〜１９、Ｙ＝０〜１９の合計４００アドレスあり、こ
のアドレスを２×２の４個のアドレスブロックＡＢ１〜
ＡＢ４に分割する。各アドレスブロックＡＢ１〜ＡＢ４
のサイズは１００アドレスである。
て図面を参照して詳細に説明する。図１は本発明の検査
方法の第１の実施形態を実現するための検査システムの
構成図である。図１において、Ｍは被検査メモリであ
り、ここでは被検査メモリＭの全アドレスに対してデー
タを書き込み、かつデータを読み出して不良判定を実行
する。前記被検査メモリＭとしては、例えばＤＲＡＭ
（Dynamic Random Access Memory）や、ＳＲＡＭ（Stat
ic Random Access Memory)や、ＥＥＰＲＯＭ（Electric
allyErasable Programmable ROM）や、強誘電体メモリ
などの単体メモリ、およびＳＯＣ(System On Chip)のよ
うにメモリ部とロジック部が同時に存在する半導体チッ
プの中のメモリ部などがある。そして、前記被検査メモ
リＭは、所定のアドレス領域単位でブロック分割されて
おり、分割された各アドレスブロックＡＢにはブロック
番号が付けられる。この実施形態では、説明を簡略化す
るために、被検査メモリＬＳＩのアドレスサイズはＸ＝
０〜１９、Ｙ＝０〜１９の合計４００アドレスあり、こ
のアドレスを２×２の４個のアドレスブロックＡＢ１〜
ＡＢ４に分割する。各アドレスブロックＡＢ１〜ＡＢ４
のサイズは１００アドレスである。
【００１４】一方、前記被検査メモリＭに対応しフェイ
ルメモリＦＭが設けられる。前記フェイルメモリＦＭの
合計サイズは、被検査メモリＭの合計サイズよりも小さ
いアドレスサイズであり、ここでは３／４のアドレスサ
イズの３００アドレスとして構成される。そして、前記
フェイルメモリＦＭは、分割された前記アドレスブロッ
クＡＢ１〜ＡＢ４の各アドレスサイズと同じサイズの複
数のサブフェイルメモリに分割されている。ここでは、
１００アドレス毎の３個のサブフェイルメモリＦＭ１〜
ＦＭ３で構成される。
ルメモリＦＭが設けられる。前記フェイルメモリＦＭの
合計サイズは、被検査メモリＭの合計サイズよりも小さ
いアドレスサイズであり、ここでは３／４のアドレスサ
イズの３００アドレスとして構成される。そして、前記
フェイルメモリＦＭは、分割された前記アドレスブロッ
クＡＢ１〜ＡＢ４の各アドレスサイズと同じサイズの複
数のサブフェイルメモリに分割されている。ここでは、
１００アドレス毎の３個のサブフェイルメモリＦＭ１〜
ＦＭ３で構成される。
【００１５】テストアドレス発生器ＴＡＧは、前記被検
査メモリＭの全アドレスを順序的に発生する。また、不
良判定器ＪＦは、発生されたアドレスに基づいて、前記
被検査メモリＭに対してアクセスを行い、当該アドレス
に所定のデータを書き込むとともに、書き込んだデータ
を読み出し、その読み出したデータと書き込んだデータ
とを比較し、両データが一致しない場合に前記被検査メ
モリＭの各アドレスを不良として判定する。
査メモリＭの全アドレスを順序的に発生する。また、不
良判定器ＪＦは、発生されたアドレスに基づいて、前記
被検査メモリＭに対してアクセスを行い、当該アドレス
に所定のデータを書き込むとともに、書き込んだデータ
を読み出し、その読み出したデータと書き込んだデータ
とを比較し、両データが一致しない場合に前記被検査メ
モリＭの各アドレスを不良として判定する。
【００１６】ブロックカウンタＢＬＣは、所要の検査パ
ターンに基づいて、前記サブフェイルメモリＦＭ１〜Ｆ
Ｍ３に対応する値をカウントするものであり、初期値を
「１」とし、不良を判定したときに、後述するフェイル
メモリブ指定レジスタの値に応じて、「＋１」のカウン
トを行うように構成されている。また、フェイルメモリ
ブロック指定レジスタＦＲには、前記アドレスブロック
ＡＢ１〜ＡＢ４のブロック番号ＢＮＯ（ＢＮＯ＝１〜
４）に対応するレジスタ部ＢＲ（ＢＮＯ）が用意されて
おり、各レジスタ部ＢＲ（ＢＮＯ）にはそれぞれ対応す
るサブフェイルメモリＦＭ１〜ＦＭ３の番号が入力され
るようになっている。
ターンに基づいて、前記サブフェイルメモリＦＭ１〜Ｆ
Ｍ３に対応する値をカウントするものであり、初期値を
「１」とし、不良を判定したときに、後述するフェイル
メモリブ指定レジスタの値に応じて、「＋１」のカウン
トを行うように構成されている。また、フェイルメモリ
ブロック指定レジスタＦＲには、前記アドレスブロック
ＡＢ１〜ＡＢ４のブロック番号ＢＮＯ（ＢＮＯ＝１〜
４）に対応するレジスタ部ＢＲ（ＢＮＯ）が用意されて
おり、各レジスタ部ＢＲ（ＢＮＯ）にはそれぞれ対応す
るサブフェイルメモリＦＭ１〜ＦＭ３の番号が入力され
るようになっている。
【００１７】図２は、本発明の実施の形態１の動作を示
すフローチャートである。このフローチャートに従っ
て、被検査メモリＭの不良情報をサブフェイルメモリＦ
Ｍに書き込む手順を説明する。まず、ブロックカウンタ
ＢＬＣの値ＢＣを初期値の「１」にする（Ｓ１０１）。
そして、被検査メモリＭのアドレスに対し、順次書き込
み（Write)または読み出し(Read)を行う（Ｓ１０２）。
そして、前記読み出しの結果に基づき、不良判定器ＪＦ
でアドレスが不良か否かを判定する（Ｓ１０３，Ｓ１０
４）。不良の場合には、当該アドレスがいずれのアドレ
スブロックＡＢ１〜ＡＢ４に存在しているかを認識した
上で、フェイルメモリブロック指定レジスタＢＲの相当
するレジスタ部、すなわち、ＢＲ（ＢＮＯ）の値が
「０」であるか否かを判定する（Ｓ１０５）。ＢＲ（Ｂ
ＮＯ）が「０」の場合には、ＢＣの値、ここでは「１」
をＢＲ（ＢＮＯ）に書き込み（Ｓ１０６）、かつ当該Ｂ
Ｃの値「１」に対応する番号のサブフェイルメモリＦＭ
１を選択する。そして、選択したサブフェイルメモリＦ
Ｍ１の相対アドレス、すなわち、被検査メモリのアドレ
スブロックの不良アドレスに対応するアドレスに不良情
報として「１」を書き込む（Ｓ１０７）。その後、ＢＣ
の値に「１」を加える（ＢＣ＝ＢＣ＋１）（Ｓ１０
８）。また、前記ステップＳ１０５において、ＢＲ（Ｂ
ＮＯ）の値が「０」以外のときには、ＢＲ（ＢＮＯ）の
番号のサブフェイルメモリを選択し、同様に選択したサ
ブフェイルメモリの相対アドレスに不良情報として
「１」を書き込む（Ｓ１０９）。一方、前記ステップＳ
１０４において、不良が存在しない場合は、前記ステッ
プＳ１０５〜Ｓ１０９は行わず、全てのアドレス、すな
わち最後のアドレスまでの不良判定が行われたときに
（Ｓ１１０）、テストを終了する（Ｓ１１１）。
すフローチャートである。このフローチャートに従っ
て、被検査メモリＭの不良情報をサブフェイルメモリＦ
Ｍに書き込む手順を説明する。まず、ブロックカウンタ
ＢＬＣの値ＢＣを初期値の「１」にする（Ｓ１０１）。
そして、被検査メモリＭのアドレスに対し、順次書き込
み（Write)または読み出し(Read)を行う（Ｓ１０２）。
そして、前記読み出しの結果に基づき、不良判定器ＪＦ
でアドレスが不良か否かを判定する（Ｓ１０３，Ｓ１０
４）。不良の場合には、当該アドレスがいずれのアドレ
スブロックＡＢ１〜ＡＢ４に存在しているかを認識した
上で、フェイルメモリブロック指定レジスタＢＲの相当
するレジスタ部、すなわち、ＢＲ（ＢＮＯ）の値が
「０」であるか否かを判定する（Ｓ１０５）。ＢＲ（Ｂ
ＮＯ）が「０」の場合には、ＢＣの値、ここでは「１」
をＢＲ（ＢＮＯ）に書き込み（Ｓ１０６）、かつ当該Ｂ
Ｃの値「１」に対応する番号のサブフェイルメモリＦＭ
１を選択する。そして、選択したサブフェイルメモリＦ
Ｍ１の相対アドレス、すなわち、被検査メモリのアドレ
スブロックの不良アドレスに対応するアドレスに不良情
報として「１」を書き込む（Ｓ１０７）。その後、ＢＣ
の値に「１」を加える（ＢＣ＝ＢＣ＋１）（Ｓ１０
８）。また、前記ステップＳ１０５において、ＢＲ（Ｂ
ＮＯ）の値が「０」以外のときには、ＢＲ（ＢＮＯ）の
番号のサブフェイルメモリを選択し、同様に選択したサ
ブフェイルメモリの相対アドレスに不良情報として
「１」を書き込む（Ｓ１０９）。一方、前記ステップＳ
１０４において、不良が存在しない場合は、前記ステッ
プＳ１０５〜Ｓ１０９は行わず、全てのアドレス、すな
わち最後のアドレスまでの不良判定が行われたときに
（Ｓ１１０）、テストを終了する（Ｓ１１１）。
【００１８】例えば、図１の例では、アドレス（Ｘ＝１
２，Ｙ＝３）において不良が判定された場合を示してお
り、この場合には、当該不良のアドレスがアドレスブロ
ックＡＢ２に存在していることを認識し、フェイルメモ
リブロック指定レジスタＢＲのレジスタ部ＢＲ（２）に
書き込まれている値を判定する。この場合には、既にＢ
Ｒ（２）に「１」が書き込まれているので、図２のステ
ップＳ１０９を実行することになり、この値に対応する
サブフェイルメモリＦＭ１を選択する。そして、被検査
メモリＭの不良アドレス（Ｘ＝１２，Ｙ＝３）のブロッ
ク内の相対アドレスであるサブフェイルメモリＦＭ１の
アドレス（Ｘ＝３，Ｙ＝３）に不良情報の「１」を書き
込むことになる。
２，Ｙ＝３）において不良が判定された場合を示してお
り、この場合には、当該不良のアドレスがアドレスブロ
ックＡＢ２に存在していることを認識し、フェイルメモ
リブロック指定レジスタＢＲのレジスタ部ＢＲ（２）に
書き込まれている値を判定する。この場合には、既にＢ
Ｒ（２）に「１」が書き込まれているので、図２のステ
ップＳ１０９を実行することになり、この値に対応する
サブフェイルメモリＦＭ１を選択する。そして、被検査
メモリＭの不良アドレス（Ｘ＝１２，Ｙ＝３）のブロッ
ク内の相対アドレスであるサブフェイルメモリＦＭ１の
アドレス（Ｘ＝３，Ｙ＝３）に不良情報の「１」を書き
込むことになる。
【００１９】なお、ＢＲ（２）の値を判定したときに、
当該値が「０」であったとすれば、図２のステップＳ１
０６により、ＢＲ（２）に「１」を書き込んだ上で、サ
ブフェイルメモリＦＭ１を選択し、その上で相対アドレ
スに不良情報を書き込むことになる。その上で、ブロッ
クカウンタＢＬＣの値ＢＣは「＋１」されるため、図１
ではブロックカウンタＢＬＣの値ＢＣは「２」にされて
いる。そのため、次にアドレスの不良が判定されたとき
に、ＢＲ（ＢＮＯ）の値が「０」と認識したときには、
図２のステップＳ１０６においてＢＲ（ＢＮＯ）に
「２」の値を書き込み、サブフェイルメモリＦＭ２の相
対アドレスに不良情報の「１」を書き込むことになる。
当該値が「０」であったとすれば、図２のステップＳ１
０６により、ＢＲ（２）に「１」を書き込んだ上で、サ
ブフェイルメモリＦＭ１を選択し、その上で相対アドレ
スに不良情報を書き込むことになる。その上で、ブロッ
クカウンタＢＬＣの値ＢＣは「＋１」されるため、図１
ではブロックカウンタＢＬＣの値ＢＣは「２」にされて
いる。そのため、次にアドレスの不良が判定されたとき
に、ＢＲ（ＢＮＯ）の値が「０」と認識したときには、
図２のステップＳ１０６においてＢＲ（ＢＮＯ）に
「２」の値を書き込み、サブフェイルメモリＦＭ２の相
対アドレスに不良情報の「１」を書き込むことになる。
【００２０】このようにすることで、被検査メモリＬＳ
Ｉの４つのブロックのうち、不良が発生した最大３つま
でのブロックの不良情報をフェイルメモリに書き込むこ
とが出来、被検査メモリＬＳＩのアドレスサイズよりも
小さいフェイルメモリサイズに不良情報を書き込むこと
ができる。被検査メモリＭの不良となるアドレスブロッ
クが４個に達した場合は、検査を終了するかあるいは不
良ブロックが４個になったことを表示して、３個までの
ブロックの不良データを得るようにする。
Ｉの４つのブロックのうち、不良が発生した最大３つま
でのブロックの不良情報をフェイルメモリに書き込むこ
とが出来、被検査メモリＬＳＩのアドレスサイズよりも
小さいフェイルメモリサイズに不良情報を書き込むこと
ができる。被検査メモリＭの不良となるアドレスブロッ
クが４個に達した場合は、検査を終了するかあるいは不
良ブロックが４個になったことを表示して、３個までの
ブロックの不良データを得るようにする。
【００２１】ここで、実際のメモリにおいては、全ての
アドレスが不良になるとは限らず、少数アドレスが不良
になる場合の方が多い。また、メモリの不良は、個々の
不良アドレスが全くランダムに分布する場合よりも、複
数アドレスのかたまりの不良が多く、１つのアドレスブ
ロック中に不良アドレスが複数存在すること、すなわち
大部分のアドレスブロックにわたてっ不良アドレスが存
在することはまれである。さらに、メモリのテストにお
いて、より重要なのはリダンダンシ判定や不良解析な
ど、少数アドレスの不良を調べることである。以上のこ
とから、本実施形態では、少ないフェイルメモリで大容
量の被検査メモリを検査でき、検査コストを低下させる
ことができる利点を有している。また、本実施形態で
は、１つのアドレスブロック中に存在する不良アドレス
の偏りが大きいほどフェイルメモリの使用効率は向上す
ることが判る。
アドレスが不良になるとは限らず、少数アドレスが不良
になる場合の方が多い。また、メモリの不良は、個々の
不良アドレスが全くランダムに分布する場合よりも、複
数アドレスのかたまりの不良が多く、１つのアドレスブ
ロック中に不良アドレスが複数存在すること、すなわち
大部分のアドレスブロックにわたてっ不良アドレスが存
在することはまれである。さらに、メモリのテストにお
いて、より重要なのはリダンダンシ判定や不良解析な
ど、少数アドレスの不良を調べることである。以上のこ
とから、本実施形態では、少ないフェイルメモリで大容
量の被検査メモリを検査でき、検査コストを低下させる
ことができる利点を有している。また、本実施形態で
は、１つのアドレスブロック中に存在する不良アドレス
の偏りが大きいほどフェイルメモリの使用効率は向上す
ることが判る。
【００２２】なお、本実施の形態では、被検査メモリの
アドレスブロックのブロック分割数を４個としている
が、分割数を増やすことでより細かい単位で不良情報を
記憶することができ、不良が判定されるアドレスブロッ
クの個数が少なくなり、フェイルメモリの使用効率が向
上し、被検査メモリの多様な不良形態に対応することが
できる。
アドレスブロックのブロック分割数を４個としている
が、分割数を増やすことでより細かい単位で不良情報を
記憶することができ、不良が判定されるアドレスブロッ
クの個数が少なくなり、フェイルメモリの使用効率が向
上し、被検査メモリの多様な不良形態に対応することが
できる。
【００２３】図３に本発明の第２の実施の形態を示す。
前記第１の実施形態では、不良が判定されたアドレスブ
ロックに対して１つのサブフェイルメモリが割り当てら
れたが、ここでは不良が判定されたアドレスブロックに
対して複数個、例えば、３つのサブフェイルメモリがグ
ループとして割り当てられるように構成されており、図
３（ａ）のように、サブフェイルメモリＦＭ１に対し
て、ＦＭ１−１，ＦＭ１−２，ＦＭ１−３が割り当てら
れている。サブフェイルメモリＦＭ２，ＦＭ３について
も同様である。そして、被検査メモリをテストする際
に、各アドレスに対してそれぞれ３回の読み出し動作を
行う。例えば、テストパターンとして５Ｎ−ＭＡＲＣＨ
で各アドレスに対してそれぞれ３回の読み出しを行う。
なお、ＭＡＲＣＨはテストパターンの一種であり、Ｎは
被検査メモリの容量に比例するテストパターン長であ
り、ここでの５Ｎは被検査メモリの容量の５倍のテスト
パターン長であることを意味している。３回の各読み出
し時の不良情報を、３つのサブフェイルメモリＦＭ１−
１〜ＦＭ１−３〜ＦＭ３−１〜ＦＭ３−３にそれぞれ記
憶する。この例では、第１アドレスは１回目と３回目の
読み出し時に不良となっているのでサブフェイルメモリ
ＦＭ１−１とＦＭ１−３の各対応するアドレスに不良情
報が書き込まれている。第２アドレスは３回の全ての読
み出し時に不良となっているので３つのサブフェイルメ
モリＦＭ１−１，ＦＭ１−２，ＦＭ１−３に不良情報が
書き込まれている。
前記第１の実施形態では、不良が判定されたアドレスブ
ロックに対して１つのサブフェイルメモリが割り当てら
れたが、ここでは不良が判定されたアドレスブロックに
対して複数個、例えば、３つのサブフェイルメモリがグ
ループとして割り当てられるように構成されており、図
３（ａ）のように、サブフェイルメモリＦＭ１に対し
て、ＦＭ１−１，ＦＭ１−２，ＦＭ１−３が割り当てら
れている。サブフェイルメモリＦＭ２，ＦＭ３について
も同様である。そして、被検査メモリをテストする際
に、各アドレスに対してそれぞれ３回の読み出し動作を
行う。例えば、テストパターンとして５Ｎ−ＭＡＲＣＨ
で各アドレスに対してそれぞれ３回の読み出しを行う。
なお、ＭＡＲＣＨはテストパターンの一種であり、Ｎは
被検査メモリの容量に比例するテストパターン長であ
り、ここでの５Ｎは被検査メモリの容量の５倍のテスト
パターン長であることを意味している。３回の各読み出
し時の不良情報を、３つのサブフェイルメモリＦＭ１−
１〜ＦＭ１−３〜ＦＭ３−１〜ＦＭ３−３にそれぞれ記
憶する。この例では、第１アドレスは１回目と３回目の
読み出し時に不良となっているのでサブフェイルメモリ
ＦＭ１−１とＦＭ１−３の各対応するアドレスに不良情
報が書き込まれている。第２アドレスは３回の全ての読
み出し時に不良となっているので３つのサブフェイルメ
モリＦＭ１−１，ＦＭ１−２，ＦＭ１−３に不良情報が
書き込まれている。
【００２４】なお、不良パターンの定義を、図３（ｂ）
のように、１回目が不良、２回目が良、３回目が不良の
場合を不良モード１とし、１回目が不良、２回目が不
良、３回目が不良の場合を不良モード２としておくと、
１アドレスの不良は不良モード１に分類され、２アドレ
スの不良は不良モード２に分類される。
のように、１回目が不良、２回目が良、３回目が不良の
場合を不良モード１とし、１回目が不良、２回目が不
良、３回目が不良の場合を不良モード２としておくと、
１アドレスの不良は不良モード１に分類され、２アドレ
スの不良は不良モード２に分類される。
【００２５】このように、本実施形態では、１つのテス
トパターン中での被検査メモリＭの同一アドレスに対す
る複数回（３回）の読み出しの結果を調べることで、不
良の発生状況や不良原因を把握することが可能になる。
また、この場合、検査時に１つのアドレスに対する３回
の読み出しの不良の判定を、１つのテストパターンの実
行で行うことにより、従来のようにテストパターンの実
行を複数回数だけ繰り返して検査する場合に比較する
と、検査時間を短縮することが可能になる。
トパターン中での被検査メモリＭの同一アドレスに対す
る複数回（３回）の読み出しの結果を調べることで、不
良の発生状況や不良原因を把握することが可能になる。
また、この場合、検査時に１つのアドレスに対する３回
の読み出しの不良の判定を、１つのテストパターンの実
行で行うことにより、従来のようにテストパターンの実
行を複数回数だけ繰り返して検査する場合に比較する
と、検査時間を短縮することが可能になる。
【００２６】また、この実施形態の場合においても、サ
ブフェイルメモリは、不良が判定されたアドレスを含む
アドレスブロックにのみ対応して割り当てられ、しか
も、前記したように、被検査メモリは全てのアドレスが
不良になるとは限らず、少数アドレスが不良になる場合
の方が多く、かつ不良がかたまった領域に存在すること
が多いため、実際には、一部のアドレスブロックに対し
てのみサブフェイルメモリを割り当てればよく、これに
より、少ないフェイルメモリで大容量のメモリを検査で
き、検査コストを低下させることが可能になる。
ブフェイルメモリは、不良が判定されたアドレスを含む
アドレスブロックにのみ対応して割り当てられ、しか
も、前記したように、被検査メモリは全てのアドレスが
不良になるとは限らず、少数アドレスが不良になる場合
の方が多く、かつ不良がかたまった領域に存在すること
が多いため、実際には、一部のアドレスブロックに対し
てのみサブフェイルメモリを割り当てればよく、これに
より、少ないフェイルメモリで大容量のメモリを検査で
き、検査コストを低下させることが可能になる。
【００２７】なお、前記実施の形態では、サブフェイル
メモリＦＭ１〜ＦＭ３をそれぞれ複数個のサブフェイル
メモリのグループ構成とし、各サブフェイルメモリ内で
１回目から３回目の読み出し時の不良アドレスの情報を
記憶しているが、図４に示すように、複数のサブフェイ
ルメモリでグループ構成したサブフェイルメモリＦＭ１
〜ＦＭ３をそれそれ１回目から３回目の読み出し時の不
良アドレスの情報を記憶するサブフェイルメモリに割り
当てるようにしてもよい。
メモリＦＭ１〜ＦＭ３をそれぞれ複数個のサブフェイル
メモリのグループ構成とし、各サブフェイルメモリ内で
１回目から３回目の読み出し時の不良アドレスの情報を
記憶しているが、図４に示すように、複数のサブフェイ
ルメモリでグループ構成したサブフェイルメモリＦＭ１
〜ＦＭ３をそれそれ１回目から３回目の読み出し時の不
良アドレスの情報を記憶するサブフェイルメモリに割り
当てるようにしてもよい。
【００２８】図５は前記第２の実施の形態を実行する際
に適用可能な検査プログラムの一例を示している。第１
フローでは、被検査メモリＭの全アドレスにデータ
「０」を書き込み、第２フローでは、当該全アドレスか
らデータ「０」を読み出し、その際に判定される不良を
フェイルメモリＦＭ１、すなわちＦＭ１−１〜ＦＭ１−
３を選択して不良情報を書き込んでいる。次いで、第３
フローでは、被検査メモリＭの全アドレスにデータ
「１」を書き込み、第４フローでは、当該全アドレスか
らデータ「１」を読み出し、その際に判定される不良を
フェイルメモリＦＭ２、すなわちＦＭ２−１〜ＦＭ２−
３を選択して不良情報を書き込んでいる。さらに、第５
フローでは、被検査メモリＭの全アドレスにデータ
「１」を書き込み、第６フローでは、当該全アドレスか
らデータ「０」を読み出し、その際に判定される不良を
フェイルメモリＦＭ３、すなわちＦＭ３−１〜ＦＭ−３
を選択して不良情報を書き込んでいる。
に適用可能な検査プログラムの一例を示している。第１
フローでは、被検査メモリＭの全アドレスにデータ
「０」を書き込み、第２フローでは、当該全アドレスか
らデータ「０」を読み出し、その際に判定される不良を
フェイルメモリＦＭ１、すなわちＦＭ１−１〜ＦＭ１−
３を選択して不良情報を書き込んでいる。次いで、第３
フローでは、被検査メモリＭの全アドレスにデータ
「１」を書き込み、第４フローでは、当該全アドレスか
らデータ「１」を読み出し、その際に判定される不良を
フェイルメモリＦＭ２、すなわちＦＭ２−１〜ＦＭ２−
３を選択して不良情報を書き込んでいる。さらに、第５
フローでは、被検査メモリＭの全アドレスにデータ
「１」を書き込み、第６フローでは、当該全アドレスか
らデータ「０」を読み出し、その際に判定される不良を
フェイルメモリＦＭ３、すなわちＦＭ３−１〜ＦＭ−３
を選択して不良情報を書き込んでいる。
【００２９】ここで、各異なる読み出し回数のときに同
一のフェイルメモリを選択しても良い。このように、検
査プログラム中でフェイルメモリを指定することによ
り、検出したいパターンを自由に選択することが可能と
なる。また、ＦＭ１、ＦＭ２などのフェイルメモリを選
択する際に選択パラメータが必要とされるが、この選択
パラメータを設ける代わりに、検査プログラムアドレス
の、被検査メモリアドレスよりも大きい上位ビットをサ
ブフェイルメモリの選択パラメータに割り当てる。例え
ば、Ｘアドレスが０から３までの２ビットで、Ｙアドレ
スが０から３までの２ビットの被検査メモリを検査する
際に、Ｘアドレスの３ビット目をフェイルメモリ選択パ
ラメータとして使用する。この場合、Ｘアドレスの３ビ
ット目を「０」にすると１個目のフェイルメモリを選択
し、Ｘアドレスの３ビット目を「１」にすると２個目の
フェイルメモリを選択する。例えば、Ｘアドレス０を検
査する場合に１個目のフェイルメモリを選択する場合に
は検査プログラムアドレスはＸ＝“０００”となり、Ｘ
アドレス０を検査する場合に２個目のフェイルメモリを
選択する場合には検査プログラムアドレスはＸ＝“１０
０”となる。
一のフェイルメモリを選択しても良い。このように、検
査プログラム中でフェイルメモリを指定することによ
り、検出したいパターンを自由に選択することが可能と
なる。また、ＦＭ１、ＦＭ２などのフェイルメモリを選
択する際に選択パラメータが必要とされるが、この選択
パラメータを設ける代わりに、検査プログラムアドレス
の、被検査メモリアドレスよりも大きい上位ビットをサ
ブフェイルメモリの選択パラメータに割り当てる。例え
ば、Ｘアドレスが０から３までの２ビットで、Ｙアドレ
スが０から３までの２ビットの被検査メモリを検査する
際に、Ｘアドレスの３ビット目をフェイルメモリ選択パ
ラメータとして使用する。この場合、Ｘアドレスの３ビ
ット目を「０」にすると１個目のフェイルメモリを選択
し、Ｘアドレスの３ビット目を「１」にすると２個目の
フェイルメモリを選択する。例えば、Ｘアドレス０を検
査する場合に１個目のフェイルメモリを選択する場合に
は検査プログラムアドレスはＸ＝“０００”となり、Ｘ
アドレス０を検査する場合に２個目のフェイルメモリを
選択する場合には検査プログラムアドレスはＸ＝“１０
０”となる。
【００３０】図６に本発明の第３の実施の形態のフェイ
ルメモリセルの構成例を示す図である。この実施形態で
は、フェイルメモリを被検査メモリのアドレス領域を分
割したブロックサイズ毎の複数個のサブフェイルメモリ
として構成しているが、ここでは、各サブフェイルメモ
リに対して最初から固定的に割り当てを行っておらず、
フリーな状態としている。そして、被検査メモリを検査
して不良を判定すると、読み出し回数目と不良アドレス
に対応するブロック番号との組み合わせた上でフェイル
メモリセルを選択し、その選択されたサブフェイルメモ
リの対応する相対アドレスに不良情報を書き込む。
ルメモリセルの構成例を示す図である。この実施形態で
は、フェイルメモリを被検査メモリのアドレス領域を分
割したブロックサイズ毎の複数個のサブフェイルメモリ
として構成しているが、ここでは、各サブフェイルメモ
リに対して最初から固定的に割り当てを行っておらず、
フリーな状態としている。そして、被検査メモリを検査
して不良を判定すると、読み出し回数目と不良アドレス
に対応するブロック番号との組み合わせた上でフェイル
メモリセルを選択し、その選択されたサブフェイルメモ
リの対応する相対アドレスに不良情報を書き込む。
【００３１】例えば、図６の例では、１回目の読み出し
時に２つのブロックで不良が発生すると、サブフェイル
メモリは１回目の読み出しに対して２つのサブフェイル
メモリＦＭ１，ＦＭ２が割り当てられる。２回目の読み
出し時に１つのブロックのみで不良が発生すると、２回
目読み出しに対するサブフェイルメモリとしてサブフェ
イルメモリＦＭ３が１つ割り当てられる。３回目の読み
出し時に１つのブロックのみで不良が発生すると、３回
目読み出しに対するサブフェイルメモリとしてサブフェ
イルメモリＦＭ４が１つ割り当てられる。この一連の動
作においてサブフェイルメモリは合計４つ割り当てられ
ることになる。本実施の形態では、複数のサブフェイル
メモリを順序的に割り当てるため、前記した第２及び第
３の実施の形態に比較して、フェイルメモリの使用効率
をより向上することが可能になる。
時に２つのブロックで不良が発生すると、サブフェイル
メモリは１回目の読み出しに対して２つのサブフェイル
メモリＦＭ１，ＦＭ２が割り当てられる。２回目の読み
出し時に１つのブロックのみで不良が発生すると、２回
目読み出しに対するサブフェイルメモリとしてサブフェ
イルメモリＦＭ３が１つ割り当てられる。３回目の読み
出し時に１つのブロックのみで不良が発生すると、３回
目読み出しに対するサブフェイルメモリとしてサブフェ
イルメモリＦＭ４が１つ割り当てられる。この一連の動
作においてサブフェイルメモリは合計４つ割り当てられ
ることになる。本実施の形態では、複数のサブフェイル
メモリを順序的に割り当てるため、前記した第２及び第
３の実施の形態に比較して、フェイルメモリの使用効率
をより向上することが可能になる。
【００３２】以上、本発明の実施の形態について説明し
たが、本発明は、前記第１ないし第３の実施形態で実行
する不良アドレスの検査プログラムを記録した記録媒体
として構成することも可能である。記録媒体としては、
磁気ディスクやフロッピー（登録商標）ディスク、ある
いはＣＤＲＯＭなどの光ディスク、半導体記憶装置など
がある。
たが、本発明は、前記第１ないし第３の実施形態で実行
する不良アドレスの検査プログラムを記録した記録媒体
として構成することも可能である。記録媒体としては、
磁気ディスクやフロッピー（登録商標）ディスク、ある
いはＣＤＲＯＭなどの光ディスク、半導体記憶装置など
がある。
【００３３】
【発明の効果】以上説明したように、本発明の半導体メ
モリ検査装置、及び第１の半導体メモリ検査方法によれ
ば、被検査メモリのアドレス領域を複数のアドレスブロ
ックに領域分割する一方、フェイルメモリを前記アドレ
スブロックのサイズ毎に分割し、被検査メモリを検査し
て判定した不良のアドレスブロックに対応させてサブフ
ェイルメモリのうちの１つを選択し、選択されたサブフ
ェイルメモリ中の対応するアドレスに不良情報を書き込
むことにより、被検査メモリのアドレスサイズよりも小
さいサイズのフェイルメモリを用いて不良情報の記憶を
可能とし、検査コストを低減することができる。
モリ検査装置、及び第１の半導体メモリ検査方法によれ
ば、被検査メモリのアドレス領域を複数のアドレスブロ
ックに領域分割する一方、フェイルメモリを前記アドレ
スブロックのサイズ毎に分割し、被検査メモリを検査し
て判定した不良のアドレスブロックに対応させてサブフ
ェイルメモリのうちの１つを選択し、選択されたサブフ
ェイルメモリ中の対応するアドレスに不良情報を書き込
むことにより、被検査メモリのアドレスサイズよりも小
さいサイズのフェイルメモリを用いて不良情報の記憶を
可能とし、検査コストを低減することができる。
【００３４】また、本発明の第２の半導体メモリ検査方
法によれば、被検査メモリのアドレス領域を複数のアド
レスブロックに領域分割する一方、フェイルメモリを前
記アドレスブロックのサイズ毎に複数のサブフェイルメ
モリに分割し、一つのアドレスに対して複数回の検査を
連続して行い、その検査結果に基づいて判定した不良ア
ドレスの情報を、前記複数回の検査結果に対応して選択
した複数のサブフェイルメモリにそれぞれ書き込み、か
つ前記複数のサブフェイルメモリの各不良アドレスの情
報に基づいて不良原因を特定することにより、検査回数
毎の不良情報に基づいて不良原因を容易に特定すること
が可能になる。
法によれば、被検査メモリのアドレス領域を複数のアド
レスブロックに領域分割する一方、フェイルメモリを前
記アドレスブロックのサイズ毎に複数のサブフェイルメ
モリに分割し、一つのアドレスに対して複数回の検査を
連続して行い、その検査結果に基づいて判定した不良ア
ドレスの情報を、前記複数回の検査結果に対応して選択
した複数のサブフェイルメモリにそれぞれ書き込み、か
つ前記複数のサブフェイルメモリの各不良アドレスの情
報に基づいて不良原因を特定することにより、検査回数
毎の不良情報に基づいて不良原因を容易に特定すること
が可能になる。
【００３５】さらに、本発明の記録媒体によれば、当該
記録媒体に基づいてコンピュータを駆動することで、前
記本発明の半導体メモリ検査方法が容易に実現できる。
記録媒体に基づいてコンピュータを駆動することで、前
記本発明の半導体メモリ検査方法が容易に実現できる。
【図１】本発明の検査装置の第１の実施の形態の構成を
示すブロック構成図である。
示すブロック構成図である。
【図２】第１の実施の形態における検査方法を説明する
ためのフローチャトである。
ためのフローチャトである。
【図３】本発明にかかる検査装置及び検査方法の第２の
実施の形態の構成の一部を示すブロック構成図である。
実施の形態の構成の一部を示すブロック構成図である。
【図４】第２の実施の形態の構成の変形例を示すブロッ
ク構成図である。
ク構成図である。
【図５】第２の実施の形態を実行するための検査プログ
ラムの一例である。
ラムの一例である。
【図６】本発明にかかる検査装置及び検査方法の第３の
実施の形態の構成の一部を示すブロック図である。
実施の形態の構成の一部を示すブロック図である。
【図７】従来の検査装置及び検査方法示すブロック構成
図である。
図である。
Ｍ 被検査メモリ ＡＢ１〜ＡＢ４ アドレスブロック ＴＡＧ テストアドレス発生器 ＪＦ 不良判定器 ＢＬＣ ブロックカウンタ ＢＲ フェイルメモリブロック指定レジスタ ＦＭ フェイルメモリ ＦＭ１〜ＦＭ４ サブフェイルメモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 17/00 ６０１Ｚ
Claims (9)
- 【請求項１】 半導体メモリを検査し、前記検査におい
て判定された前記被検査メモリの不良アドレスの情報を
フェイルメモリの対応するアドレスに記憶する半導体メ
モリ検査装置において、前記被検査メモリは、アドレス
領域を複数のアドレスブロックに領域分割されており、
前記フェイルメモリは、前記アドレスブロックのアドレ
スサイズ毎に分割され、かつ前記アドレブロックの数よ
りも少ない数のサブフェイルメモリで構成され、前記不
良アドレスが判定されたアドレスブロックを前記サブフ
ェイルメモリに対応させて前記不良アドレスの情報を記
憶するように構成したことを特徴とする半導体メモリ検
査装置。 - 【請求項２】 半導体メモリを検査し、前記検査におい
て判定された前記被検査メモリの不良アドレスの情報を
フェイルメモリの対応するアドレスに記憶する半導体メ
モリ検査方法において、前記被検査メモリのアドレス領
域を複数のアドレスブロックに領域分割する一方、前記
フェイルメモリを前記アドレスブロックのサイズ毎に複
数のサブフェイルメモリに分割し、前記被検査メモリに
対して行った検査に基づいて判定した不良アドレスが含
まれるアドレスブロックに対応するサブフェイルメモリ
の一つを選択し、当該サブフェイルメモリ中の対応する
アドレスに前記不良アドレスの情報を書き込むことを特
徴とする半導体メモリ検査方法。 - 【請求項３】 半導体メモリを検査し、前記検査におい
て判定された前記被検査メモリの不良アドレスの情報を
フェイルメモリの対応するアドレスに記憶する半導体メ
モリ検査方法において、前記被検査メモリのアドレス領
域を複数のアドレスブロックに領域分割する一方、前記
フェイルメモリを前記アドレスブロックのサイズ毎に複
数のサブフェイルメモリに分割し、一つのアドレスに対
して複数回の検査を連続して行い、その検査結果に基づ
いて判定した不良アドレスの情報を、前記複数回の検査
結果に対応して選択した複数のサブフェイルメモリにそ
れぞれ書き込み、かつ前記複数のサブフェイルメモリの
各不良アドレスの情報に基づいて不良原因を特定するこ
とを特徴とする半導体メモリ検査方法。 - 【請求項４】 前記複数個のサブフェイルメモリにそれ
ぞれ書き込まれた不良アドレスの情報を複数の不良パタ
ーンに分類し、かつその分類した不良パターンに基づい
て不良原因を特定することを特徴とする請求項３に記載
の半導体メモリ検査方法。 - 【請求項５】 前記検査を行うコンピュータを駆動する
ための検査プログラムの一部に、前記サブフェイルメモ
リを選択するパラメータを含むことを特徴とする請求項
３または４に記載の半導体メモリ検査方法。 - 【請求項６】 前記検査プログラムに含まれて前記被検
査メモリのアドレスを示すビットの一部を、前記サブフ
ェイルメモリを選択するパラメータに割り当てることを
特徴とする請求項５に記載の半導体メモリ検査方法。 - 【請求項７】 前記複数個のサブフェイルメモリは、前
記複数回の各検査毎にそれぞれ対応する複数個のグルー
プ化されたサブフェイルメモリとして構成されているこ
とを特徴とする請求項３ないし６のいずれかに記載の半
導体メモリ検査方法。 - 【請求項８】 前記複数個のサブフェイルメモリは、前
記複数回の各検査毎に、順序的に選択されるサブフェイ
ルメモリとして構成されていることを特徴とする請求項
３ないし６のいずれかに記載の半導体メモリ検査方法。 - 【請求項９】 請求項２ないし８のいずれかの半導体メ
モリ検査方法を実行するための検査プログラムを記録し
ていることを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180850A JP2001357696A (ja) | 2000-06-16 | 2000-06-16 | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180850A JP2001357696A (ja) | 2000-06-16 | 2000-06-16 | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001357696A true JP2001357696A (ja) | 2001-12-26 |
Family
ID=18681858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000180850A Pending JP2001357696A (ja) | 2000-06-16 | 2000-06-16 | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001357696A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102940A (ja) * | 2005-10-05 | 2007-04-19 | Advantest Corp | 試験装置、及び試験方法 |
| JP2007184069A (ja) * | 2005-12-06 | 2007-07-19 | Yokogawa Electric Corp | メモリ検査装置 |
| WO2008117381A1 (ja) * | 2007-03-23 | 2008-10-02 | Advantest Corporation | 試験装置及び電子デバイス |
| JP2009123257A (ja) * | 2007-11-12 | 2009-06-04 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
| JP2009529756A (ja) * | 2006-03-13 | 2009-08-20 | ヴェリジー（シンガポール） プライベート リミテッド | テストデータのフォーマット変換 |
-
2000
- 2000-06-16 JP JP2000180850A patent/JP2001357696A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102940A (ja) * | 2005-10-05 | 2007-04-19 | Advantest Corp | 試験装置、及び試験方法 |
| JP2007184069A (ja) * | 2005-12-06 | 2007-07-19 | Yokogawa Electric Corp | メモリ検査装置 |
| JP2009529756A (ja) * | 2006-03-13 | 2009-08-20 | ヴェリジー（シンガポール） プライベート リミテッド | テストデータのフォーマット変換 |
| WO2008117381A1 (ja) * | 2007-03-23 | 2008-10-02 | Advantest Corporation | 試験装置及び電子デバイス |
| US7757134B2 (en) | 2007-03-23 | 2010-07-13 | Advantest Corporation | Test apparatus for testing a memory and electronic device housing a circuit |
| JP4939427B2 (ja) * | 2007-03-23 | 2012-05-23 | 株式会社アドバンテスト | 試験装置及び電子デバイス |
| JP2009123257A (ja) * | 2007-11-12 | 2009-06-04 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477672B1 (en) | Memory testing apparatus | |
| KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
| US7127647B1 (en) | Apparatus, method, and system to allocate redundant components | |
| US6691252B2 (en) | Cache test sequence for single-ported row repair CAM | |
| US8659961B2 (en) | Memory repair systems and methods for a memory having redundant memory | |
| TWI441189B (zh) | 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術 | |
| JP3558252B2 (ja) | 半導体メモリ試験装置 | |
| US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| US20040210803A1 (en) | Built-in self-analyzer for embedded memory | |
| US20090172483A1 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
| US20080208492A1 (en) | System and Method for Early Qualification of Semiconductor Devices | |
| KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
| JPH09318707A (ja) | 半導体メモリ試験方法および装置 | |
| US20020108073A1 (en) | System for and method of operating a programmable column fail counter for redundancy allocation | |
| US7454662B2 (en) | Integrated memory having a circuit for testing the operation of the integrated memory, and method for operating the integrated memory | |
| US6993692B2 (en) | Method, system and apparatus for aggregating failures across multiple memories and applying a common defect repair solution to all of the multiple memories | |
| US6247153B1 (en) | Method and apparatus for testing semiconductor memory device having a plurality of memory banks | |
| US20030204783A1 (en) | Repair analyzer of dram in semiconductor integrated circuit using built-in CPU | |
| JP2001357696A (ja) | 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体 | |
| JP2003509804A (ja) | メモリ検査方法 | |
| JPH11213695A (ja) | 半導体メモリ試験装置 | |
| US6571353B1 (en) | Fail information obtaining device and semiconductor memory tester using the same | |
| JP2865035B2 (ja) | 半導体記憶装置の試験方法 | |
| JPH07335000A (ja) | 不揮発性メモリ | |
| TWI841518B (zh) | 記憶體測試驗證系統及記憶體測試驗證方法 |