CN105938180B - 用于硅晶圆上的集成电路的测试器、集成电路和测试方法 - Google Patents

用于硅晶圆上的集成电路的测试器、集成电路和测试方法 Download PDF

Info

Publication number
CN105938180B
CN105938180B CN201610240514.3A CN201610240514A CN105938180B CN 105938180 B CN105938180 B CN 105938180B CN 201610240514 A CN201610240514 A CN 201610240514A CN 105938180 B CN105938180 B CN 105938180B
Authority
CN
China
Prior art keywords
integrated circuit
data
time reference
data frame
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610240514.3A
Other languages
English (en)
Other versions
CN105938180A (zh
Inventor
C·兰伯特
S·巴扬
A·克罗古尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idimia Star Crystal Co ltd
Original Assignee
STARCHIP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STARCHIP Ltd filed Critical STARCHIP Ltd
Publication of CN105938180A publication Critical patent/CN105938180A/zh
Application granted granted Critical
Publication of CN105938180B publication Critical patent/CN105938180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

用于硅晶圆上的集成电路的测试器、集成电路和测试方法。本发明涉及用于硅晶圆上的集成电路的测试器，其特征在于，该测试器包括用于对集成电路进行测试的输入/输出连接，并且其特征在于，该测试器包括：用于经由所述输入/输出连接将数据帧传送到所述集成电路的装置(E71)，所述数据帧包括用于包含在所述数据帧中的数据的时间基准、用于验证所述时间基准的字段、以及包括至少一个集成电路测试命令的数据字段；和用于经由所述输入/输出连接接收数据帧的装置(E74)，所接收到的数据帧中的数据的持续时间是所述时间基准的倍数。

Description

用于硅晶圆上的集成电路的测试器、集成电路和测试方法
技术领域
本发明涉及用于测试设置在硅晶圆上的集成电路的方法和装置。
背景技术
集成电路被制造在硅晶圆上。硅晶圆包括大量(通常数千)的集成电路。用于测试集成电路的测试器包括有限数量的与硅晶圆的输入/输出连接，该数量是不能增加的。
为了测试硅晶圆上的所有集成电路，测试器借助于探针卡与集成电路的矩形区域接触几次，以便建立与集成电路的电连接。同时测试多个集成电路，以便减少测试硅晶圆所花费的时间。
并行测试的集成电路的数量越大，测试硅晶圆所需的时间就越短。用于测试集成电路的测试探针的数量越大，由于通过测试器的输入/输出连接和测试探针的数量强加的限制，并行测试的集成电路的数量就越小。
此外，硅晶圆上的集成电路具有内部时钟，该内部时钟的频率从一个集成电路到另一个集成电路显著变化。结果不是测试集成电路的无关紧要的困难。
发明内容
本发明的目的是通过提出一种测试方法和装置来解决现有技术的缺点，在所述测试方法和装置中，仅一个输入/输出连接对于测试具有测试器未知的内部时钟频率的集成电路来说是必要的。
为此，根据第一个方面，本发明提出一种用于存在于硅晶圆上的集成电路的测试器，其特征在于，所述测试器包括用于测试集成电路的输入/输出连接，并且其特征在于，所述测试器包括：
-用于经由所述输入/输出连接将数据帧传送到所述集成电路的装置，所述数据帧包括用于包含在所述数据帧中的数据的时间基准、用于验证所述时间基准的字段、以及包括至少一个集成电路测试命令的数据字段；以及
-用于经由所述输入/输出连接接收数据帧的装置，所接收到的数据帧中的数据的持续时间是所述时间基准的倍数。
本发明还涉及一种用于借助于测试器测试存在于硅晶圆上的集成电路的方法，该测试器包括用于测试集成电路的输入/输出连接，其特征在于，该方法包括以下步骤：
-经由所述输入/输出连接将数据帧传送到所述集成电路，所述数据帧包括用于包含在所述数据帧中的数据的时间基准、用于验证所述时间基准的字段、以及包括至少一个集成电路测试命令的数据字段；以及
-经由所述输入/输出连接接收数据帧，所接收到的数据帧中的数据的持续时间是所述时间基准的倍数。
因此，通过仅使用除了电源连接之外到集成电路的用于测试集成电路的一个输入/输出连接，增加了并行测试的集成电路的数量。即使在集成电路的内部时钟的频率对于测试器来说是未知的情况下，减少了测试硅晶圆上的集成电路所花费的时间，并且减少了生产集成电路的成本。
通过在发送的数据帧中插入时间基准，集成电路可以使它们自身与所接收到的数据同步，并且可以处理所接收到的数据。因而，不必具有用于将共有的时钟传送到集成电路和测试器的连接。
由于所接收到的数据帧中的数据的持续时间为时间基准的倍数，所以诸如由集成电路发送的信号的上升沿和下降沿的约束会较少。电子元件的特性(例如，用于提供电流的能力方面)会减少，正如电子元件的尺寸。集成电路的成本也会由此而减少。
根据本发明的特定实施方式，传送到集成电路的数据帧中的每个数据项由逻辑高电平和逻辑低电平表示。
因此，集成电路可以在接收数据期间继续同步。
根据本发明的特定实施方式，传送到集成电路的数据帧还包括与集成电路测试命令相关联的值。
因此，测试器可以改变用于测试集成电路的某些参数。
根据本发明的特定实施方式，集成电路测试命令是用于调整集成电路中的模拟、频率、或数字值的命令。
因此，单个输入/输出连接被用于测试集成电路，并且增加了并行测试的集成电路的数量。
根据本发明的特定实施方式，该命令是用于在数据帧之后的时间窗口中发送或接收模拟信号的命令，并且测试器包括用于在数据帧之后的时间窗口中发送或接收模拟信号的装置。
因此，单个输入/输出连接被用于测试集成电路，并且增加了并行测试的集成电路的数量。
根据本发明的特定实施方式，该命令是用于调整集成电路的内部时钟的命令，或用于调整用于在集成电路的存储器中写入或删除数据项的电压的命令。
因此，可以进行用于根据规格标准运作的集成电路所需的所有调整。
本发明还涉及一种集成电路，其特征在于，其包括用于测试集成电路的输入/输出连接，并且其特征在于该集成电路包括：
-用于经由输入/输出连接接收数据帧的装置，该数据帧包括用于包含在数据帧中的数据的时间基准、用于验证时间基准的字段、以及包括至少一个集成电路测试命令的数据字段；以及
-用于经由输入/输出连接传送数据帧的装置，所传送的数据帧中的数据的持续时间为时间基准的倍数。
本发明还涉及一种用于测试集成电路的方法，该集成电路包括用于测试集成电路的输入/输出连接，其特征在于，该方法包括由集成电路执行的以下步骤：
-经由输入/输出连接接收数据帧，该数据帧包括用于包含在数据帧中的数据的时间基准、用于时间基准的验证字段、以及包括用于测试集成电路的至少一个命令的数据字段；以及
-经由输入/输出连接传送数据帧，所传送的数据帧中的数据的持续时间为时间基准的倍数。
因此，通过与所发送的数据帧中的时间基准同步，集成电路可以处理所接收到的数据。
此外，探针卡上的探针的最大数量受技术能力的限制，使并行测试的芯片的数量增加减少了测试的成本。本发明能够将探针卡的使用优化到最大可能的程度。
此外，即使集成电路的内部时钟的频率对于测试器来说是未知的，减少了生产集成电路的成本。
由于所发送的数据帧中的数据的持续时间为时间基准的倍数，所以诸如由集成电路传送的信号的上升沿和下降沿的约束会较少。电子元件的特性(例如，在提供电流的能力方面)连同这些电子元件的尺寸一起减少。因此集成电路的成本也会减少。
根据本发明的特定实施方式，所接收到的数据帧还包括与用于测试集成电路的命令相关联的值。
因此，不需要在此存储对于测试集成电路所需的不同的值。由此，减小了集成电路的尺寸。
根据本发明的特定实施方式，用于测试集成电路的命令是用于调整集成电路中的模拟、频率、或数字值的命令。
因此，单个输入/输出连接被用于测试集成电路，并且增加了并行测试的集成电路的数量。
根据本发明的特定实施方式，该命令是用于在数据帧之后的时间窗口中发送或接收模拟信号的命令，并且集成电路包括用于在数据帧之后的时间窗口中发送或接收模拟信号的装置。
因此，单个输入/输出连接被用于测试集成电路，并且增加了并行测试的集成电路的数量。
根据本发明的特定实施方式，该命令是用于调整集成电路的内部时钟的命令。
因此，可以将集成电路的内部时钟的频率调整为与规格标准对应的值。
根据本发明的特定实施方式，该命令是用于调整用于在集成电路的闪存中写入或删除数据项的电压的命令。
因此，可以执行对于根据规格标准运作的集成电路所需的所有调整。
根据本发明的特定实施方式，当接收到用于调整写入或删除电压的命令时，集成电路借助于用于调整写入或删除电压的状态机控制集成电路的存储器中的读取装置。
因此，在无需与测试器交换数据的情况下，集成电路能够自主地调整参数。因此，减少了测试时间。
本发明还涉及存储在信息载体上的计算机程序，所述程序包括当所述程序载入到计算机系统并由计算机系统执行时用于实施上述方法的指令。
附图说明
通过阅读下面对示例实施方式的描述，本发明的上述特征以及其它特征将更清楚地显现，所述描述结合附图给出，其中：
图1描述了用于测试硅晶圆上的集成电路的系统；
图2描述了根据本发明的测试装置的结构；
图3描述了根据本发明的集成电路的结构；
图4描述了由用于集成电路的测试器发送的数据帧的示例；
图5描述了由用于测试器的集成电路发送的数据帧的示例；
图6描述了在如参照图4描述的数据帧中包含的命令的示例；
图7描述了由根据本发明的测试器执行的测试算法；
图8描述了由根据本发明的集成电路执行的测试算法；
图9描述了在接收到用于调整程序或闪存的删除电压的命令时由集成电路执行的算法。
具体实施方式
图1描述了用于测试硅晶圆上的集成电路的系统。
在图1中，测试器Te使用与并行测试的一组集成电路的矩形区域接触的多个探针卡测试硅晶圆DUT的集成电路CI。
例如，测试器Te是控制一个或更多个探针卡的计算机。测试器Te测试集成电路是否符合规范，并且能够调整集成电路的参数。
根据本发明，每个集成电路具有由图1中的黑方块描述的单个接触区域，其用于测试集成电路。除了集成电路的电源探针之外，用于测试集成电路的测试器Te使用单个探针。当探针与接触区域接触时，根据本发明实现了输入/输出连接。
在图1中，借助于包括探针Cap1至Cap3的探针卡并行测试三个集成电路。自然地，可以并行测试更多的集成电路，图1中的示例仅是实际情况的简化。
同样，为了简化起见，在图1中仅示出了七个集成电路。自然地，可以在硅晶圆DUT上存在大量的集成电路。
每个集成电路具有其自身的内部时钟，该内部时钟的频率从一个集成电路到另一个集成电路变化，并且与测试器Te的频率不同。
借助测试器Te和被测试的每个集成电路CI之间的通信协议，根据本发明的单个接触区域的使用是可能的，使得测试器Te可以指示测试的类型或必须进行的调整，并且使得集成电路CI对此理解。将相同的接触区域应用于集成电路CI和测试器Te之间的信息交换。
在集成电路的测试中，模拟和数字信号两者在集成电路CI和测试器Te之间交换。例如，调整集成电路CI的闪存的参数和选择闪存的某些测试模式能够测量电压和/或电流。根据本发明的用于测试集成电路CI的单个接触区域的使用考虑了这种约束条件。
根据本发明，测试器Te包括：
-用于经由输入/输出连接将数据帧传送到集成电路的装置，数据帧包括用于包含在数据帧中的数据的时间基准、用于验证时间基准的字段、和包括用于测试集成电路的至少一个命令的数据字段，
-用于经由输入/输出连接接收数据帧的装置，所接收到的数据帧中的数据具有为时间基准的倍数的持续时间。
每个集成电路包括：
-用于经由输入/输出连接接收数据的装置，数据帧包括用于包含在数据帧中的数据的时间基准、用于验证时间基准的字段、和包括用于测试集成电路的至少一个命令的数据字段，
-用于经由输入/输出连接传送数据帧的装置，所传送的数据帧中的数据具有为时间基准的倍数的持续时间。
图2描述了根据本发明的测试装置或测试器的结构。
测试器Te包括：
-处理器、微处理器或微控制器200；
-易失存储器203；
-ROM存储器202；
-接口205，其包括至少一个探针卡；
-通信总线201，其将处理器200连接到ROM存储器202、RAM存储器203和接口205。
处理器200能够执行从ROM存储器202、从外部存储器(未示出)或从存储介质载入易失存储器203的指令。当测试器Te被加电时，处理器200能够从易失存储器203读取指令，并且执行这些指令。这些指令形成计算机程序，该计算机程序使处理器200实现结合图7描述的方法的所有或部分。
结合附图7描述的方法的所有或部分可以通过由诸如DSP(数字信号处理器)或微处理器的可编程机器执行一组指令以软件形式来实现，或者可以通过诸如FPGA(现场可编程门阵列)或ASIC(专用集成电路)的机器或专用组件以硬件形式来实现。
图3描绘了根据本发明的硅晶圆上的集成电路结构。
集成电路CI包括：
-处理器、微处理器或微控制器300；
-易失存储器303；
-ROM存储器302；
-闪存304；
-接口305，其包括用于与探针卡的探针接触的接触区域；
-通信总线301，其将处理器300连接到ROM存储器302、RAM存储器303、闪存304和接口305。
处理器300能够执行从ROM存储器302载入易失存储器303的指令。当集成电路CI被上电时，处理器300能够从易失存储器303读取指令，并且执行这些指令。这些指令形成计算机程序，该计算机程序使处理器300实现结合图8和图9描述的所有或一些方法。
结合图8和图9描述的所有或一些方法可以通过由诸如DSP(数字信号处理器)或微控制器的可编程机器执行一组指令以软件形式来实现，或者通过机器或专用组件以硬件形式来实现。
图4描述了通过测试器将数据帧发送到集成电路的示例。
由测试器Te发送到集成电路CI的数据帧被分解成时间基准40、用于验证时间基准的字段41、数据42和帧的末端43。
测试器Te将指令发送到集成电路CI，并且可选地接收对所发送的指令的响应。
根据使用的协议，至少在由测试器Te发送的每个帧的开始进行自校准。时间基准40具有由测试器Te的频率确定的持续时间。例如，基准40对应于逻辑高电平，例如，其持续时间等于测试器Te的时钟的三个时钟周期。该三个时钟周期的持续时间将由集成电路CI使用，以便与测试器Te的时钟同步。
用于验证时间基准41的字段对应于逻辑低电平，例如，其持续时间等于时间基准40的持续时间的预定整数倍。例如，验证字段具有等于时间基准40的持续时间的八倍的持续时间。
用于验证时间基准41的字段能够使接收数据帧的集成电路CI检查时间基准实际上是否对应于帧的开始。如果用于验证时间基准41的字段不等于时间基准40的持续时间的预定的倍数，则时间基准40是杂散脉冲。如果用于验证时间基准41的字段等于时间基准40的持续时间的预定的倍数，则实际上接收到帧。
数据字段42包含发送命令所必要的数据。
参照图6给出命令的示例。
数据字段42包括一连串二进制值“0”或“1”。
例如，字段44中的二进制值“1”对应于处于高电平的测试器Te的时钟的两个时钟周期，随后是处于低电平的测试器Te的时钟的一个时钟周期。
例如，字段45中的二进制值“0”对应于处于高电平的测试器Te的时钟的一个时钟周期，随后是处于低电平的测试器Te的时钟的两个时钟周期。
根据该示例，在接收数据期间，集成电路CI可以继续与测试器Te的时钟同步。
在变型中，二进制值“1”对应于处于高电平的测试器Te的时钟的三个时钟周期，并且二进制值“0”对应于处于低电平的测试器Te的时钟的三个时钟周期。
帧43的末端对应于处于高电平的测试器Te的时钟的两个时钟周期，随后是处于低电平的测试器Te的时钟的一个时钟周期。
在帧43的末端之后，在46表示的时间段期间，可以可选地发送或接收模拟电压。该模拟电压通过集成电路CI或测试器Te来传递。例如，该模拟电压是由测试器Te借助于在数据字段中存在的命令提供的电压，或者由测试器Te借助于在数据字段中存在的命令请求的电压。
时间段46也可以是时间基准。
图5描述了由集成电路发送到测试器的数据帧的示例。
一旦接收到帧43的末端，如果必要，集成电路CI就对参照图4描述的帧作出响应。
图5描述了针对如参照图4描述的帧的数字响应的帧的末端43、帧的开始50和数据字段51。
帧包括帧的开始50。帧的开始50包括三个二进制值52至54。
集成电路CI使用的时钟是如参照图4描述的帧的启动字段40的持续时间的整数倍，并且大于或等于启动字段40的持续时间的两倍。
例如，该倍数是2的倍数，优先等于8。
这是因为，由于集成电路CI必须具有尽可能小的硅表面，所以将数据帧传递到测试器Te的输出级具有在远低于测试器Te的输出状态的电流源的方面的规格。通过使用启动字段40的持续时间的倍数，任何与输出电流相关的限制关联的问题都将解决。此外，因为集成电路的内部频率的不同，所以选择用于集成电路CI的帧传送的二进制信息项的持续时间，使得所有功能集成电路可以以适当的速率响应。
二进制值52位于低电平“0”，并且具有启动字段40的持续时间的8倍的持续时间。
二进制值52位于高电平“1”，并且具有启动字段40的持续时间的8倍的持续时间。
二进制值53位于低电平“0”，并且具有启动字段40的持续时间的8倍的持续时间。
数据字段51包括一个或更多个二进制值。
在图5的示例中，数据字段包括两个二进制值55和56。
二进制值55位于低电平“0”，并且具有启动字段40的持续时间的8倍的持续时间。
二进制值56位于高电平“1”，并且具有启动字段40的持续时间的8倍的持续时间。
由集成电路CI发送的帧不包括帧定界符的末端。这是无用的，由于测试器Te知道响应是否是必须的，以及如果是必需的情况下的位数。
图6描述了包含在参照图4描述的帧中的命令的示例。
图6中的表包括三列，第一列指示命令的类型。命令的类型以预定的二进制字的形式被包含在参照图4描述的帧的数据字段42中。
第二列指示包含在数据字段42中的数据。
第三列指示如参照图5描述的或在图6中46表示的时间段期间的响应是否必须由集成电路CI发送。根据命令的类型，该响应是数字或模拟或频率。
对于数据写入命令，数据字段42包括数据项将被写入的地址、以及数据项的值。作为响应不发送帧。
对于数据读取命令，数据字段42包括图5的数据字段51中数据项必须被读取并且返回的地址。
作为响应参照图5接收的帧必须被发送。帧的字段41包括所读取的数据项的值。
对于模拟电压调整命令，数据字段42包括将进行的调整的类型，诸如，编程或删除电压。作为响应不发送帧。
在模拟电压调整命令之前，在集成电路的存储器的预定区域内写入参数的表。例如，该存储器是RAM存储器。
对于用于调整集成电路的内部振荡器的命令，数据字段42包括集成电路的内部振荡器的频率将被调整的值的范围。在图4的字段46中插入时间基准。作为响应不发送帧。
当接收到调整内部振荡器的命令时，在由字段46的持续时间指示的时间基准期间，集成电路CI对由内部振荡器产生的脉冲的数量进行计数。如果计数的脉冲的数量未包含在该值范围内，则修正内部振荡器的频率，直到脉冲的数量包含在该值范围内。
对于用于读取模拟电压的命令，数据字段42包括指示测试器Te将哪个模拟信号插入图4的字段46中以及字段46的持续时间的信息。
图7描述了由根据本发明的测试器执行的测试算法。
更精确地，由测试器Te的处理器200来执行本算法。
在步骤E70，处理器200从与集成电路CI的参数的测试或调整对应的命令的列表选择将被发送到至少一个集成电路CI的命令。
在随后的步骤E71，处理器200命令如参照图4描述的数据帧的传送，并且该数据帧包括所选择的指令。
在随后的步骤E72，处理器200针对该命令检查是否必须发送或接收模拟电压，或者基准时间是否包含在图4的字段46中。
如果这样，处理器200移到步骤E73，并且在图4中46表示的时间段期间传送或读取模拟电压或基准时间。如果不是，处理器200移到步骤E74。
在步骤E74，处理器200检查是否响应于在步骤E71发送的帧接收帧。
如果响应于在步骤E71发送的帧将接收帧，则处理器200移到步骤E75。如果不是，处理器200中断本算法。
在步骤E75，处理器200借助于接口205接收参照图5描述的数据帧。
一旦执行这种操作，处理器200就中断本算法。
图8描述了由根据本发明的集成电路执行的测试算法。
更精确地，本算法由每个集成电路CI的处理器300来执行。
在步骤E80，处理器300接收如参照图4描述的数据帧。在该步骤，处理器300与时间基准40同步。
在步骤E81，处理器300通过检查用于时间基准41的验证字段是否等于时间基准40的预定倍数来验证时间基准。如果不是，则处理器300中断本算法，同时等候新的时间基准40。
在步骤E82，处理器300处理包含在数据字段42中的数据，并且执行该命令。
在随后的步骤E83，处理器300检查针对该命令模拟电压或时间基准将被发送或接收还是发送和接收。
如果这样，处理器300移到步骤E84，并且传送或读取模拟电压，或者在图4中46指示的时间段期间测量时间基准。如果不是，处理器300移到步骤E85。
在步骤E85，处理器300检查是否响应于在步骤E80接收的数据帧将发送数据帧。
如果将发送数据帧，则处理器300移到步骤E86。如果不是，处理器300中断本算法。
在步骤E86，处理器300借助于接口305传送参照图5描述的数据帧。
一旦执行这种算法，则处理器300中断本算法。
图9描述了在接收到用于调整编程电压或用于擦除闪存的命令时，由集成电路执行的算法。
更精确地，由每个集成电路CI的处理器300执行本算法或状态机。
在步骤E91，处理器300命令在随机存取存储器RAM中的包括各种电压值的表的传送。
在随后的步骤E91，处理器300检测用于调整编程电压或擦除存储器的命令的接收。例如，该存储器是闪存、E2PROM、MRAM、MLU、CBRAM或FeRAM存储器。
在随后的步骤E92，处理器300读取随机存取存储器中的电压值，并且将所读取的电压应用于存储器。
在随后的步骤E93，处理器300检查是否已正确地完成擦除或编程。
如果这样，处理器300移到步骤E94，并且存储在随机存取存储器RAM中读取的值。
如果不是，处理器300移到步骤E95，并且检查是否已读取包含在表中的所有值。
如果已读取包含在表中的所有值，则中断本算法。如果不是，处理器300移到步骤E96，读取随机存取存储器中的另一个电压值，并且将所读取的电压应用于闪存。
一旦执行该操作，则处理器300返回到步骤E93。

Claims (19)

1.一种用于硅晶圆上的集成电路的测试器，所述测试器包括：
用于测试集成电路的单个输入/输出连接；以及
使所述测试器执行以下步骤的电路：
-经由所述输入/输出连接将第一数据帧传送到所述集成电路，所述第一数据帧包括作为用于包含在所述第一数据帧中的数据的时间基准的字段、用于验证所述时间基准的字段、以及包括至少一个测试命令的数据字段，用于验证所述时间基准的字段是作为时间基准的字段的持续时间的倍数；以及
-经由所述输入/输出连接从所述硅晶圆上的集成电路接收第二数据帧，所述第二数据帧中的数据在等于所述时间基准的整数倍并且大于或等于所述时间基准的两倍的持续时间内被接收。
2.根据权利要求1所述的测试器，其中，所述第二数据帧中的数据在等于所述时间基准的两倍的整数倍的持续时间内被接收。
3.根据权利要求1所述的测试器，其中，传送到所述集成电路中的所述第一数据帧中的每个数据由逻辑高电平和逻辑低电平来表示。
4.根据权利要求1所述的测试器，其中，传送到所述集成电路的所述第一数据帧进一步包括与测试所述集成电路的所述至少一个测试命令相关联的值。
5.根据权利要求1所述的测试器，其中，测试所述集成电路的所述至少一个测试命令用于调整所述集成电路中的模拟值、频率值、或数字值。
6.根据权利要求5所述的测试器，其中，所述至少一个测试命令是在所述第一数据帧之后的时间窗口中发送或接收模拟信号，并且所述测试器包括使所述测试器执行在所述第一数据帧之后的所述时间窗口中发送或接收所述模拟信号的电路。
7.根据权利要求5所述的测试器，其中，所述至少一个测试命令用于调整所述集成电路的内部时钟或者用于调整用于在所述集成电路的存储器中写入或删除数据的电压。
8.一种集成电路，所述集成电路包括：
用于测试所述集成电路的输入/输出连接；以及
使所述集成电路执行以下步骤的电路：
-经由所述输入/输出连接接收第一数据帧，所述第一数据帧包括作为用于包含在所述第一数据帧中的数据的时间基准的字段、用于验证所述时间基准的字段、以及包括至少一个测试命令的数据字段，用于验证所述时间基准的字段是作为时间基准的字段的持续时间的倍数；以及
-经由所述输入/输出连接传送第二数据帧，所述第二数据帧中的数据在等于所述时间基准的整数倍并且大于或等于所述时间基准的两倍的持续时间内被传送。
9.根据权利要求8所述的集成电路，其中，所述第一数据帧的数据在等于所述时间基准的两倍的整数倍的持续时间内被接收。
10.根据权利要求8所述的集成电路，其中，所述第一数据帧进一步包括与测试所述集成电路的所述至少一个测试命令相关联的值。
11.根据权利要求10所述的集成电路，其中，所述至少一个测试命令用于调整所述集成电路中的模拟值、频率值、或数字值。
12.根据权利要求10所述的集成电路，其中，所述至少一个测试命令是在所述第一数据帧之后的时间窗口中发送或接收模拟信号，并且所述集成电路包括使所述集成电路执行在所述第一数据帧之后的所述时间窗口中发送或接收所述模拟信号的电路。
13.根据权利要求10所述的集成电路，其中，所述至少一个测试命令用于调整所述集成电路的内部时钟。
14.根据权利要求10所述的集成电路，其中，所述至少一个测试命令用于调整用于在所述集成电路的存储器中写入或删除数据的电压。
15.根据权利要求12所述的集成电路，其中，当接收到用于调整写入或删除电压的至少一个测试命令时，所述集成电路借助于用于调整所述写入或删除电压的状态机控制所述集成电路的存储器中的读取装置。
16.一种使用硅晶圆上的集成电路的测试器的测试方法，所述测试器包括用于测试集成电路的单个输入/输出连接，其中，所述方法使所述测试器执行以下步骤：
-经由所述输入/输出连接将第一数据帧传送到所述集成电路，所述第一数据帧包括作为用于包含在所述第一数据帧中的数据的时间基准的字段、用于验证所述时间基准的字段、以及包括至少一个测试命令的数据字段，用于验证所述时间基准的字段是作为时间基准的字段的持续时间的倍数；以及
-经由所述输入/输出连接接收第二数据帧，所述第二数据帧中的数据在等于所述时间基准的整数倍并且大于或等于所述时间基准的两倍的持续时间内被接收。
17.根据权利要求16所述的测试方法，其中，所述第二数据帧中的数据在等于所述时间基准的两倍的整数倍的持续时间内被接收。
18.一种用于测试集成电路的方法，所述集成电路包括用于测试所述集成电路的单个输入/输出连接，其中，所述方法包括以下步骤：
-由所述集成电路经由所述输入/输出连接接收第一数据帧，所述第一数据帧包括作为用于包含在所述第一数据帧中的数据的时间基准的字段、用于验证所述时间基准的字段、以及包括至少一个测试命令的数据字段，用于验证所述时间基准的字段是作为时间基准的字段的持续时间的倍数；以及
-由所述集成电路经由所述输入/输出连接传送第二数据帧，所述第二数据帧中的数据在等于所述时间基准的两倍的整数倍的持续时间内被传送。
19.根据权利要求18所述的方法，其中，所述第二数据帧中的数据在等于所述时间基准的整数倍的持续时间内被接收。
CN201610240514.3A 2015-03-06 2016-03-04 用于硅晶圆上的集成电路的测试器、集成电路和测试方法 Active CN105938180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR15/51904 2015-03-06
FR1551904A FR3033412B1 (fr) 2015-03-06 2015-03-06 Testeur de circuits integres sur une galette de silicium et circuit integre.

Publications (2)

Publication Number Publication Date
CN105938180A CN105938180A (zh) 2016-09-14
CN105938180B true CN105938180B (zh) 2020-06-12

Family

ID=53541725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610240514.3A Active CN105938180B (zh) 2015-03-06 2016-03-04 用于硅晶圆上的集成电路的测试器、集成电路和测试方法

Country Status (7)

Country Link
US (1) US10088526B2 (zh)
EP (1) EP3073280B1 (zh)
KR (1) KR102547449B1 (zh)
CN (1) CN105938180B (zh)
BR (1) BR102016004755B1 (zh)
FR (1) FR3033412B1 (zh)
TW (1) TWI701437B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112272130B (zh) * 2020-09-25 2022-09-09 杭州加速科技有限公司 半导体测试机通信总线系统
CN115883412A (zh) * 2022-11-30 2023-03-31 一汽奔腾轿车有限公司 一种交换机vlan测试方法及系统
CN116898458B (zh) * 2023-09-11 2023-12-26 北京智冉医疗科技有限公司 神经信号采集方法和神经信号采集系统
CN118158072B (zh) * 2024-03-08 2024-09-13 尊芯智能科技(苏州)有限公司 Amhs系统的通讯方法、系统、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330273A (zh) * 2000-04-24 2002-01-09 株式会社鼎新 用于基于事件的测试系统的多重测试结束信号
CN1776597A (zh) * 2004-11-18 2006-05-24 国际商业机器公司 用于校准随机存取存储器的方法和装置
CN102349058A (zh) * 2009-02-19 2012-02-08 超威半导体公司 数据处理接口设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656942A (en) * 1995-07-21 1997-08-12 Electroglas, Inc. Prober and tester with contact interface for integrated circuits-containing wafer held docked in a vertical plane
US5930735A (en) * 1997-04-30 1999-07-27 Credence Systems Corporation Integrated circuit tester including at least one quasi-autonomous test instrument
US6567941B1 (en) 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
US7119567B2 (en) * 2002-09-12 2006-10-10 Infineon Technologies North America Corp. System and method for testing one or more dies on a semiconductor wafer
JP2007088203A (ja) * 2005-09-22 2007-04-05 Tokyo Electron Ltd ウエハ検査装置およびウエハ検査方法、ならびにコンピュータプログラム
EP1979912B1 (en) * 2006-01-27 2012-11-21 Kilopass Technology, Inc. Electrically programmable fuse bit
US7405586B2 (en) * 2006-03-20 2008-07-29 Intel Corporation Ultra low pin count interface for die testing
US7650555B2 (en) * 2006-07-27 2010-01-19 International Business Machines Corporation Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer
KR101361817B1 (ko) * 2007-10-22 2014-02-11 세메스 주식회사 웨이퍼 검사 장치
US20100100786A1 (en) * 2008-10-17 2010-04-22 International Business Machines Corporation Serial test mode of an integrated circuit (ic)
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
CN102301462A (zh) * 2009-02-12 2011-12-28 株式会社爱德万测试 半导体晶片测试装置
US9316690B2 (en) * 2010-03-19 2016-04-19 Qualcomm Incorporated Data recirculation in configured scan paths
TWI463502B (zh) * 2010-11-17 2014-12-01 Hoy Technologies Co 內嵌式測試模組
KR20120069404A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 테스터 및 이를 포함하는 테스트 시스템
KR101256886B1 (ko) * 2011-08-17 2013-04-22 국방과학연구소 사용자 정의 직렬통신 프로토콜을 지원하는 고속 비동기 직렬통신 제어기
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
WO2014045993A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体ウェハ、および半導体ウェハの試験方法
JP6099347B2 (ja) * 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US10162007B2 (en) * 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330273A (zh) * 2000-04-24 2002-01-09 株式会社鼎新 用于基于事件的测试系统的多重测试结束信号
CN1776597A (zh) * 2004-11-18 2006-05-24 国际商业机器公司 用于校准随机存取存储器的方法和装置
CN102349058A (zh) * 2009-02-19 2012-02-08 超威半导体公司 数据处理接口设备

Also Published As

Publication number Publication date
FR3033412A1 (fr) 2016-09-09
BR102016004755A2 (pt) 2016-09-06
FR3033412B1 (fr) 2019-04-12
KR20160108245A (ko) 2016-09-19
KR102547449B1 (ko) 2023-06-23
EP3073280B1 (fr) 2019-12-18
BR102016004755B1 (pt) 2022-09-06
US10088526B2 (en) 2018-10-02
TWI701437B (zh) 2020-08-11
TW201706607A (zh) 2017-02-16
US20160259002A1 (en) 2016-09-08
CN105938180A (zh) 2016-09-14
EP3073280A1 (fr) 2016-09-28

Similar Documents

Publication Publication Date Title
CN105938180B (zh) 用于硅晶圆上的集成电路的测试器、集成电路和测试方法
KR101297513B1 (ko) 범용 프로토콜 엔진
US5951705A (en) Integrated circuit tester having pattern generator controlled data bus
US10262753B2 (en) Auxiliary test device, test board having the same, and test method thereof
KR101848741B1 (ko) 온 칩 지연 발생을 활용하는 디바이스들에 대한 입/출력 지연 검사
US20100313071A1 (en) Method for testing in a reconfigurable tester
TWI435096B (zh) 用於測試包括複數個積體電路裝置之積體電路模組的系統與方法
US9524759B2 (en) Apparatuses and methods for capturing data using a divided clock
KR100493349B1 (ko) 델타 타임 이벤트형 테스트 시스템
CN110928731B (zh) 一种基于硬件自测模块的dram眼图评估方法
US7325182B2 (en) Method and circuit arrangement for testing electrical modules
CN109240130B (zh) 可程序化接脚位准的控制电路
JP2002340987A (ja) 集積回路のパッドレシーバの試験を容易にする為のシステム及び方法
US9837170B2 (en) Systems and methods for testing performance of memory modules
JP2003066125A (ja) 集積回路、並びに、集積回路を試験するための方法
US11515860B2 (en) Deterministic jitter generator with controllable probability distribution
CN116665747A (zh) 用于系统调试的内部数据可用性
CN115328708A (zh) 串行外设接口时序的参数测试方法及测试装置
US7289925B2 (en) Systems and methods for assessing timing of PCI signals
US7830737B2 (en) SMI memory read data capture margin characterization circuits and methods
CN117478548B (zh) 一种i2c从机设备的容错能力测试系统及方法
CN116097110A (zh) 用于操作源同步设备的装置和方法
JPH0894715A (ja) 半導体ｉｃ試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: French Meileyi

Patentee after: Idimia Star Crystal Co.,Ltd.

Address before: French Meileyi

Patentee before: STARCHIP Ltd.