JP2002298590A - 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法 - Google Patents

不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法

Info

Publication number
JP2002298590A
JP2002298590A JP2001102173A JP2001102173A JP2002298590A JP 2002298590 A JP2002298590 A JP 2002298590A JP 2001102173 A JP2001102173 A JP 2001102173A JP 2001102173 A JP2001102173 A JP 2001102173A JP 2002298590 A JP2002298590 A JP 2002298590A
Authority
JP
Japan
Prior art keywords
semiconductor memory
memory device
nonvolatile semiconductor
automatic
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001102173A
Other languages
English (en)
Inventor
Takayuki Yoneda
隆之 米田
Yasuhiko Tanuma
保彦 田沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001102173A priority Critical patent/JP2002298590A/ja
Priority to EP01307200A priority patent/EP1246198B1/en
Priority to DE60101083T priority patent/DE60101083T2/de
Priority to US09/935,718 priority patent/US6529415B2/en
Priority to TW090121163A priority patent/TW523744B/zh
Priority to KR1020010053839A priority patent/KR100666421B1/ko
Publication of JP2002298590A publication Critical patent/JP2002298590A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】本発明は、比較的短い安定した消去時間を設定
可能な不揮発性半導体記憶装置を提供することを目的と
する。 【解決手段】不揮発性半導体記憶装置は、メモリセルア
レイと、メモリセルアレイ全体に対する消去前の事前書
き込み及び消去動作を行う自動消去動作を繰り返し実行
する制御回路と、メモリセルアレイ全体を何回自動消去
したかについて自動消去動作の回数を計数するカウンタ
を含み、カウンタが所望の数を計数すると制御回路は自
動消去動作を終了する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に不揮発性半
導体記憶装置に関し、詳しくは書き換え可能な不揮発性
半導体記憶装置に関する。
【従来の技術】データを消去して書き換え可能な不揮発
性半導体記憶装置においては、出荷直後の初期状態では
比較的消去に要する時間が長く、その後書き込みと消去
を繰り返すことによって、比較的短い消去時間に安定す
る傾向がある。
【０００２】図１は、書き込みと消去のサイクリング回
数と消去に要する時間との関係を示した図である。
【０００３】図１において、横軸は書き込みと消去のサ
イクリング回数を示し、縦軸は１セクタあたりの消去に
要する消去時間を示す。各データは各製品サンプルに対
するものであり、製品の特性にばらつきがあるために複
数の特性カーブがプロットされている。図に示されるよ
うに、初期状態では１セクタを消去するのに1.5秒前後
必要であるのに対して、１００回程度書き込みと消去の
サイクリングを繰り返した後では、１セクタを消去する
のに0.3〜0.4秒程度しか必要としなくなる。その後は書
き込みと消去のサイクリング回数に関わらず、比較的短
い消去時間に安定していることが分かる。
【発明が解決しようとする課題】不揮発性半導体記憶装
置は上記のような特性を有しているために、製造者側で
は、初期状態の最も遅い消去時間を見込んで製品を保証
する必要がある。従って、使用状態に応じて消去時間が
短くなった状態では、保証された消去時間には無駄があ
ることになってしまう。
【０００４】ユーザ側でこの消去時間を比較的短い状態
に安定化させるためには、書き換えを繰り返すために、
消去動作前の事前書き込み及び消去動作を行う自動消去
動作をマニュアルで数多く実行する以外に方法がなく、
現実的には非常に困難な作業となる。また製造者側で
は、デバイステスターやハンドラー等を使用すれば、書
き換えを繰り返すために自動消去動作を数多く実行する
ことができるが、時間と手間がかかるために生産効率が
著しく低下してしまう。
【０００５】以上を鑑みて、本発明は、比較的短い安定
した消去時間を設定可能な不揮発性半導体記憶装置を提
供することを目的とする。
【課題を解決するための手段】本発明による不揮発性半
導体記憶装置は、メモリセルアレイと、該メモリセルア
レイ全体に対する消去動作前の事前書き込み及び消去動
作を行う自動消去動作を繰り返し実行する制御回路と、
該メモリセルアレイ全体に何回前記自動消去動作を実行
したかについて該自動消去動作の回数を計数するカウン
タを含み、該カウンタが所望の数を計数すると該制御回
路は該自動消去動作を終了することを特徴とする上記不
揮発性半導体記憶装置においては、自動消去動作を繰り
返す自動消去サイクリングを所望の回数だけ自動的に実
行する機能が設けられる。この機能は、外部からのコマ
ンド入力により起動可能に構成すればよい。これによっ
て、ユーザ或いは製造者は、自動消去動作を所望の回数
だけ自動的に不揮発性半導体記憶装置に実行させること
が可能になる。これによって、初期状態と比較して短い
安定した消去時間を示す状態に、不揮発性半導体記憶装
置を設定することが出来る。
【０００６】また本発明による不揮発性半導体記憶装置
の消去方法は、外部からの所定の信号入力に応答してメ
モリセル全体に対する自動消去動作を繰り返す動作を継
続し、該自動消去動作が実行される回数を計数し、該計
数した回数が所望の回数になると上記継続される動作を
終了する各段階を含むことを特徴とする。
【発明の実施の形態】以下に、本発明の実施例を添付の
図面を用いて詳細に説明する。
【０００７】図２は、本発明による不揮発性半導体記憶
装置の構成を示す図である。
【０００８】図２の不揮発性半導体記憶装置１０は、コ
マンドレジスタ１１、制御回路１２、入力バッファ１
３、出力バッファ１４、アドレスラッチ１５、デコーダ
１６、セルアレイ１７、センスアンプ１８、書込み／消
去切換回路１９、消去制御回路２０、書込み制御回路２
１、消去電圧発生回路２２、書込み電圧発生回路２３、
及びカウンタ回路２４を含む。
【０００９】コマンドレジスタ１１は、コマンドを外部
から受け取り格納すると共に制御回路１２に供給する。
制御回路１２は、コマンドに基づいてステートマシンと
して動作して、不揮発性半導体記憶装置１０の各部の動
作を制御する。
【００１０】アドレスラッチ１５は、外部から供給され
るアドレス信号を受け取りラッチすると共に、このアド
レス信号をデコーダ１６に供給する。デコーダ１６は、
アドレスラッチ１５から供給されたアドレスをデコード
して、セルアレイ１７に設けられたワード線をデコード
結果に応じて活性化させる。また更にデコーダ１６は、
デコード結果に基づいて、セルアレイ１７のビット線を
選択してセンスアンプ１８に接続する。これによってセ
ルアレイ１７に対するデータの読み出し／書き込み経路
が確立される。
【００１１】セルアレイ１７は、メモリセルの配列、ワ
ード線、ビット線等を含み、各メモリセルに情報を記憶
する。例えばデータ読み出し時には、活性化されたワー
ド線で指定されるメモリセルからのデータがビット線に
読み出され、更に選択されたビット線のデータがセンス
アンプ１８に供給される。消去或いは書き込み時には、
制御回路１２の制御の下に消去電圧発生回路２２或いは
書込み電圧発生回路２３で電圧を発生して、セルアレイ
１７のワード線及びビット線をそれぞれの動作に応じた
適当な電位に設定する。これによって、メモリセルに対
する電荷抜き取り或いは電荷注入の動作を実行する。
【００１２】センスアンプ１８は、セルアレイ１７から
供給されたデータのレベルを、読み出し基準レベルと比
較することで、データが０であるか１であるかの判定を
行う。判定結果は読み出しデータとして、出力バッファ
１４から装置外部に供給される。また書き込み動作或い
は消去動作に伴うベリファイ動作は、セルアレイ１７か
ら供給されたデータのレベルを、書き込み或いは消去用
の基準レベルと比較することで行われる。
【００１３】データ書き込み時には、入力バッファ１３
が書き込みデータを装置外部から受け取り、セルアレイ
１７に書き込みデータを供給する。
【００１４】消去制御回路２０は、制御回路１２からの
指示によって、消去信号を消去電圧発生回路２２に供給
すると共に、消去動作全体を制御する。書込み制御回路
２１は、制御回路１２からの指示によって、書き込み信
号を書込み電圧発生回路２３に供給すると共に、書き込
み動作全体を制御する。消去電圧発生回路２２は、消去
信号に応じて消去動作に必要な消去電圧を発生してデコ
ーダ１６に供給すると共に、消去動作が実行されたこと
を示す信号をカウンタ回路２４に供給する。書込み電圧
発生回路２３は、書き込み信号に応じて書き込み動作に
必要な書き込み電圧を発生してデコーダ１６に供給す
る。
【００１５】本発明においては、例えば外部から所定の
コマンドを入力して指示することによって、所望の回数
の自動消去動作を自動的に実行することが可能な構成と
なっている。
【００１６】装置外部から例えば所定の制御信号、アド
レス、及びデータの組合せとして自動消去動作を指示す
るコマンドが入力されると、自動消去動作を自動的に繰
り返して実行する自動消去サイクリング機能が起動され
る。この際、装置外部からのコマンド入力によってカウ
ンタ回路２４に所望のサイクリング回数に対応する初期
値を設定し、カウンタ回路２４によって実際の自動消去
動作をカウントすることで、自動消去動作を所望の回数
だけ繰り返すことができる。
【００１７】自動消去サイクリング機能が起動される
と、まず書込み制御回路２１の制御の下で消去動作前の
事前書き込み動作が実行される。制御回路１２からの書
き込み信号によって、書込み電圧発生回路２３が書き込
み電圧を発生し、デコーダ１６がこの書き込み電圧を使
用してセルアレイ１７内の全ビットに書き込み動作（プ
ログラム動作）を実行する。セルアレイ１７の全ビット
が書き込まれると、現在のアドレスが最大アドレスに到
達したことを示す信号が、アドレスラッチ１５から書込
み／消去切換回路１９に供給される。この信号に応答し
て、書込み／消去切換回路１９は、切り換えを指示する
信号を消去制御回路２０及び書込み制御回路２１に供給
し、これによって消去動作前の事前書き込み動作から消
去動作へと切り換わる。消去制御回路２０は、切り換え
信号に応じて消去動作を制御する。
【００１８】消去制御回路２０は、消去信号を消去電圧
発生回路２２に供給し、これに応じて消去電圧発生回路
２２が消去電圧を発生する。デコーダ１６がこの消去電
圧を使用してセルアレイ１７内の全ビットの消去動作
（イレーズ動作）を実行する。また消去電圧発生回路２
２は、消去動作が実行されたことを示す信号をカウンタ
回路２４に供給する。
【００１９】カウンタ回路２４は、これに応じて内部カ
ウントを１だけ増加させる。ここでカウントアップを指
示する信号は、書込み／消去切換回路１９からの信号
や、消去制御回路２０からの消去信号を用いても良く、
この特定の構成に限定されるものではない。カウンタ回
路２４のカウント値が所定の値に到達するまで、制御回
路１２は自動消去サイクリング機能を指示し続ける。
【００２０】従って、所望のサイクリング回数の自動消
去動作が終了していない段階では、セルアレイ１７の全
ビットが消去されると、現在のアドレスが最大アドレス
に到達したことを示す信号が、アドレスラッチ１５から
書込み／消去切換回路１９に供給される。この信号に応
答して、書込み／消去切換回路１９は、切り換えを指示
する信号を消去制御回路２０及び書込み制御回路２１に
供給し、これによって消去動作から消去動作前の事前書
き込み動作へと切り換わる。
【００２１】以降同様にして、消去動作前の事前書き込
み動作及び消去動作が交互に実行される。即ち、自動消
去動作が繰り返し実行される。
【００２２】所望のサイクリング回数の自動消去動作が
終了し、カウンタ回路２４が所定の値に到達すると、こ
れを示す信号がカウンタ回路２４から制御回路１２に供
給される。これに応じて、制御回路１２は自動消去サイ
クリング動作を停止する。なお上記コマンド入力に対応
した自動消去サイクリング動作の開始からカウント完了
による自動消去サイクリング動作の終了までの一連の作
業は、全て不揮発性半導体記憶装置１０内で自動的に実
行される。
【００２３】以上のようにして、本発明の不揮発性半導
体記憶装置においては、自動消去動作を繰り返す自動消
去サイクリングを所望の回数だけ自動的に実行する機能
を設け、コマンド入力によりこの機能を起動可能に構成
する。これによって、ユーザ或いは製造者は、自動消去
動作を所望の回数だけ自動的に不揮発性半導体記憶装置
に実行させることが可能になる。これによって、初期状
態と比較して短く安定した消去時間を示す状態に、不揮
発性半導体記憶装置を設定することが出来る。
【００２４】即ち、図１に示されるように、初期状態で
は１セクタを消去するのに1.5秒前後必要であるのに対
して、１００回程度書き込みと消去のサイクリングを繰
り返した後では、１セクタを消去するのに0.3〜0.4秒程
度しか必要としなくなる。その後は書き込みと消去のサ
イクリング回数に関わらず、比較的短い消去時間に安定
する。従って、本発明の不揮発性半導体記憶装置におい
て、自動消去サイクリングによって自動消去動作を例え
ば１００回繰り返すことによって、0.3〜0.4秒程度以下
の比較的に短い安定した消去時間を示す状態に、不揮発
性半導体記憶装置を設定することが出来る図３は、カウ
ンタ回路２４の一例の回路構成を示す回路図である。
【００２５】図３のカウンタ回路２４は、７つのフリッ
プフロップ３１乃至３７及びＡＮＤ回路３８を含み、７
ビットカウンタとなっている。従って、この構成例で
は、１２８回までのサイクリング回数を計数することが
可能である。フリップフロップ３１乃至３７はトグルフ
リップフロップであり、ＣＫ入力端子にパルスが入力さ
れるたびに、格納するデータが“０”から“１”、
“１”から“０”へと切り替わる。格納するデータは、
Ｑ出力端子から出力されて、次段のフリップフロップの
ＣＫ入力端子に供給される。
【００２６】装置外部からのコマンド入力によって所望
の回数が指定されると、制御回路１２は、この所望の回
数に対応する初期値をカウンタ回路２４に設定する。例
えば、所望の回数が１００である場合には、制御回路１
２は、データロードイネーブル信号ＤＬＥＢをＨＩＧＨ
にし、初期値として２７をＤ入力端子からフリップフロ
ップ３１乃至３７に設定する。フリップフロップ３１の
ＣＫ入力端子には、例えば消去電圧発生回路２２からの
消去動作実行を示すパルス信号が入力される。消去動作
が１００回実行されるとカウンタ回路２４のカウント値
は１２７となり、フリップフロップ３１乃至３７の出力
は全てＨＩＧＨとなる。これに応じて、ＡＮＤ回路３８
の出力がＨＩＧＨとなり、このＨＩＧＨ信号が制御回路
１２に供給される。これによって、制御回路１２は、所
望の回数の自動消去動作が実行されたことを検出する。
【００２７】上記カウンタ回路２４の構成では、所望の
サイクリング回数に対応する初期値をカウンタ回路２４
に設定する。この構成の代わりに、カウンタ回路２４に
カウンタ、レジスタ、及び比較器を設け、レジスタに所
望のサイクリング回数を設定し、カウンタは常に０から
カウントを開始するようにしてもよい。この場合、カウ
ンタのカウント値とレジスタの設定値とを比較器で比較
して、両者が同一となるときに、制御回路１２に所望の
サイクリング回数が終了したことを通知すればよい。
【００２８】上記カウンタ回路２４についての説明は可
能な構成例を示したに過ぎず、本発明のカウンタ回路
は、自動消去サイクリングの回数を計数して所望の回数
の自動消去動作が実行されたかを検出可能な機能が設け
られていればよく、特定のカウンタ回路の構成に限定さ
れるものではない。
【００２９】図４は、本発明の自動消去サイクリング動
作を示すフローチャートである。
【００３０】ステップＳ１で、コマンド等の外部入力に
より、自動消去サイクリング動作が指定される。このコ
マンドは、例えば、後述するように複数の入力サイクル
に渡って制御信号、アドレス、及びデータ入力の組合せ
を特定して、コマンドシーケンスとして入力してよい。
【００３１】ステップＳ２で、自動消去サイクリング回
数を指定する。消去サイクリング回数は例えば１２8で
ある。この消去サイクリング回数は、例えば、後述する
ように上記コマンドシーケンス入力の一部として指定し
てよい。
【００３２】ステップＳ３で、自動消去サイクリングが
開始される。
【００３３】ステップＳ４で、セルアレイ１７の全ビッ
トに対する消去動作前の事前書き込み動作を実行する。
【００３４】ステップＳ５で、セルアレイ１７の全ビッ
トに対する消去動作を実行すると共に、自動消去サイク
リングのカウント値Ｎを１だけインクリメントする。
【００３５】ステップＳ６で、所望の回数（例えば１２
８）だけ自動消去動作が実行されたことをカウント値Ｎ
が示すか否かを判断する。所望の回数の自動消去動作が
実行されていない場合には、ステップＳ４に戻ってステ
ップＳ４乃至Ｓ６の動作を繰り返す。所望の回数の自動
消去動作が実行された場合には、ステップＳ７に進む。
【００３６】ステップＳ７で、自動消去サイクリング動
作を終了する。
【００３７】以上のようにして、本発明の不揮発性半導
体記憶装置においては、消去前の事前書き込み及び消去
動作を繰り返す自動消去サイクリングを所望の回数だけ
自動的に実行する機能を設け、コマンド入力によりこの
機能を起動可能に構成する。これによって、ユーザ或い
は製造者は、自動消去動作を所望の回数だけ自動的に不
揮発性半導体記憶装置に実行させることが可能になる。
これによって、初期状態と比較して短く安定した消去時
間を示す状態に、不揮発性半導体記憶装置を設定するこ
とが出来る。
【００３８】またこれを実現するためには、カウンタで
自動消去動作の実行回数をカウントし、カウント値に基
づいて、所望の回数を達成した時点で自動消去動作を終
了させればよく、簡単な回路構成で自動消去サイクリン
グ機能を実現することが出来る。
【００３９】図５は、本発明によるコマンド入力の一例
を示す図である。
【００４０】従来の不揮発性半導体記憶装置において
は、複数の入力サイクルに渡って制御信号、アドレス、
及びデータ入力の組合せを特定して、コマンドをシーケ
ンス入力する機能が提供されている。例えば、チップ全
体を消去するチップイレーズモードを実行したい場合、
例えば６サイクルに渡って所定の制御信号、アドレス、
及びデータ入力の組合せを入力することで、指定した動
作モードに入ることができる。図５は、そのようなコマ
ンドシーケンスとして、自動消去サイクリング動作を指
示するコマンドシーケンスを示す。
【００４１】ここでコマンドシーケンスの欄に記載され
るワード及びバイトは、夫々不揮発性半導体記憶装置１
０を８ビット入出力で使用する場合の仕様と、１６ビッ
ト入出力で使用する場合の仕様に対応する。また６ｔｈ
バスライトサイクルに入力されるデータであるＣＮは、
自動消去サイクリング動作で実行される所望のサイクリ
ング回数である。
【００４２】図６は、自動消去サイクリング動作を指定
するコマンドシーケンスの入力を示すタイミング図であ
る。なお図６は、不揮発性半導体記憶装置１０を８ビッ
ト入出力で使用する場合のコマンドシーケンス入力を示
す。
【００４３】図６（ａ）はアドレス入力を示し、図５に
定義されるように、第１サイクルで５５５Ｈ、第２サイ
クルで２ＡＡＨ、第３サイクルで５５５Ｈ、第４サイク
ルで５５５Ｈ、第５サイクルで２ＡＡＨ、及び第６サイ
クルで５５５Ｈが入力される。図６（ｂ）乃至（ｄ）
は、制御信号であるチップイネーブル信号／ＣＥ、アウ
トプットイネーブル信号／ＯＥ、ライトイネーブル信号
／ＷＥを示す。図６（ｅ）はデータ入力を示し、図５に
定義されるように、第１サイクルでＡＡＨ、第２サイク
ルで５５Ｈ、第３サイクルで８０Ｈ、第４サイクルでＡ
ＢＨ、第５サイクルで５５Ｈ、及び第６サイクルで所望
のサイクリング回数が入力される。
【００４４】上記図５及び図６を参照して説明したよう
に、従来の不揮発性半導体記憶装置に設けられているコ
マンドシーケンス機能を利用して、自動消去サイクリン
グ用のコマンドシーケンスを定義しておけば、このコマ
ンドシーケンスを入力することで、本発明における自動
消去サイクリング機能を起動することが可能になる。具
体的には、順次入力されるコマンドのシーケンスが図２
のコマンドレジスタ１１に格納され、この格納されたコ
マンドに基づいて、制御回路１２が不揮発性半導体記憶
装置１０の全体の動作を制御して、図２乃至図４を参照
して説明した自動消去サイクリング動作を実行すること
になる。
【００４５】図７は、不揮発性半導体記憶装置のデータ
ポーリングタイミングを示すタイミング図である。
【００４６】従来の不揮発性半導体記憶装置において
は、自動消去動作が終了したか否かを検出するために、
データポーリングによって所定のフラグを検出する。図
７は、そのようなデータポーリングのタイミングを示す
図である。
【００４７】図７において、（ａ）はチップイネーブル
信号／ＣＥ、（ｂ）はアウトプットイネーブル信号／Ｏ
Ｅ、及び（ｃ）はライトイネーブル信号／ＷＥを示す。
図７（ａ）乃至（ｃ）に示されるようなタイミングで、
これらの制御信号を不揮発性半導体記憶装置に入力する
ことで、データ出力端子から装置の状態を示すステータ
スフラグを出力させることができる。（ｄ）はデータ出
力端子ＤＱ７の出力を示し、（ｅ）はデータ出力端子Ｄ
Ｑ０乃至ＤＱ６の出力を示す。ここで（ｄ）のデータ出
力端子ＤＱ７の出力が、不揮発性半導体記憶装置が消去
動作中であるか否かを示すステータスフラグである。
【００４８】自動消去動作中は、データ出力端子ＤＱ７
の出力はＬＯＷに保持され、自動消去動作が終了すると
データ出力端子ＤＱ７の出力はＨＩＧＨになる。従っ
て、図７（ａ）乃至（ｃ）に示されるような制御信号を
入力して、データ出力端子ＤＱ ７の出力をモニタすれ
ば、不揮発性半導体記憶装置内で消去動作が完了したか
否かを外部から判断することができる。
【００４９】本発明による自動消去サイクリング動作に
おいては、通常の自動消去動作が連続的に繰り返し行わ
れるので、図７に示されるように従来と同様に不揮発性
半導体記憶装置のステータスフラグをモニタすること
で、自動消去サイクリング動作が完了したか否かを外部
から容易に判別することが可能である。
【００５０】図８は、不揮発性半導体記憶装置のトグル
ビットタイミングを示すタイミング図である。
【００５１】従来の不揮発性半導体記憶装置において
は、自動消去動作が終了したか否かを検出するために、
データポーリング機能に加えて、トグルビットによって
不揮発性半導体装置のステータスを検出することが可能
である。図８は、そのようなトグルビットのタイミング
を示す図である。
【００５２】図８において、（ａ）はチップイネーブル
信号／ＣＥ、（ｂ）はライトイネーブル信号／ＷＥ、及
び（ｃ）はアウトプットイネーブル信号／ＯＥを示す。
図８（ａ）乃至（ｃ）に示されるようなタイミングで、
これらの制御信号を不揮発性半導体記憶装置に入力し、
図８（ｄ）に示されるデータ出力端子ＤＱ６を検出すれ
ば、自動消去動作が終了したか否かを外部から検出する
ことができる。
【００５３】具体的には、図８（ｃ）のようにアウトプ
ットイネーブル信号／ＯＥに断続的にパルスを入力する
ことで、データ出力端子ＤＱ６から断続的な出力が得ら
れる。自動消去動作が継続している間は、データ出力端
子ＤＱ６は、交互にＨＩＧＨ及びＬＯＷを繰り返すトグ
ル動作を行う。自動消去動作が終了すると、データ出力
端子ＤＱ６はトグル動作を示さなくなる。このようにし
て、データ出力端子ＤＱ６の出力がトグル動作するか否
かをチェックすれば、不揮発性半導体記憶装置内で消去
動作が完了したか否かを外部から判断することができ
る。
【００５４】本発明による自動消去サイクリング動作に
おいては、通常の自動消去動作が連続的に繰り返し行わ
れるので、図８に示されるように従来と同様に不揮発性
半導体記憶装置のステータスを示すトグルビットを検出
することで、自動消去サイクリング動作が完了したか否
かを外部から容易に判別することが可能である。
【００５５】図９は、不揮発性半導体記憶装置のハード
ウェアリセットのタイミングを示すタイミング図であ
る。
【００５６】従来の不揮発性半導体記憶装置において
は、例えば自動消去動作中に誤動作が生じて装置がハン
グアップ状態になってしまう場合に備えて、ハードウェ
アリセット機能が設けられている。図９において、
（ａ）はライトイネーブル信号、（ｂ）はリセット信号
／ＲＥＳＥＴ、（ｃ）はレディービジー信号出力ＲＹ／
ＢＹを示す。図９（ａ）及び（ｂ）に示されるような制
御信号を入力することで、ハングアップ状態になった不
揮発性半導体記憶装置を強制的にハードウェアリセット
することが出来る。
【００５７】本発明による自動消去サイクリング動作に
おいては、通常の自動消去動作が連続的に繰り返し行わ
れるので、図９に示されるように従来と同様に不揮発性
半導体記憶装置のハードウェアリセットを実行すること
で、自動消去サイクリング動作を強制的に終了させるこ
と、及び自動消去サイクリングを実行中にハングアップ
状態になった不揮発性半導体記憶装置を強制的にリセッ
トすることが可能である。
【００５８】以上、本発明を実施例に基づいて説明した
が、本発明は上記実施例に限定されるものではなく、特
許請求の範囲に記載の範囲内で様々な変形が可能であ
る。
【発明の効果】本発明の不揮発性半導体記憶装置におい
ては、消去動作前の事前書き込み及び消去動作を行う自
動消去動作を繰り返す自動消去サイクリングを所望の回
数だけ自動的に実行する機能を設け、コマンド入力によ
りこの機能を起動可能に構成する。これによって、ユー
ザ或いは製造者は、自動消去動作を所望の回数だけ自動
的に不揮発性半導体記憶装置に実行させることが可能に
なる。これによって、初期状態と比較して短く安定した
消去時間を示す状態に、不揮発性半導体記憶装置を設定
することが出来る。
【００５９】従って、ユーザ側では、消去時間を短い状
態に安定化させるために書き換えを繰り返すために、自
動消去動作をマニュアルで数多く実行する必要が無くな
る。また製造者側では、デバイステスターやハンドラー
等を使用して時間と手間をかけて自動消去動作を数多く
実行する必要が無くなり、生産効率が著しく低下してし
まうのを避けることが出来る。
【図面の簡単な説明】
【図１】消去回数と消去に要する時間との関係を示した
図である。
【図２】本発明による不揮発性半導体記憶装置の構成を
示す図である。
【図３】カウンタ回路の一例の回路構成を示す回路図で
ある。
【図４】本発明の自動消去サイクリング動作を示すフロ
ーチャートである。
【図５】本発明によるコマンド入力の一例を示す図であ
る。
【図６】自動消去サイクリング動作を指定するコマンド
シーケンスの入力を示すタイミング図である。
【図７】不揮発性半導体記憶装置のデータポーリングタ
イミングを示すタイミング図である。
【図８】不揮発性半導体記憶装置のトグルビットタイミ
ングを示すタイミング図である。
【図９】不揮発性半導体記憶装置のハードウェアリセッ
トのタイミングを示すタイミング図である。
【符号の説明】
１０ 不揮発性半導体記憶装置 １１ コマンドレジスタ １２ 制御回路 １３ 入力バッファ １４ 出力バッファ １５ アドレスラッチ １６ デコーダ １７ セルアレイ １８ センスアンプ １９ 書込み／消去切換回路 ２０ 消去制御回路 ２１ 書込み制御回路 ２２ 消去電圧発生回路 ２３ 書込み電圧発生回路 ２４ カウンタ回路
フロントページの続き Ｆターム(参考） 5B025 AD04 AD08 AE01 AE05

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】メモリセルアレイと、 該メモリセルアレイ全体に対する消去動作前の事前書き
    込み及び消去動作を行う自動消去動作を繰り返し実行す
    る制御回路と、 該メモリセルアレイ全体に何回前記自動消去動作を実行
    したかについて該自動消去動作の回数を計数するカウン
    タを含み、該カウンタが所望の数を計数すると該制御回
    路は該自動消去動作を終了することを特徴とする不揮発
    性半導体記憶装置。
  2. 【請求項２】該制御回路は、該不揮発性半導体記憶装置
    外部からの信号入力により該自動消去動作を開始するこ
    とを特徴とする請求項１記載の不揮発性半導体記憶装
    置。
  3. 【請求項３】該信号入力はコマンドシーケンス入力であ
    ることを特徴とする請求項２記載の不揮発性半導体記憶
    装置。
  4. 【請求項４】該所望の回数は、該不揮発性半導体記憶装
    置外部からの信号入力により設定されることを特徴とす
    る請求項１記載の不揮発性半導体記憶装置。
  5. 【請求項５】該不揮発性半導体記憶装置外部から入力さ
    れる所定の制御信号に応答して、該自動消去動作を実行
    中であるか否かを示す信号を該不揮発性半導体記憶装置
    外部に出力することを特徴とする請求項１記載の不揮発
    性半導体記憶装置。
  6. 【請求項６】該自動消去動作を実行中であるか否かを示
    す信号は、ステータスフラグであることを特徴とする請
    求項５記載の不揮発性半導体記憶装置。
  7. 【請求項７】該不揮発性半導体記憶装置外部から入力さ
    れる所定の制御信号に応答して該自動消去動作を中断す
    ることを特徴とする請求項１記載の不揮発性半導体記憶
    装置。
  8. 【請求項８】消去動作前の事前書き込み動作及び消去動
    作のアドレスを示すアドレスラッチと、 該消去動作前の事前書き込み動作及び消去動作を実行中
    に該アドレスラッチの示すアドレスが最大アドレスにな
    ると消去動作前の事前書き込み動作と消去動作とを切り
    替える切換回路を更に含むことを特徴とする請求項１記
    載の不揮発性半導体記憶装置。
  9. 【請求項９】外部からの所定の信号入力に応答してメモ
    リセル全体に対する自動消去動作を繰り返す動作を継続
    し、 該自動消去動作が実行される回数を計数し、 該計数した回数が所望の回数になると上記継続される動
    作を終了する各段階を含むことを特徴とする不揮発性半
    導体記憶装置の消去方法。
JP2001102173A 2001-03-30 2001-03-30 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法 Withdrawn JP2002298590A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001102173A JP2002298590A (ja) 2001-03-30 2001-03-30 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法
EP01307200A EP1246198B1 (en) 2001-03-30 2001-08-24 Nonvolatile semiconductor memory device achieving shorter erasure time
DE60101083T DE60101083T2 (de) 2001-03-30 2001-08-24 Nichtflüchtige Halbleiterspeicheranordnung mit verkürzter Löschzeit
US09/935,718 US6529415B2 (en) 2001-03-30 2001-08-24 Nonvolatile semiconductor memory device achieving shorter erasure time
TW090121163A TW523744B (en) 2001-03-30 2001-08-28 Nonvolatile semiconductor memory device achieving shorter erasure time
KR1020010053839A KR100666421B1 (ko) 2001-03-30 2001-09-03 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001102173A JP2002298590A (ja) 2001-03-30 2001-03-30 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法

Publications (1)

Publication Number Publication Date
JP2002298590A true JP2002298590A (ja) 2002-10-11

Family

ID=18955396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001102173A Withdrawn JP2002298590A (ja) 2001-03-30 2001-03-30 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法

Country Status (6)

Country Link
US (1) US6529415B2 (ja)
EP (1) EP1246198B1 (ja)
JP (1) JP2002298590A (ja)
KR (1) KR100666421B1 (ja)
DE (1) DE60101083T2 (ja)
TW (1) TW523744B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2647941B1 (fr) * 1989-06-06 1991-08-30 Gemplus Card Int Procede d'effacement de points memoire, dispositif destine a sa mise en oeuvre, et son utilisation dans un dispositif a memoire non alimente
EP0681295A1 (en) 1994-05-06 1995-11-08 STMicroelectronics S.r.l. Burn-in method for nonvolatile flash - EPROM memory devices
US5751944A (en) * 1995-07-28 1998-05-12 Micron Quantum Devices, Inc. Non-volatile memory system having automatic cycling test function
US5675546A (en) 1996-06-07 1997-10-07 Texas Instruments Incorporated On-chip automatic procedures for memory testing
JP2000040400A (ja) 1998-07-23 2000-02-08 Seiko Epson Corp 半導体集積回路装置とその試験方法

Also Published As

Publication number Publication date
EP1246198A1 (en) 2002-10-02
US6529415B2 (en) 2003-03-04
DE60101083T2 (de) 2004-05-13
KR20020077010A (ko) 2002-10-11
TW523744B (en) 2003-03-11
DE60101083D1 (de) 2003-12-04
EP1246198B1 (en) 2003-10-29
US20020141243A1 (en) 2002-10-03
KR100666421B1 (ko) 2007-01-11

Similar Documents

Publication Publication Date Title
KR100609669B1 (ko) 감지 시간 제어 장치 및 방법
US5297029A (en) Semiconductor memory device
KR100273179B1 (ko) 비휘발성 메모리 회로의 메모리 셀 검증 수행 방법 및 장치
JPH0628899A (ja) 不揮発性半導体記憶装置
JP2006331615A (ja) フラッシュメモリ装置のプログラム方法
JP3098486B2 (ja) 不揮発性半導体記憶装置
JP2001250388A (ja) 消去動作情報を記憶する不揮発性メモリ
US6930919B2 (en) NAND-type flash memory device having array of status cells for storing block erase/program information
CN104517644A (zh) 非易失性存储器装置及其数据验证方法
US6421276B1 (en) Method and apparatus for controlling erase operations of a non-volatile memory system
US5724289A (en) Nonvolatile semiconductor memory capable of selectively performing a pre-conditioning of threshold voltage before an erase self-test of memory cells and a method related therewith
JP2006024347A (ja) ビットスキャニングプログラムを実行する不揮発性メモリ装置
US5579270A (en) Flash EEPROM with auto-function for automatically writing or erasing data
JPH1064288A (ja) フラッシュ消去型不揮発性メモリ及びその消去方法
JP2004071092A (ja) 消去動作時間を短縮したフラッシュメモリ
JP2004253021A (ja) 不揮発性半導体記憶装置
KR100666421B1 (ko) 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법
JPH1186569A (ja) 不揮発性メモリ、不揮発性メモリの書込パルスのパルス幅決定方法、不揮発性メモリの消去パルスのパルス幅決定方法及び不揮発性メモリ内蔵マイコン
US6981107B2 (en) Fast programming method for nonvolatile memories, in particular flash memories, and relative memory architecture
JP3749846B2 (ja) 不揮発性メモリ
KR19990075968A (ko) 플래쉬 메모리 셀의 소거 방법 및 그 회로
JPH07182881A (ja) 電気的に書込・消去可能な不揮発性半導体記憶装置
JP3541427B2 (ja) フラッシュ・メモリ
KR100283908B1 (ko) 데이터 크기 조절 회로
JP2006004496A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090331