TW523744B - Nonvolatile semiconductor memory device achieving shorter erasure time - Google Patents

Description

523744 A7 ______B7_ 五、發明説明（1 ) 發明之背景 1·本發明之界定 本發明係一般論及一些非依電性半導體記憶體裝 置，以及特別係論及一非依電性可重寫式半導體記憶體裝 置。 2·相關技藝之說明 在一些其中資料可被拭除及重寫之非依電性半導體 記憶體裝置中，其資料抹除所需要之時間長度，在緊接自 其製造廢商運出之一初始狀態中，係相當長。隨著此後重 複執行資料之寫入及抹除，其資料抹除所需要之時間，將 會趨於穩定至一相當短之時間長度。 第1圖係一可顯示其資料寫入及抹除之周期次數與其 資料抹除所需要之時間長度間之關係的繪圖。 在第1圖中，其水平軸線係顯示其資料寫入及抹除之 周期次數’以及其垂直軸線係顯示其抹除一區塊所需要之 時間。彼等資料在取得上，係相對於一些產品樣本。由於 一產品就特性而言會有變化，此繪圖係繪成多數之特徵曲 線。誠如第1圖中所示，抹除一區塊，在一初始狀態中，大 約要花費1.5秒，而在重複約100次資料之寫入及抹除後， 抹除一區塊’則只要花費〇·3至0.4秒。其後，其抹除時間， 可無論後繼資料寫入及抹除之周期次數，而保持相當短。 由於以上所述非依電性半導體記憶體裝置之特性所 致，彼等製造廠商需要藉由指定其在初始狀態中之最長抹 除時間，來保證彼等之產品。所以，當此抹除時間在該產 本紙張尺度適用中國國家標準（CNS) A4規格（210X 297公楚） 4 (請先閲讀背面之注意事項再填寫本頁)

523744 A7 五、發明説明（2 ) 使用過後變得較短時，其保證之抹除時間，相較於其實 際之抹除時間，最終將會變為過度地長。 為使在一使用者端令其抹除時間能穩定至一相當短 之長度，其使用者為使在上述自動抹除運作，被定義為一 領前一抹除運作執行一預備性寫入運作及接著執行上述抹 除運作的運作之情况中，能重複資料之重寫，其勢必要手 動地多次重複彼等自動抹除運作。此以一實際之意義而 言’係一煩人之任務。反之，彼等製造廠商則可藉由使用 一裝置測試器、一處理器、等等，多次重複彼等自動抹除 運作。其將會因為此等任務所需要之時間和勞力，而造成 其生產效率之顯著下降。 因此，在此存在之一種需要是，有一種非依電性半導 體記憶體裝置，其可設定一抹除時間至一相當短而穩定之 時間長度。 本發明之概要 本發明之一般目地，旨在提供一種非依電性半導體記 憶體裝置’其大體上可排除其先存技藝之限制和缺點所造 成之一或多的問題。 本發明之特徵和優點，將列舉在接下來之說明中，以 及部份將可由其說明和所附諸圖而變為明確，或者可藉由 依據其說明中所提供之揭示說明，實行本發明而學得。本 發明之目地加上其他特徵和優點，將可藉由此說明書中使 一本技藝之一般從業人員能實行本發明之完整、清楚、簡 明、及正確術語所特別指出之非依電性半導體記憶體裝 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .裝· ，訂| .線丨 523744 A7 _______B7 五、發明説明（3 ) 置，而實現及得到。 如本說明書所具現及廣泛說明，為完成此等和其他優 點，以及依據本發明之目地，本發明提供了 一種非依電性 半導體記憶體裝置，其包含：一記憶體晶格陣列；一控制 電路，其可相對於一記憶體晶格陣列整體，重複執行一自 動抹除運作，此自動抹除運作，係包括一領前一抹除運作 之預備性寫入運作，和一接下來之抹除運作；和一計數器， 其可计數該自動抹除運作相對於上述記憶體晶格陣列整體 已執行過之次數，其中之控制電路，可響應該計數器計數 到一所希望之數目的情況，而停止上述之自動抹除運作。 以上所述之非依電性半導體記憶體裝置，係設有一種 功能，可自動地執行彼等自動抹除周期任意多次，以重複 地進行上述領前一抹除運作之預備性寫入運作，和其接下 來之抹除運作。此一功能可響應一自該裝置外部輸入命 令，而被激勵。此將可允許彼等使用者或製造廠商，使該 非依電性半導體記憶體裝置，自動任意多次地執行上述之 自動抹除運作。經由此一運作，上述之非依電性半導體記 憶體裝置，可被穩定至一可展現一相較於一初始抹除時間 之相當短及穩定的抹除時間之條件中。 此外’一根據本發明抹除一半導體半導體記憶體裝置 之方法所包括之步驟有：響應一自該裝置外部輸入之預定 信號’起始一預定之運作，並繼續此預定之運作，此預定 之運作，係重複執行一相對於一記憶體晶袼陣列整體之自 動抹除運作；計數上述自動抹除運作執行過之次數；以及 本紙張尺度適用中國國家標準（cnIu4規格—(210X297公釐) ΓΤ"! (請先閲讀背面之注意事項再填寫本頁)

523744 A7 B7 五、發明説明 響應該計數之數目達到一預定數目之事件，而停止上述預 定之運作。 圖示之簡單說明 第1圖係一可顯示其資料寫入及抹除之周期次數與其 資料抹除所需要之時間長度間之關係的繪圖； 第2圖係一根據本發明所製之非依電性半導體記情體 裝置的方塊圖； 第3圖係一可顯示第2圖中所示之計數器電路的電路 圖之範例的電路圖； 第4圖係一根據本發明之自動抹除周期性運作的流程 1^! · 團， 第5圖係一根據本發明之命令輸入的範例之緣圖； 第6圖係一可顯示一指定上述自動抹除周期性運作之 命令序列的時序圖； 第7圖係一可顯示一非依電性半導體記憶體裝置之資 料輪詢時序的時序圖； 第8圖係一可顯示一非依電性半導體記憶體裝置之跳 換位元時序的時序圖； 第9圖係一可顯示一非依電性半導體記憶體裝置之硬 體重置的時序之時序圖。 較佳實施例之詳細說明 在下文中，將參照所附諸圖，說明本發明之實施例。 第2圖係一根據本發明所製之非依電性半導體記憶體 裝置的方塊圖。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -7 (請先閲讀背面之注意事項再填窝本頁) •訂- :線· 523744 A7 I--~-_ B7__ 五、發明説明（5 ) 第2圖之非依電性半導體記憶體裝置10係包含：一指 令暫存器11、一控制電路12、一輸入緩衝儲存器13、一輸 出緩衝儲存器14、一位址邏輯問15、一解碼器16、一晶格 陣列17、一感測放大器18、一寫入/抹除交換電路19、一 抹除控制電路20、一寫入控制電路21、一抹除電位產生電 路22、一寫入電位產生電路23、和一計數器電路24。 其指令暫存器11可於一命令自此裝置外部供應至其中 時，接收及儲存此命令，緊接是將此命令提供至其控制電 路12。此控制電路12，可依據該命令，運作為一狀態機， 以及可控制上述非依電性半導體記憶體裝置1〇之各個單 元·° | 其位址邏輯閂15 ,可接收其外部所供應之一些位址信 號，以及可將彼等閂定，緊接是將彼等供應至其解碼器16。 此解碼器16，可解碼其位址邏輯閂15所供應之一位址，以 及可根據其解碼之結果，激勵其晶格陣列17内之一字組 線。此外，該解碼器16 ,可選擇其晶格陣列17内之一些位 το線，以及可根據其解碼之結果，使彼等連接至其感測放 大器18。在此一方式下，.彼等資料讀取/寫入路徑，將會 相對於其晶格陣列17而被建立。 其晶格陣列17，係包含一記憶體晶格陣列、字組線、 位元線、等等，以及可將資訊儲存進其之記憶晶格内。在 一-貝料碩取運作之時刻，舉例而言，一被激勵字線所選擇 之記憶晶格的資料，係被讀出至彼等之位元線，以及彼等 被選定位元線之資料，接著會被供應至其感測放大器18。 —--—----------- - 本紙張尺度適用中國國家標準（CNS) Α4規格(210X297公釐) ' --

.,"1 (請先閲讀背面之注意事項再填寫本頁) 523744 五、發明説明（6 在-資料抹除或寫人運作之時刻，該等抹除電位產生電路 22或寫入電位產生電路23，將會產生—在其控制電路随 制下之電位，以及其晶格陣列17之字組線和位元線，將會 被設定至其所希望運作之對應適當電位。此將可完成其相 對於該等記憶晶格之電荷的排出或注入。 其感測放大器18，可使其晶格陣列17所供應之資料的 位準’與資料讀取有關之一參考位準做比較，以及可核對 該資料係零n核對之結果，將會做為其讀取資料， 自其輸出緩衝儲存器14 ,供應至其外部裝置。此外，其就 資料寫入或抹除運作所執行之確認運作，在實施上係藉由 比較其晶格陣列17所供應之資料位準，肖資料寫入或抹除 有關之一參考位準。 在一 > 料寫入運作之時刻，其輸入緩衝儲存器丨3，可 接收來自其外部裝置之資料，以及可將此資料供應至其晶 格陣列17。 其抹除控制電路20，可響應一來自其控制電路12之指 令’將一抹除信號供應至其抹除電位產生電路22，以及可 控制整個抹除運作。其寫入控制電路21，可嚮應一來自其 控制電路12之指令，將一寫入信號供應至其寫入電位產生 電路23，以及可控制整個寫入運作。其抹除電位產生電路 22，可響應上述之抹除信號，產生上述抹除運作所需要之 抹除電位，以及可將此抹除電位提供至其解碼器16。此外， 其抹除電位產生電路22 ’可將一可指示一抹除運作之執行 的信號，供應至其計數器電路24。其寫入電位產生電路23 , 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -9 ........................裝！ (請先閲讀背面之注意事項再填窝本頁) •訂丨 線丨 523744 五、發明説明（ 可響應上述之寫入信號，產生上述資料寫入運作所需要之 寫入信號。 在本發明中，舉例而言，-預定之命令，將會自上述 裝置之外部輸入，以致該等自動抹除運作，將可機械地重 複如所希望之多次。 當一可指示一自動抹除運作之命令，舉例而言，自其 裝置外部輸入，而為一預定之控制信號、一位址、和一些 資料的組合時，一自動抹除周期性功能，將會被起始，而 重複執行上述之自動抹除運作。其裝置外部輸入之命令， 可指定一對應於其周期次數之起始值，以及此一起始值， 可儲存在其計數器電路24内。此計數器電路24，接著可計 數其實際執行之自動抹除運作，藉以使其自動抹除運作， 能夠重複某一指定之次數。 當上述之自動抹除周期性功能被激勵時，一領前一抹 除運作之寫入運作，將會在其寫入控制電路21之控制下首 次被實現，為嚮應其控制電路12所供應之寫入信號，其寫 入電位產生電路23，將會產生一寫入電位，以及其解碼器 16將會使用此一寫入電位，來對其晶格陣列17之所有位 元，執行彼等寫入運作（程式運作）。當其晶袼陣列17之所 有位元均被寫入時，一可指示當前位址已達一最大位址之 信號，將會自其位址邏輯閂15，供應至其寫入/抹除交換 電路19。為響應此一信號，此寫入/抹除交換電路19，可 將一可指示一交換請求之信號，供應至該等袜除控制電路 20和寫入控制電路21，而促成一自其領前一抹除運作之預 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 10 -

523744 A7 B7 五、發明説明（8 備性寫入運作，交換至其實際抹除運作之運作。其抹除控 制電路20，可依據上述之交換信號，來控制上述之抹除運 作。 其抹除控制電路20，可將一抹除信號，供應至其抹除 電位產生電路22。此抹除電位產生電路22，可嚮應而產生 一抹除電位。其解碼器16可使用此一抹除電位，來對其晶 格陣列17内之所有位元，執行彼等抹除運作。其抹除電位 產生電路22,可進一步將一指示上述抹除運作之執行的信 號，供應至其計數器電路24。 其計數器電路24，可嚮應而使一内部計數值加一。理 應注意的是，此一請求向上計數之信號，係一來自其寫入 /抹除交換電路19之信號，或上述來自其抹除控制電路2〇 之抹除信號，以及本說明書所說明之特定配置，並非意欲 做為一限制意之範例。其控制電路12，將會繼續請求上述 之自動抹除周期性功能，直至其計數器電路24之計數，達 到一預定次數為止。 因此，在上述自動抹除運作尚未執行一指定之周期次 數的期間内，上述可指示其當前位址已達一最大位址之信 號’將會在抹除其晶格陣列17内之所有位元時，自其位址 邏輯閂15，供應至其寫入/抹除交換電路19 ^為嚮應此_ 信號，其寫入/抹除交換電路19,會將上述可指示一交換 請求之信號，提供至該等抹除控制電路20和寫入控制電路 21，藉以自其抹除運作，交換至一領前一抹除運作所執行 之預備性寫入運作。 本紙張尺度適用中國國家標準（CNS) A4規格（210><297公楚） (請先閲讀背面之注意事項再填寫本頁) 、旬| :線丨 523744 A7 _B7_ 五、發明説明（9 ) 此後、上述領前一抹除運作之預備性寫入運作，與接 下來之抹除運作，將會輪流一再重複執行。亦即，上述之 自動抹除運作，將會重複地被執行。 在上述自動抹除運作被執行一指定之周期次數後，其 將會造成其計數器電路24之計數，達到一預定之計數，一 可指示此一事實之信號，將會自其計數器電路24，供應至 其控制電路12。其控制電路12，可嚮應而停止上述之自動 抹除周期性運作。理應注意的是，自嚮應上述命令輸入之 自動抹除周期性運作開始，至上述自動抹除周期嚮應該預 定次數之計數的結束之一系列運作，係在上述非依電性半 導體記憶體裝置10内，以機械方式被執行（亦即，自動地）。 誠如上文所述，本發明之非依電性半導體記憶體裝 置，係設有一可自動地執行上述自動抹除周期任意多次而 重複實行一領前一抹除運作之預備性寫入運作與接下來之 抹除運作的功能，以及可允許一命令輸入，以起始此一功 能。此將可允許彼等使用者或製造廠商，使上述之非依電 性半導體記憶體裝置’能自動地執行其自動抹除運作任意 多次。經由此一運作，該非依電性半導體記憶體裝置，將 可被穩定至一可展現一相較於一初始抹除時間之相當短及 穩定的抹除時間之條件中。 換言之，雖然在第1圖中所示一初始狀態中，一區塊 之抹除將花費大約1.5秒，在資料寫入及抹除約100次之重 複周期後，一區塊之抹除，將只花費0.3至0.4秒。此後， 其抹除時間，可無論其後繼之資料寫入及抹除的周期次數 12 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） 523744 A7 B7 五、發明説明（l〇 如何，而保持相當短。因此，本發明可藉由執行一舉例而 言重複100次自動抹除運作之自動抹除周期，而將上述之非 依電性半導體記憶體裝置，設定至一可顯示一類似0·3至 0.4秒之相當短及穩定的抹除時間之條件中。 第3圖係一可顯示上述計數器電路24之電路圖的範例 之電路圖。 第3圖之計數器電路24，係包含七個正反器31至37和 一 AND電路38,以及可用做一 7_位元計數器。因此，在此 一範例中，彼等周期次數可向上計數至128。彼等正反器31 至37，係一些跳換正反器，每一彼等中所儲存之資料，可 於每次有一脈波輸入至其CK輸入端子時，自〇至丨及自丨至〇 做改變。其中所儲存之資料，將會自其Q輸出端子輸出， 以及將會供應至其位於次一級段處之正反器的CK輸入端 子。 當其裝置外部輸入之命令，指定一所希望之次數時， 其控制電路12，會將一對應於此所希望計數之起始值，儲 存進其計數器電路24内。舉例而言，若上述所希望之計數 為100，其控制電路12，會將一資料載入致能信號DLEB， 設定至高邏輯位準，以及會設定”27”做為一起始值，經由 彼等D輸入端子，給彼等正反器31至37。其正反器312ck 輸入端子，可接收上述舉例而言由其抹除電位產生電路22 所供應可指示一抹除運作之執行的脈衝信號。當彼等抹除 運作實行過1〇〇次時，其計數器電路24之計數將會變成 127,以致彼等正反器31至37之輸出，將全為高邏輯位準。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 13 ......................裝.............Ί:訂..................線. (請先閲讀背面之注意事項再填寫本頁) 523744 A7 B7 五、發明説明（11 ) 其AND電路38，可嚮應而供應一要供應至其控制電路12之 高邏輯位準的輸出。其控制電路12,將可藉由此而確定上 述之自動抹除運作，業已執行過其所希望之次數。 在其計數器電路24之以上配置中，一對應於一所希望 周期次數之起始值，將會在其計數器電路24内被設定。取 而代之此一配置，其計數器電路24，可設有一計數器、一 暫存器、和一比較器，以及一類似所希望之周期次數，可 被設疋在其暫存器内，而使其計數器，能不變地自零開始 其之計數。在此一情況下，彼等周期業已執行過其所希望 次數之事實，可在其比較器，藉由比較此計數器之計數， 與其暫存器之值，而指示出一匹配時，報告給其控制電路 12。 以上所攻之計數器電路24的說明，只在針對一可能配 置之範例。本發明之計數器電路，只要設有一可計數所執 行自動抹除運作之次數及能偵測該自動抹除運作已執行一 指定次數之一事件，便可滿足其意欲之目地。本發明之計 數器電路’並非受限於一特定之電路配置。 第4圖係一根據本發.明之自動抹除周期性運作的流程 圖。 在步驟S1中，一命令等將會自該裝置外部輸入，以請 求一自動抹除周期性運作。此一命令可如後文將做之說 月糟由在整個多數輸入周期中，指定一控制信號、一位 址、和一些資料之某一組合，而輸入為一命令序列。 在步驟S2中，上述自動抹除運作之次數將會被指定。 (請先閲讀背面之注意事項再填寫本頁) # .訂·

523744 A7 B7 五、發明説明（12 ) 彼等自動抹除運作之次數可為128。此一數目可如後文將做 之說明，以部份上述之命令輸入序列而被提供。 在步驟S3中，一自動抹除周期將會開始。 在步驟S4中，一領前一抹除運作之預備性資料寫入運 作，將會相對於其晶格陣列17之所有位元而被執行。 在步驟S5中，一抹除運作將會相對於其晶格陣列17之 所有位元而被執行，以及彼等自動抹除周期之計數N，將 會被加一。 在步驟S6中，將會核對該計數N，是否指示上述自動 抹除運作已執行過如所希望次數之多次（例如，128)。若彼 等自動抹除運作，並未執行過其所希望之次數，該程序將 會返回其步驟S4,以及彼等步驟84至86，將會被一再重 複。若彼等自動抹除運作，已執行過其所希望之次數，該 程序將會行至其步驟S7。 在此步驟S7中，上述之自動抹除周期性運作將會結 束。 在以上所述之方式中，本發明之非依電性半導體記憶 體裝置，係設有一可自動地執行自動抹除周期任意多次， 以重複執行一領前一抹除運作之預備性寫入運作，及接下 來之抹除運作的功能，以及可允許一命令輸入，以開始此 功能。此將可允許彼等使用者或製造廠商，使該非依電性 半導體記憶體裝置，能自動地執行上述之自動抹除運作任 意多次。經由此一運作，該非依電性半導體記憶體裝置， 將可被穩定至一可展現一相較於一初始抹除時間之相當短 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） 15 (請先閲讀背面之注意事項再填寫本頁) 、句丨 .線丨 523744

發明說明 及穩定的抹除時間之條件中。 (請先閲讀背面之注意事項再填寫本頁) 為達此一目地，其計數器將會計數上述自動抹除運作 實際執行過之次數，以及該自動抹除運作，可於其所希望 之計數達到時被結束。此將可藉由使用一簡單之電路結 構，而完成上述之自動抹除周期性功能。 第5圖係一根據本發明之命令輸入的範例之繪圖。 、έι— 彼等相關技藝之非依電性半導體記憶體裝置，係設有 一可允許一命令，在整個多重輸入周期中，被輸入為一其 中之命令，可被指定為一輸入之控制信號、位址、和資料 的組合之序列的功能。舉例而言，當一可拭除其整個晶片 之晶片抹除模態，需要被執行時，一控制信號、一位址、 和一資料的預定組合，將會在整個六個周期中輸入，藉以 進入其所希望之運作模態。第5圖係顯示一請求上述抹除周 期性運作之命令序列。 上述命令序列欄位内所顯示之字組和位元組，係分別 有關其使用上述非依電性半導體記憶體裝置10，使具有一 8-位元輸入/輸出之情況，和其使用上述非依電性半導體 記憶體裝置10，使具有一.16-位元輸入/輸出之情況。在其 第6匯流排寫入周期下輸入之資料Cn，係指示上述自動抹 除周期性運作期間所希望執行之周期次數。 第6圖係一可顯示其指定上述自動抹除周期性運作之 命令序列的時序圖。第6圖係顯示其使用上述非依電性半導 體記憶體裝置10，使具有一 8-位元輸入/輪出之情況中所 輸入之命令序列。 16 - 523744 A7 B7 五、發明説明（l4 第6圖之子册標記（a)，係表示一位址輸入，其如第5圖 中所界定，在第一周期中為555H，在第二周期中為2入八11， 在第三周期中為555H，在第四周期中為555H，在第五周期 中為2AAH，以及在第六周期中為555H。第6圖之字舟標記 (b)至（d)，分別係表示彼等身為控制信號之晶片致能信號 /CE、輸出致能信號/0E、和寫入致能信號/WE。第6圖之字 舟標記（e)，係表示一資料輸入，在第一周期中為AAH ,在 第二周期中為55H，在第三周期中為80H ,在第四周期中為 ABH，在第五周期中為55H，以及在第六周期中，如第5圖 中所界定，為上述所希望之周期次數。 誠如第5圖和第6圖之說明，彼等相關技藝非依電性半 導體δ己憶體裝置中所設之命令序列功能，可被利用來界定 一自動抹除周期性運作有關之命令序列。此可使其能夠藉 由輸入一命令序列，來激勵本發明之自動抹除周期性功 能。詳言之，彼等每一部分依序輸入之命令序列，係儲存 在第2圖之命令暫存器16内，以及基於此儲存之命令，其控 制電路12，將可控制上述非依電性半導體記憶體裝置1〇之 整個運作，藉以執行上述配合第2圖至第4圖所說明之自動 抹除周期性運作。 第7圖係一可顯示上述非依電性半導體記憶體裝置之 資料輪詢時序的時序圖。 在彼等相關技藝非依電性半導體記憶體裝置中，_預 定之旗標，將會經由資料輪詢而被檢查，藉以確定上述之 自動抹除運作是否已完成。第7圖係顯示此一資料輪詢運作 (請先閲讀背面之注意事項再填寫本頁) •裝丨 :線丨 523744 A7 --—---- B7_ 五、發明説明（15^ ' "—~一 之時序。 在第7圖中，一字毋標記（a)，係表示一晶片致能信號 /CE，以及一字®標記（b)，係例示一寫入致能信號/WE， 而子Φ標記（c)，則係表示一輸出致能信號/〇E。在第7圖之 (a)至（c)中所表示之時序下，該等控制信號，係輸入至上述 之非依電性半導體記憶體裝置，以致有一可指示一裝置狀 態之狀態旗標，將會自一資料輪出端子輸出。一字册標記 (d) ，係例示一資料輸出端子ο。之輸出，以及一字逊標記 (e) 係表示彼等資料輸出端子DQ〇至DA之輸出，上述資料 輸出端子DQ7如（d)所示之輸出，係一可指示上述非依電性 半導體記憶體裝置，是否在其執行一抹除運作之程序中的 狀態旗標。 上述資料輸出端子DQ7之輸出，在該自動抹除運作期 間’將會被保持在一低邏輯位準，以及將會在該自動抹除 運作完成後，被改變至高邏輯位準。若輸入該等如第7圖中 之（a)至（c)所顯示之控制信號，以及監控上述資料輸出端子 DQ7之輸出，則將有可能自該裝置外部，來核對上述非依 電性半導體記憶體裝置中·之抹除運作，是否已完成。 在本發明之自動抹除周期性運作中，一傳統式自動抹 除運作，將會重複及連續地被執行。因此，若上述非依電 性半導體記憶體裝置，如第7圖中所顯示之狀態旗標，係在 如同其相關技藝之配置中的方式下被監控，其將可很容易 自該裝置之外部，來確定上述之自動抹除周期性運作，是 否已完成。 本紙張尺度適用中國國家標準（CNS) A4規格（210X 297公釐） 18 (請先閲讀背面之注意事項再填寫本頁)

523744 A7

η 523744

一跳換運作。在上述自動抹除運作結束後，上述之資料輸 出端子DQ0 ,將不再顯示一跳換運作。藉由檢查上述資料 輸出端子DQ6之輸出，以查看其是否跳換，便可確定上述 非依電性半導體記憶體裝置之抹除運作，是否已完成。 在本發明之自動抹除周期性運作中，一傳統式自動抹 除運作，將會重複及連續地被執行。因此，若上述如第8 圖所顯示可指示非依電性半導體記憶體裝置之狀態的跳換 位元，係在如同其相關技藝之配置中的相同方式下被監 控，其將可很容易自該裝置之外部，來確定上述之自動抹 除周期性運作是否已完成。 第9圖係一可顯示一非依電性半導體記憶體裝置之硬 體重置的時序之時序圖。 在彼等相關技藝之非依電性半導體記憶體裝置中，一 硬體重置功能，將會被提供做為一可防止該裝置因上述自 動抹除運作期間之一故障發生所引起之受阻狀態的預防措 施。在第9圖中，一字册標記（a)，係表示一晶片致能信號， 以及一字》標記（b)，係表示一重置信號/RESET,而一字毋 標記（c)，則係例示一備妥/忙碌信號輸出RY/B γ。第9圖 中之（a)和（b)所顯示之控制信號，將會輸入，以觸發上述業 已在一受阻狀態之非依電性半導體記憶體裝置的強制性之 硬體重置。 在本發明之自動抹除周期性運作中，一傳統式自動抹 除運作’將會重複及連續地被執行。因此，若該硬體重置， 係在如同其相關技藝之配置中的方式下被執行，其將可很 " 1-1--11 '- ———————— 本紙張尺度適肖巾目目家標準（CNS) A4規格（210X297公釐)" :~^ '— 523744 A7 B7五、發明説明（18 ) 容易強制性地完成上述之自動抹除周期性運作，以及可強 制性地重置上述在自動抹除周期期間業已落入受阻狀態之 非依電性半導體記憶體裝置。 此外，本發明並非受限於此等實施例，而在不違離本 發明之範圍下，可製成各種之變更形式和修飾體。 本申請案係依據2001年三月30日向日本專利局提出 申請之曰本優先權申請案第2001-102173號，其整個内容係 藉由參照而合併進本說明書内。 元件編號對照 10···非依電性半導體記憶體裝置 11…指令暫存器 12…控制電路 13…輸入緩衝儲存器 14…輸出緩衝儲存器 15…位址邏輯閂 16…解碼器 17…晶晶格陣列 18…感測放大器 19…寫入/抹除交換電路 20…抹除控制電路 21…寫入控制電路 22…抹除電位產生電路 23…寫入電位產生電路 24…計數器電路 31-37…正反器 38…AND電路 —......................裝..................、玎..................緣 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 21

Claims (1)

1. 523744

   A8B8C8D8 L 一種非依電性半導體記憶體裝置，其特性在於包含： 一 3己憶體晶格陣列； 一控制電路，其可相對於一記憶體晶格陣列整體， 重複執行一自動抹除運作，此自動抹除運作，係包括一 領前一抹除運作之預備性寫入運作，和一接下來之抹除 運作；和 經濟部智慧財產局員工消費合作社印製

   一計數器，其可計數該自動抹除運作相對於上述記 憶體晶格陣列整體已執行過之次數， 其中之控制電路，可響應該計數器計數到一所希望 之數目的情況，而停止上述之自動抹除運作。 2·如申睛專利範圍第丨項所申請之非依電性半導體記憶體 裝置，其特性在於，其控制電路，可嚮應一自上述非依 電性半導體記憶體裝置之外部輸入的信號，而開始上述 之自動抹除運作。 3·如申請專利範圍第2項所申請之非依電性半導體記憶體 裝置，其特性在於，其輸入信號，係一命令序列輸入。 4·如申請專利範圍第丨項所申請之非依電性半導體記憶體 裝置，其特性在於，其所希望之次數，係由一自上述非 依電性半導體記憶體裝置之外部輸入之信號，來加以決 定。 5·如申請專利範圍第丨項所申請之非依電性半導體記憶體 裝置，其特性在於，一可指示上述自動抹除運作是否在 執行之信號，係響應一自其外部輸入之預定控制信號， 供應至上述非依電性半導體記憶體裝置之外部。 (請先閱讀背面之注意事項再填寫本頁)

   本紙張尺㈣”國@家標準（CNS)A4規格（216 297公釐） ·11111111 — —— — — — — — — — — — — — — — —— — — — — 靠 -22 523744 /、申請專利範圍 Si 6.如=範:第〜請之_半_想 其可指示上述自動抹除運作是否在執仃之信唬，係一狀態旗標。範㈣1項所申請之㈣電性半導想記憶體 其特性在於，該非依電性半導體記憶趙裝置，將 會，應-自該非依電性半導體記憶趙裝置外部輸入之 預疋控制信號，而被中斷。8· ^申請專利範圍第！項所中請之非依電性半導趙記憶體 裝置，其特性在於進一步包含·· 一位址邏_，其可指示上述領前-抹除運作之預· 備性寫人運作和接下來之抹除運作被執行所處之位 址；和 訂 經濟部智慧財產局員工消費合作社印製 一交換電路，其可響應上述位址邏輯閂達到一最大 址之位址的清况，在該等領前一抹除運作之預備性寫 入運作與接下來之抹除運作間做交換。 9·種可抹除一半導體半導體記憶體裝置之方法，其特性 在於所包括之步驟有·· 響應一自該裝置外部輸入之預定信號，起始一預定 之運作，並繼續此預定之運作，此預定之運作，係重複 執行一相對於一記憶體晶格陣列整體之自動抹除運作； 計數上述自動抹除運作執行過之次數；以及 響應該計數之數目達到一預定數目之事件，而停止 上述預定之運作。 本紙張八㈣用甲國國家標準（CNS)X4規格（210 X 297公«~ 23 -