KR100666421B1 - 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법 - Google Patents

불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법 Download PDF

Info

Publication number
KR100666421B1
KR100666421B1 KR1020010053839A KR20010053839A KR100666421B1 KR 100666421 B1 KR100666421 B1 KR 100666421B1 KR 1020010053839 A KR1020010053839 A KR 1020010053839A KR 20010053839 A KR20010053839 A KR 20010053839A KR 100666421 B1 KR100666421 B1 KR 100666421B1
Authority
KR
South Korea
Prior art keywords
nonvolatile semiconductor
semiconductor memory
erase operation
memory device
erase
Prior art date
Application number
KR1020010053839A
Other languages
English (en)
Other versions
KR20020077010A (ko
Inventor
요네다다카유키
타누마야스히코
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20020077010A publication Critical patent/KR20020077010A/ko
Application granted granted Critical
Publication of KR100666421B1 publication Critical patent/KR100666421B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 비교적 짧은 안정된 소거 시간을 설정할 수 있는 불휘발성 반도체 기억장치를 제공하는 것을 목적으로 한다.
불휘발성 반도체 기억장치는 메모리 셀 어레이와, 메모리 셀 어레이 전체에 대한 소거 전의 사전 기록 및 소거 동작을 하는 자동 소거 동작을 반복 실행하는 제어 회로와, 메모리 셀 어레이 전체를 몇 회 자동으로 소거했는지 여부에 관해서 자동 소거 동작의 횟수를 계수하는 카운터를 포함하며, 카운터가 원하는 수를 계수하면 제어 회로는 자동 소거 동작을 종료한다.

Description

불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억 장치의 소거 방법{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR ACHIEVING SHORTER ERASURE TIME}
도 1은 소거 횟수와 소거에 필요한 시간과의 관계를 도시한 도면.
도 2는 본 발명에 의한 불휘발성 반도체 기억장치의 구성을 도시한 도면.
도 3은 카운터 회로의 일례의 회로구성을 도시한 회로도.
도 4는 본 발명의 자동 소거 사이클링 동작을 도시한 흐름도.
도 5는 본 발명에 의한 명령 입력의 일례를 도시한 도면.
도 6은 자동 소거 사이클링 동작을 지정하는 명령 시퀀스의 입력을 도시한 타이밍도.
도 7은 불휘발성 반도체 기억장치의 데이터 폴링 타이밍을 도시한 타이밍도.
도 8은 불휘발성 반도체 기억장치의 토글 비트 타이밍을 도시한 타이밍도.
도 9는 불휘발성 반도체 기억장치의 하드웨어 리셋의 타이밍을 도시한 타이밍도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 불휘발성 반도체 기억장치
11 : 명령 레지스터
12 : 제어 회로
13 : 입력 버퍼
14 : 출력 버퍼
15 : 어드레스 래치
16 : 디코더
17 : 셀 어레이
18 : 감지 증폭기
19 : 기록/소거 전환 회로
20 : 소거 제어 회로
21 : 기록 제어 회로
22 : 소거 전압 발생 회로
23 : 기록 전압 발생 회로
24 : 카운터 회로
본 발명은 일반적으로 불휘발성 반도체 기억장치에 관한 것으로써, 특히 재기록 가능한 불휘발성 반도체 기억장치에 관한 것이다.
데이터를 소거하여 재기록 할 수 있는 불휘발성 반도체 기억장치에 있어서, 출하직후의 초기상태에서는 비교적 소거에 필요한 시간이 길고, 그 후 기록과 소거 를 반복함으로써 비교적 짧은 소거 시간에 안정화하는 경향이 있다.
도 1은 기록과 소거의 싸이클 횟수와 소거에 필요한 시간과의 관계를 도시한 도면이다.
도 1에 있어서, 횡축은 기록과 소거의 싸이클 횟수를 나타내고, 종축은 1 섹터당 소거에 필요한 소거 시간을 나타낸다. 각 데이터는 각 제품 샘플에 대한 것이고, 제품의 특성에 편차가 있기 때문에 복수의 특성 곡선이 그려진다. 도면에 도시된 바와 같이, 초기상태에서는 1 섹터를 소거하는데 1.5초 전후가 필요한 것에 대하여, l00회 정도 기록과 소거의 싸이클을 반복한 후에는 1 섹터를 소거하는 데 0.3∼0.4 초 정도밖에 필요로 하지 않게 된다. 그 후는 기록과 소거의 싸이클 횟수에 상관없이, 비교적 짧은 소거 시간에 안정하고 있음을 알 수 있다.
불휘발성 반도체 기억장치는 상기와 같은 특성을 갖고 있기 때문에, 제조자는 초기 상태가 가장 느린 소거 시간을 예상하여 제품을 보증할 필요가 있다. 따라서, 사용상태에 따라 소거 시간이 줄어드는 상태에서 보증된 소거 시간에는 낭비가 생긴다.
이 소거 시간을 비교적 짧은 상태로 안정화시키기 위해서, 사용자는 재기록을 반복하기 위해서 소거 동작 전의 사전 기록 및 소거 동작을 하는 자동 소거 동작을 수동으로 수없이 실행하는 방법 이외에는 없기 때문에 현실적으로는 매우 곤란한 작업으로 된다. 또한 제조자는 디바이스 테스터, 핸들러 등을 사용하여 재기록을 반복하기 위해서 자동 소거 동작을 수없이 실행할 수 있지만, 시간과 수고가 들기 때문에 생산효율이 현저히 떨어진다.
따라서, 본 발명은 비교적 짧은 안정된 소거 시간을 설정할 수 있는 불휘발성　반도체　기억 장치를 제공하는 것을 목적으로 한다.
본 발명의 불휘발성 반도체 기억장치는 메모리 셀 어레이와, 상기 메모리 셀 어레이 전체에 대한 소거 동작전의 사전 기록 및 소거 동작을 실행하는 자동 소거 동작을 반복하여 실행하는 제어 회로와, 상기 메모리 셀 어레이 전체에 몇 회 자동 소거 동작을 실행했는지에 관해서 상기 자동 소거 동작의 횟수를 계수하는 카운터를 포함하고, 상기 카운터가 원하는 수를 계수하면 상기 제어 회로는 상기 자동 소거 동작을 종료하는 것을 특징으로 한다.
상기 불휘발성 반도체 기억장치에 자동 소거 동작을 반복하는 자동 소거 싸이클을 원하는 횟수만큼 자동적으로 실행하는 기능이 마련된다. 이 기능은 외부의 명령 입력에 의해 기동할 수 있게 구성하면 좋다. 이것에 의해서, 사용자 또는 제조자는 자동 소거 동작을 원하는 횟수만큼 자동적으로 불휘발성 반도체 기억장치에 실행시키는 것이 가능하게 된다. 이것에 의해서, 초기 상태와 비교하여 짧은 안정된 소거 시간을 나타내는 상태로 불휘발성 반도체 기억장치를 설정할 수 있다.
또한 본 발명에 의한 불휘발성 반도체 기억장치의 소거방법은 외부에서 제공된 소정의 신호 입력에 응답하여 메모리 셀 전체에 대한 자동 소거 동작을 반복하는 동작을 계속하여, 상기 자동 소거 동작이 실행되는 횟수를 계수하고, 상기 계수한 횟수가 원하는 횟수로 되면 상기 계속 동작을 종료하는 각 단계를 포함하는 것을 특징으로 한다.
이하에, 본 발명의 실시예를 첨부의 도면을 이용하여 상세히 설명한다.
도 2는 본 발명에 의한 불휘발성 반도체 기억장치의 구성을 도시한 도면이다.
도 2의 불휘발성 반도체 기억 장치(10)는 명령 레지스터(11), 제어 회로(12), 입력 버퍼(13), 출력 버퍼(14), 어드레스 래치(15), 디코더(16), 셀 어레이(17), 감지 증폭기(18), 기록/소거 절환 회로(19), 소거 제어 회로(20), 기록 제어 회로(21), 소거 전압 발생 회로(22), 기록 전압 발생 회로(23) 및 카운터 회로(24)를 포함한다.
명령 레지스터(11)는 명령을 외부에서 수신하여 저장하는 동시에 제어 회로(12)에 공급한다. 제어 회로(12)는 명령에 의하여 상태 기기로서 동작하여 불휘발성 반도체 기억 장치(10)의 각부의 동작을 제어한다.
어드레스 래치(15)는 외부에서 공급되는 어드레스 신호를 수신하여 래치하는 동시에 이 어드레스 신호를 디코더(16)에 공급한다. 디코더(16)는 어드레스 래치(15)로부터 공급된 어드레스를 디코딩하여, 셀 어레이(17)에 설치된 워드선을 디코딩 결과에 따라서 활성화시킨다. 또한 디코더(16)는 디코딩 결과에 기초하여, 셀 어레이(17)의 비트선을 선택하여 감지 증폭기(18)에 접속한다. 이것에 의해서 셀 어레이(17)에 대한 데이터의 판독/기록 경로가 확립된다.
셀 어레이(17)는 메모리 셀의 배열, 워드선, 비트선 등을 포함하고, 각 메모리셀에 정보를 기억한다. 예컨대 데이터 판독시에는 활성화된 워드선으로 지정되는 메모리 셀로 부터의 데이터가 비트선에서 판독되고, 또 선택된 비트선의 데이터가 감지 증폭기(18)에 공급된다. 소거 또는 기록시에는 제어 회로(12)의 제어 하에 소거 전압 발생 회로(22) 또는 기록 전압 발생 회로(23)에서 전압을 발생하여, 셀 어레이(17)의 워드선 및 비트선을 각각의 동작에 따른 적당한 전위로 설정한다. 이것에 의해서, 메모리 셀에 대한 전하 추출 또는 전하 주입의 동작을 실행한다.
감지 증폭기(18)는 셀 어레이(17)로부터 공급된 데이터의 레벨을 판독 기준 레벨과 비교하는 것으로, 데이터가 0인지 1인지 여부를 판정한다. 판정 결과는 판독데이터로서 출력 버퍼(14)로부터 장치 외부로 공급된다. 또한 기록 동작 또는 소거 동작에 따른 확인 동작은 셀 어레이(17)로부터 공급된 데이터의 레벨을 기록 또는 소거용 기준 레벨과 비교하는 것으로 행해진다.
데이터 기록시에는 입력 버퍼(13)가 기록데이터를 장치 외부로부터 수신하여 셀 어레이(17)에 기록데이터를 공급한다.
소거 제어 회로(20)는 제어 회로(12)로부터의 지시에 응답하여, 소거신호를 소거 전압 발생 회로(22)에 공급함과 동시에 소거 동작 전체를 제어한다. 기록 제어 회로(21)는 제어 회로(12)로부터의 지시에 의해서, 기록 신호를 기록 전압 발생 회로(23)에 공급함과 동시에 기록동작 전체를 제어한다. 소거 전압 발생 회로(22)는 소거신호에 따라서 소거 동작에 필요한 소거 전압을 발생하여 디코더(16)에 공급함과 동시에, 소거 동작이 실행된 것을 나타내는 신호를 카운터 회로(24)에 공급한다. 기록 전압 발생 회로(23)는, 기록신호에 따라서 기록동작에 필요한 기록전압을 발생하여 디코더(l6)에 공급한다.
본 발명은 예컨대 외부로부터 소정의 명령을 입력하여 지시하는 것에 의해, 원하는 횟수의 자동 소거 동작을 자동적으로 실행하는 것이 가능한 구성으로 되어 있다.
장치 외부로부터 예컨대 소정의 제어신호, 어드레스 및 데이터의 조합으로써 자동 소거 동작을 지시하는 명령이 입력되면, 자동 소거 동작을 자동적으로 반복하여 실행하는 자동 소거 싸이클 기능이 기동된다. 이 때, 장치 외부로부터의 명령 입력에 의해서 카운터 회로(24)에 원하는 싸이클 횟수에 대응하는 초기 값을 설정하고, 카운터 회로(24)에 의해서 실제의 자동 소거 동작을 카운트하는 것으로 자동 소거 동작을 원하는 횟수만큼 반복할 수 있다.
자동 소거 싸이클 기능이 기동되면, 우선 기록 제어 회로(21)의 제어 하에 소거 동작전의 사전 기록동작이 실행된다. 제어 회로(12)로부터의 기록신호에 의해서, 기록 전압 발생 회로(23)가 기록 전압을 발생하고, 디코더(16)가 이 기록전압을 사용하여 셀 어레이(17)내의 전체 비트에 기록동작(프로그램동작)을 실행한다. 셀 어레이(17)의 전체 비트가 기록되면, 현재의 어드레스가 최대 어드레스에 도달한 것을 나타내는 신호가, 어드레스 래치(15)로부터 기록/소거 절환 회로 (19)에 공급된다. 이 신호에 응답하여, 기록/소거 절환 회로 (19)는 전환을 지시하는 신호를 소거 제어 회로(20) 및 기록 제어 회로(21)에 공급하여, 이것에 의해서 소거 동작전의 사전 기록 동작으로부터 소거 동작으로 전환된다. 소거 제어 회로(20)는 전환 신호에 따라서 소거 동작을 제어한다.
소거 제어 회로(20)는 소거 신호를 소거 전압 발생 회로(22)에 공급하고 이 것에 따라서 소거 전압 발생 회로(22)가 소거 전압을 발생한다. 디코더(16)가 이 소거전압을 사용하여 셀 어레이(17)내의 전체 비트의 소거 동작(삭제 동작)을 실행한다. 또한 소거 전압 발생 회로(22)는 소거 동작이 실행된 것을 나타내는 신호를 카운터 회로(24)에 공급한다.
카운터 회로(24)는 이것에 따라서 내부 카운트를 1만큼 증가시킨다. 여기서 카운트업을 지시하는 신호는 기록/소거 절환 회로 (19)로부터 제공된 신호 또는 소거 제어 회로(20)로부터의 소거 신호를 이용하더라도 좋기 때문에 이 특정한 구성에 한정되는 것은 아니다. 카운터 회로(24)의 카운트 값이 소정의 값에 도달할 때까지, 제어 회로(l2)는 자동 소거 싸이클 기능을 계속 지시한다.
따라서, 원하는 싸이클 횟수의 자동 소거 동작이 종료하지 않은 단계에 있어서, 셀 어레이(17)의 전체 비트가 소거되면, 현재의 어드레스가 최대 어드레스에 도달한 것을 나타내는 신호는 어드레스 래치(15)로부터 기록/소거 절환 회로 (19)로 공급된다. 이 신호에 응답하여, 기록/소거 절환 회로 (19)는 전환을 지시하는 신호를 소거 제어 회로(20) 및 기록 제어 회로(21)에 공급하고, 이것에 의해서 소거 동작으로부터 소거 동작전의 사전 기록 동작으로 전환된다.
이후 마찬가지로 소거 동작전의 사전 기록 동작 및 소거 동작이 교대로 실행된다. 즉, 자동 소거 동작이 반복 실행된다.
원하는 싸이클 횟수의 자동 소거 동작이 종료하여 카운터 회로(24)가 소정의 값에 도달하면, 이것을 나타내는 신호가 카운터 회로(24)로부터 제어 회로(12)에 공급된다. 이것에 따라서, 제어 회로(12)는 자동 소거 싸이클 동작을 정지한다. 또 상기 명령 입력에 대응하는 자동 소거 싸이클 동작의 개시부터 카운트 완료에 의한 자동 소거 싸이클 동작의 종료까지의 일련의 작업은 전부 불휘발성 반도체 기억장치(10)내에서 자동적으로 실행된다.
이상과 같이 하여, 본 발명의 불휘발성 반도체 기억장치에 있어서는, 자동 소거 동작을 반복하는 자동 소거 싸이클을 원하는 횟수만큼 자동적으로 실행하는 기능을 마련하여, 명령 입력에 의해 이 기능을 기동 가능하게 구성한다. 이것에 의해 사용자 또는 제조자는 자동 소거 동작을 원하는 횟수만큼 자동적으로 불휘발성 반도체 기억장치에 실행시키는 것이 가능하게 된다. 이것에 의해서, 초기 상태와 비교하여 짧게 안정된 소거 시간을 나타내는 상태로 불휘발성 반도체 기억장치를 설정할 수 있다.
즉, 도 1에 도시된 바와 같이, 초기 상태에서는 1 섹터를 소거하는데 1.5초 전후가 필요한 것에 대해, 100회 정도 기록과 소거의 싸이클을 반복한 후에는 1 섹터를 소거하는 데 0.3∼0.4 초 정도밖에 필요로 하지 않게 된다. 그 후는 기록과 소거의 싸이클 횟수에 상관없이, 비교적 짧은 소거 시간에 안정된다. 따라서, 본 발명의 불휘발성 반도체 기억장치에 있어서, 자동 소거 싸이클에 의해서 자동 소거 동작을 예컨대 1OO회 반복하는 것에 의해, 0.3∼0.4 초 정도 이하의 비교적 짧은 안정된 소거 시간을 나타내는 상태로 불휘발성 반도체 기억장치를 설정할 수 있다.
도 3는, 카운터 회로(24)의 일례의 회로구성을 도시하는 회로도이다.
도 3의 카운터 회로(24)는 7개의 플립플롭(31 내지 37) 및 AND회로(38)를 포함하고, 7 비트 카운터로 되어 있다. 따라서, 이 구성예는 128 회까지의 싸이클 횟 수를 계수하는 것이 가능하다. 플립플롭(31 내지 37)은 토글 플립플롭이고, CK 입력단자에 펄스가 입력될 때마다, 저장하는 데이터가 "O"에서 "l", "1"에서 "O"으로 전환된다. 저장하는 데이터는 Q 출력 단자로부터 출력되어, 다음 단의 플립플롭의 CK 입력단자에 공급된다.
장치 외부로부터 제공된 명령 입력에 의해서 원하는 횟수가 지정되면, 제어 회로(12)는 이 원하는 횟수에 대응하는 초기 값을 카운터 회로(24)에 설정한다. 예컨대, 원하는 횟수가 100인 경우에, 제어 회로(12)는 데이터 로드 인에이블 신호 DLEB를 HIGH로 하여, 초기값으로서 27을 D 입력단자로부터 플립플롭(31 내지 37)에 설정한다. 플립플롭(31)의 CK 입력단자에는 예컨대 소거 전압 발생 회로(22)로부터의 소거 동작 실행을 나타내는 펄스신호가 입력된다. 소거 동작이 l00회 실행되면 카운터 회로(24)의 카운트 값은 127로 되고, 플립플롭(31) 내지 (37)의 출력은 전부 HIGH로 된다. 이것에 따라서 AND 회로(38)의 출력이 HIGH로 되고, 이 HIGH 신호가 제어 회로(12)에 공급된다. 이것에 의해서, 제어 회로(12)는, 원하는 횟수의 자동 소거 동작이 실행된 것을 검출한다.
상기 카운터 회로(24)의 구성에서는 원하는 싸이클 횟수에 대응하는 초기 값을 카운터 회로(24)에 설정한다. 이 구성 대신, 카운터 회로(24)에 카운터, 레지스터 및 비교기를 설치하여, 레지스터에 원하는 싸이클 횟수를 설정하고, 카운터는 항상 O에서 카운트를 개시하도록 하더라도 좋다. 이 경우, 카운터의 카운트 값과 레지스터의 설정치를 비교기에서 비교하여, 양자가 동일하게 될 때, 제어 회로(12)에 원하는 싸이클 횟수가 종료한 것을 통지하면 된다.
상기 카운터 회로(24)에 관한 설명은 가능한 구성예를 도시한 것에 불과하고, 본 발명의 카운터 회로는, 자동 소거 싸이클의 횟수를 계수하여 원하는 횟수의 자동 소거 동작이 실행되었는지 여부를 검출할 수 있는 기능이 마련되어 있으면 좋고, 특정한 카운터 회로의 구성으로 한정되는 것은 아니다.
도 4는 본 발명의 자동 소거 싸이클 동작을 도시하는 흐름도이다.
단계 S1에서는 명령 등의 외부입력에 의해, 자동 소거 싸이클 동작이 지정된다. 이 명령은 예컨대, 후술하는 바와 같이 복수의 입력사이클에 걸쳐서 제어신호, 어드레스 및 데이터입력의 조합을 특정하여 명령 시퀀스로써 입력해도 좋다.
단계 S2에서는 자동 소거 싸이클 횟수를 지정한다. 소거 싸이클 횟수는 예컨대 128이다. 이 소거 싸이클 횟수는, 예컨대, 후술하는 바와 같이, 상기 명령 시퀀스의 입력의 일부로서 지정해도 좋다.
단계 S3에서는 자동 소거 싸이클이 개시된다.
단계 S4에서는 셀 어레이(17)의 전체 비트에 대한 소거 동작전의 사전 기록동작을 실행한다.
단계 S5에서는 셀 어레이(17)의 전체 비트에 대한 소거 동작을 실행하는 동시에 자동 소거 싸이클의 카운트 값 N을 1만큼 증가시킨다.
단계 S6에서는 원하는 횟수(예컨대 128)만큼 자동 소거 동작이 실행된 것을 카운트 값 N이 나타내는지 여부를 판단한다. 원하는 횟수의 자동 소거 동작이 실행되어 있지 않은 경우에는 단계 S4로 복귀하여 단계 S4 내지 S6의 동작을 반복한다. 원하는 횟수의 자동 소거 동작이 실행된 경우에는 단계 S7로 진행한다.
단계 S7에서는 자동 소거 싸이클 동작을 종료한다.
이상과 같이 하여, 본 발명의 불휘발성 반도체 기억장치에 있어서는 소거 전의 사전 기록 및 소거 동작을 반복하는 자동 소거 싸이클을 원하는 횟수만큼 자동적으로 실행하는 기능을 설치하고, 명령 입력에 의해 이 기능을 기동할 수 있게 구성한다. 이것에 의해서, 사용자 또는 제조자는 자동 소거 동작을 원하는 횟수만큼 자동적으로 불휘발성 반도체 기억장치에 실행시키는 것이 가능하게 된다. 이것에 의해서, 초기상태와 비교하여 짧게 안정된 소거 시간을 도시하는 상태로 불휘발성 반도체 기억장치를 설정할 수 있다.
또한 이것을 실현하기 위해서는 카운터에서 자동 소거 동작의 실행횟수를 카운트하고, 카운트 값에 의거하여 원하는 횟수를 달성한 시점에서 자동 소거 동작을 종료시키면 좋고, 간단한 회로 구성으로 자동 소거 싸이클 기능을 실현할 수 있다.
도 5는 본 발명에 의한 명령 입력의 일례를 도시한 도면이다.
종래의 불휘발성 반도체 기억장치에 있어서, 복수의 입력 사이클에 걸쳐서 제어신호, 어드레스 및 데이터입력의 조합을 특정하여 명령을 시퀀스 입력하는 기능이 제공되어 있다. 예컨대, 칩 전체를 소거하는 칩 소거 모드를 실행하고 싶은 경우, 예컨대 6 사이클에 걸쳐서 소정의 제어 신호, 어드레스 및 데이터 입력의 조합을 입력하는 것으로 지정한 동작모드에 들어갈 수 있다. 도 5는 그와 같은 명령 시퀀스로서, 자동 소거 싸이클 동작을 지시하는 명령 시퀀스를 나타낸다.
여기서 명령 시퀀스의 란에 기재되는 워드 및 바이트는 각각 불휘발성 반도체 기억장치(10)를 8비트 입출력으로 사용하는 경우의 사양과, 16 비트 입력으로 사용하는 경우의 사양에 대응한다. 또한 6 번째 버스 라이트 사이클에 입력되는 데이터인 CN은, 자동 소거 싸이클 동작으로 실행되는 원하는 싸이클 횟수이다.
도 6은 자동 소거 싸이클 동작을 지정하는 명령 시퀀스의 입력을 도시하는 타이밍도이다. 또, 도 6은 불휘발성 반도체 기억장치(10)를 8비트 입출력에서 사용하는 경우의 명령 시퀀스 입력을 나타낸다.
도 6(a)는 어드레스 입력을 나타내고, 도 5에 정의되는 바와 같이, 제1 사이클에서 555 H, 제2 사이클에서 2 AAH, 제3 사이클에서 555 H, 제4 사이클에서 555 H, 제5 사이클에서 2 AAH, 및 제6 사이클에서 555 H가 입력된다. 도 6(b) 내지 (d)는, 제어신호인 칩 인에이블 신호/CE, 출력 인에이블 신호/OE, 기록 인에이블 신호/WE를 나타낸다. 도 6(e)는 데이터입력을 나타내고, 도 5에 정의되는 바와 같이, 제1 사이클에서 AAH, 제2사이클에서 55 H, 제3 사이클에서 80 H, 제4 사이클에서 ABH, 제5 사이클에서 55 H 및 제6 사이클에서 원하는 싸이클 횟수가 입력된다.
상기 도 5 및 도 6을 참조하여 설명한 바와 같이, 종래의 불휘발성 반도체 기억장치에 설치되어 있는 명령 시퀀스 기능을 이용하여 자동 소거 싸이클의 명령 시퀀스를 정의해 두면, 이 명령 시퀀스를 입력하는 것으로 본 발명에 있어서의 자동 소거 싸이클 기능을 기동하는 것이 가능하게 된다. 구체적으로, 순차 입력되는 명령의 시퀀스가 도 2의 명령 레지스터(11)에 저장되고, 이 저장된 명령에 의거하여, 제어 회로(12)가 불휘발성 반도체 기억장치(10)의 전체의 동작을 제어하여, 도 2 내지 도 4를 참조하여 설명한 자동 소거 싸이클 동작을 실행하게 된다.
도 7은 불휘발성 반도체 기억장치의 데이터 폴링 타이밍을 도시하는 타이밍 도이다.
종래의 불휘발성 반도체 기억장치에 있어서, 자동 소거 동작이 종료하였는지 여부를 검출하기 위해서, 데이터 폴링에 의해서 소정의 플래그를 검출한다. 도 7은 그와 같은 데이터 폴링의 타이밍을 도시한 도면이다.
도 7에 있어서, (a)는 칩 인에이블 신호/CE, (b)는 출력 인에이블 신호/OE, 및 (c)은 기록 인에이블 신호/WE를 도시한다. 도 7(a) 내지 (c)에 도시되는 타이밍으로, 이들의 제어신호를 불휘발성 반도체 기억장치에 입력하는 것으로, 데이터 출력단자로부터 장치의 상태를 나타내는 상태 플래그를 출력시킬 수 있다. (d)는 데이터 출력 단자 DQ7의 출력을 나타내고, (e)는 데이터 출력단자 DQo 내지 DQ6의 출력을 나타낸다. 여기서(d)의 데이터 출력단자 DQ7의 출력이 불휘발성 반도체 기억장치가 소거 동작중인지 여부를 나타내는 상태 플래그이다.
자동 소거 동작 중에 데이터 출력단자 DQ7의 출력은 LOW로 유지되고, 자동 소거 동작이 종료하면 데이터 출력 단자 DQ7의 출력은 HIGH가 된다. 따라서, 도 7(a) 내지 (c)에 도시되는 바와 같은 제어신호를 입력하여 데이터 출력단자 DQ7의 출력을 감시하면, 불휘발성 반도체 기억 장치 내에서 소거 동작이 완료하였는지 여부를 외부에서 판단할 수 있다.
본 발명에 의한 자동 소거 싸이클 동작에 있어서, 통상의 자동 소거 동작이 연속적으로 반복 행해지기 때문에, 도 7에 도시된 바와 같이 종래와 같이 불휘발성 반도체 기억장치의 상태 플래그를 감시하는 것으로, 자동 소거 싸이클 동작이 완료하였는지 여부를 외부에서 용이하게 판별하는 것이 가능하다.
도 8은 불휘발성 반도체 기억장치의 토글 비트 타이밍을 도시하는 타이밍 도이다.
종래의 불휘발성 반도체 기억장치에 있어서, 자동 소거 동작이 종료하였는지 여부를 검출하기 위해서, 데이터 폴링 기능에 덧붙여, 토글 비트에 의해서 불휘발성 반도체 장치의 상태를 검출하는 것이 가능하다. 도 8은 그와 같은 토글 비트의 타이밍을 도시한 도면이다.
도 8에 있어서, (a)는 칩 인에이블 신호/CE, (b)는 기록 인에이블 신호/WE, 및 (c)은 출력 인에이블 신호/OE를 나타낸다. 도 8(a) 내지 (c)에 도시되는 바와 같은 타이밍으로, 이들의 제어신호를 불휘발성 반도체 기억장치에 입력하여, 도 8(d)에 도시되는 데이터 출력 단자 DQ6를 검출하면, 자동 소거 동작이 종료하였는지 여부를 외부에서 검출할 수 있다.
구체적으로, 도 8(c)와 같이 출력 인에이블 신호/OE에 단속적으로 펄스를 입력하는 것으로, 데이터 출력단자 DQ6으로부터 단속적인 출력을 얻을 수 있다. 자동 소거 동작이 계속되고 있는 동안, 데이터 출력 단자 DQ6는 교대로 HIGH 및 LOW를 반복하는 토글동작을 한다. 자동 소거 동작이 종료하면, 데이터 출력단자 DQ6는 토글동작을 도시하지 않게 된다. 이와 같이 하여, 데이터 출력 단자 DQ6의 출력이 토글 동작인지 여부를 점검하면, 불휘발성 반도체 기억 장치 내에서 소거 동작이 완료하였는지 여부를 외부에서 판단할 수 있다.
본 발명에 의한 자동 소거 싸이클 동작에 있어서, 통상의 자동 소거 동작이 연속적으로 반복 행해지기 때문에, 도 8에 도시된 바와 같이, 종래와 같이 불휘발성 반도체 기억장치의 상태를 나타내는 토글 비트를 검출하는 것으로, 자동 소거 싸이클 동작이 완료하였는지 여부를 외부에서 용이하게 판별하는 것이 가능하다.
도 9는 불휘발성 반도체 기억장치의 하드웨어 리셋의 타이밍을 도시하는 타이밍도이다.
종래의 불휘발성 반도체 기억장치에 있어서, 예컨대 자동 소거 동작 중에 오동작이 생겨 장치가 행업 상태로 되어 버리는 경우에 대비하여, 하드웨어 리셋기능이 마련되어 있다. 도 9에 있어서, (a)는 기록 인에이블 신호, (b)는 리셋신호 /RESET, (c)는 레디 비지(ready busy) 신호출력 RY/BY를 나타낸다. 도 9(a) 및 (b)에 도시되는 바와 같은 제어신호를 입력하는 것으로 행업 상태로된 불휘발성 반도체 기억장치를 강제적으로 하드웨어 리셋 할 수 있다.
본 발명에 의한 자동 소거 싸이클 동작에 있어서, 통상의 자동 소거 동작이 연속적으로 반복하여 행해지기 때문에, 도 9에 도시되는 바와 같이 종래와 같이 불휘발성 반도체 기억장치의 하드웨어 리셋을 실행하는 것으로, 자동 소거 싸이클동작을 강제적으로 종료시키는 것 및 자동 소거 싸이클을 실행 중에 행업 상태로 된 불휘발성 반도체 기억장치를 강제적으로 리셋하는 것이 가능하다.
이상, 본 발명을 실시예에 의거하여 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니고 특허청구의 범위에 기재된 범위 내에서 여러가지 변형이 가능하다.
본 발명의 불휘발성 반도체 기억장치에 있어서, 소거 동작 전의 사전 기록 및 소거 동작을 하는 자동 소거 동작을 반복하는 자동 소거 싸이클을 원하는 횟수만큼 자동적으로 실행하는 기능을 마련하여, 명령 입력에 의해 이 기능을 기동할 수 있게 구성한다. 이것에 의해서, 사용자 또는 제조자는 자동 소거 동작을 원하는 횟수만큼 자동적으로 불휘발성 반도체 기억 장치에 실행시키는 것이 가능하게 된다. 이것에 의해서, 초기 상태와 비교하여 짧게 안정된 소거 시간을 도시하는 상태에서 불휘발성 반도체 기억장치를 설정할 수 있다.
따라서, 사용자측에서는 소거 시간을 짧은 상태로 안정화시키기 위해서 재기록을 반복하기 위해서, 자동 소거 동작을 수동으로 수없이 실행할 필요가 없어진다. 또한 제조자는 디바이스 테스터, 핸들러 등을 사용하여 시간과 수고를 들여 자동 소거 동작을 수없이 실행할 필요가 없기 때문에 생산 효율이 현저히 떨어지는 것을 피할 수 있다.

Claims (9)

  1. 메모리 셀 어레이와,
    상기 메모리 셀 어레이 전체에 대한 소거 동작전의 사전 기록 및 소거 동작을 하는 자동 소거 동작을 반복하여 실행하는 제어 회로와,
    상기 메모리 셀 어레이 전체에 몇 회 상기 자동 소거 동작을 실행하였는지에 관하여 상기 자동 소거 동작의 횟수를 계수하는 카운터를 포함하고,
    상기 카운터가 원하는 수를 계수하면 상기 제어 회로는 상기 자동 소거 동작을 종료하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 제어 회로는 상기 불휘발성 반도체 기억장치 외부로 부터의 신호입력에 의해 상기 자동 소거 동작을 개시하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  3. 제2항에 있어서, 상기 신호입력은 명령 시퀀스 입력인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  4. 제1항에 있어서, 상기 원하는 횟수는 상기 불휘발성 반도체 기억장치 외부에서 제공된 신호 입력에 의해 설정되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  5. 제1항에 있어서, 상기 불휘발성 반도체 기억장치 외부로부터 입력되는 소정의 제어신호에 응답하여, 상기 자동 소거 동작을 실행중인지 여부를 나타내는 신호를 상기 불휘발성 반도체 기억장치 외부로 출력하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  6. 제5항에 있어서, 상기 자동 소거 동작을 실행중인지 여부를 나타내는 신호는 상태 플래그인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  7. 제1항에 있어서, 상기 불휘발성 반도체 기억장치 외부에서 입력되는 소정의 제어신호에 응답하여 상기 자동 소거 동작을 중단하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  8. 제1항에 있어서, 소거 동작전의 사전 기록 동작 및 소거 동작의 어드레스를 나타내는 어드레스 래치와,
    상기 소거 동작전의 사전 기록동작 및 소거 동작을 실행하는 중에 상기 어드레스 래치를 나타내는 어드레스가 최대 어드레스로 되면 소거 동작전의 사전 기록 동작과 소거 동작을 전환하는 절환 회로 를 더 포함하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  9. 외부에서 제공된 소정의 신호 입력에 응답하여 메모리 셀 전체에 대한 자동 소거 동작을 반복하는 동작을 계속하는 단계와,
    상기 자동 소거 동작이 실행되는 횟수를 계수하는 단계와,
    상기 계수한 횟수가 원하는 횟수로 되면 상기 계속되는 동작을 종료하는 각 단계를 포함하는 것을 특징으로 하는 불휘발성 반도체 기억장치의 소거방법.
KR1020010053839A 2001-03-30 2001-09-03 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법 KR100666421B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001102173A JP2002298590A (ja) 2001-03-30 2001-03-30 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の消去方法
JPJP-P-2001-00102173 2001-03-30

Publications (2)

Publication Number Publication Date
KR20020077010A KR20020077010A (ko) 2002-10-11
KR100666421B1 true KR100666421B1 (ko) 2007-01-11

Family

ID=18955396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010053839A KR100666421B1 (ko) 2001-03-30 2001-09-03 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법

Country Status (6)

Country Link
US (1) US6529415B2 (ko)
EP (1) EP1246198B1 (ko)
JP (1) JP2002298590A (ko)
KR (1) KR100666421B1 (ko)
DE (1) DE60101083T2 (ko)
TW (1) TW523744B (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2647941B1 (fr) * 1989-06-06 1991-08-30 Gemplus Card Int Procede d'effacement de points memoire, dispositif destine a sa mise en oeuvre, et son utilisation dans un dispositif a memoire non alimente
EP0681295A1 (en) 1994-05-06 1995-11-08 STMicroelectronics S.r.l. Burn-in method for nonvolatile flash - EPROM memory devices
US5751944A (en) * 1995-07-28 1998-05-12 Micron Quantum Devices, Inc. Non-volatile memory system having automatic cycling test function
US5675546A (en) 1996-06-07 1997-10-07 Texas Instruments Incorporated On-chip automatic procedures for memory testing
JP2000040400A (ja) 1998-07-23 2000-02-08 Seiko Epson Corp 半導体集積回路装置とその試験方法

Also Published As

Publication number Publication date
EP1246198A1 (en) 2002-10-02
US6529415B2 (en) 2003-03-04
DE60101083T2 (de) 2004-05-13
KR20020077010A (ko) 2002-10-11
TW523744B (en) 2003-03-11
DE60101083D1 (de) 2003-12-04
EP1246198B1 (en) 2003-10-29
US20020141243A1 (en) 2002-10-03
JP2002298590A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
US5297029A (en) Semiconductor memory device
US6067598A (en) Memory system having programmable flow control register
KR100764747B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US6981188B2 (en) Non-volatile memory device with self test
JPH0628899A (ja) 不揮発性半導体記憶装置
US6680868B2 (en) Nonvolatile semiconductor storage device and control method thereof
US5978275A (en) Erase and program control state machines for flash memory
US5751944A (en) Non-volatile memory system having automatic cycling test function
US6421276B1 (en) Method and apparatus for controlling erase operations of a non-volatile memory system
US6788588B2 (en) Asynchronous semiconductor memory device
US5579270A (en) Flash EEPROM with auto-function for automatically writing or erasing data
US6515905B2 (en) Nonvolatile semiconductor memory device having testing capabilities
US5784318A (en) Method of preprogramming before verifying in non-volatile memory device and apparatus for the same
KR100666421B1 (ko) 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억장치의 소거 방법
CN114242142A (zh) 编程装置、方法及新型存储器
JP2004071092A (ja) 消去動作時間を短縮したフラッシュメモリ
KR100330679B1 (ko) 저장 유닛의 소거 장치 및 소거 방법, 및 저장 유닛의 소거 프로그램을 저장하는 저장 매체
JP2720013B2 (ja) 書込みチェック機能を備えた電気的に変更可能な不揮発性メモリ
US20220359018A1 (en) Semiconductor device and operation method
JP3676857B2 (ja) フラッシュメモリ
JP3135770B2 (ja) 不揮発性半導体メモリおよびその不揮発性半導体メモリを使用した記憶装置
JP3541427B2 (ja) フラッシュ・メモリ
KR100283908B1 (ko) 데이터 크기 조절 회로
KR19990075968A (ko) 플래쉬 메모리 셀의 소거 방법 및 그 회로
JPH0512887A (ja) Ｅｅｐｒｏｍ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee