TW201643737A - 組態串列裝置 - Google Patents
組態串列裝置 Download PDFInfo
- Publication number
- TW201643737A TW201643737A TW105103176A TW105103176A TW201643737A TW 201643737 A TW201643737 A TW 201643737A TW 105103176 A TW105103176 A TW 105103176A TW 105103176 A TW105103176 A TW 105103176A TW 201643737 A TW201643737 A TW 201643737A
- Authority
- TW
- Taiwan
- Prior art keywords
- configuration
- request
- memory
- configuration data
- memory array
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Storage Device Security (AREA)
Abstract
本發明揭示用於組態串列裝置之系統、方法、電路、裝置及電腦可讀媒體。在某些實施方案中,一種裝置包括:一輸入,其用於自一串列匯流排接收第一及第二請求;一解碼器,其耦合至該輸入且經組態以判定該等第一及第二請求中之任一者是否係一組態模式請求;一控制器,其耦合至該解碼器且經組態以:回應於該第一請求係一組態模式請求之一判定,利用自該串列匯流排獲得之組態資料程式化一組態區塊且根據該組態資料更改一裝置行為;及回應於該第二請求並非係一組態模式請求之一判定,根據該第二請求對該裝置執行一或多個動作。
Description
本發明一般而言係關於組態串列裝置。
一積體電路間(I2C)匯流排係通常用於將低速周邊裝置(例如,串列記憶體裝置)附接至電腦主機板及嵌入式系統之一多主、多從、單端、串列電腦匯流排。I2C協定不提供用於改變一周邊裝置之內部行為之機制,從而導致不同版本之串列裝置經製造以用於不同應用。
本發明揭示用於組態串列裝置之系統、方法、電路、裝置及電腦可讀媒體。
在某些實施方案中,一種裝置包括:一輸入,其用於自一串列匯流排接收第一及第二請求;一解碼器,其耦合至該輸入且經組態以判定該等第一及第二請求中之任一者是否係一組態模式請求;一控制器,其耦合至該解碼器且經組態以:回應於該第一請求係一組態模式請求之一判定,利用自該串列匯流排獲得之組態資料程式化一組態區塊且根據該組態資料更改一裝置行為;及回應於該第二請求並非係一組態模式請求之一判定,根據該第二請求對該裝置執行一或多個動作。
在某些實施方案中,一種方法包括:由該裝置自一串列匯流排接收第一及第二請求;由一解碼器電路判定該等第一及第二請求中之
任一者是否係一組態模式請求;回應於該第一請求係一組態模式請求之一判定:由該裝置之該控制器利用自該串列匯流排獲得之組態資料程式化一組態區塊,且由該裝置之該控制器根據該組態資料更改裝置行為;及回應於該第二請求並非係一組態模式請求之一判定:由該裝置之一控制器根據該第二請求執行一或多個動作。
在某些實施方案中,一種上面儲存有指令之非暫時性電腦可讀儲存媒體,該等指令在由一裝置之一或多個處理器執行時致使該裝置之該一或多個處理器執行包括以下各項之操作:由該裝置自一串列匯流排接收第一及第二請求;由一解碼器電路判定該等第一及第二請求中之任一者是否係一組態模式請求;回應於該第一請求係一組態模式請求之一判定:由該裝置之該控制器利用自該串列匯流排獲得之組態資料程式化一組態區塊,且由該裝置之該控制器根據該組態資料更改裝置行為;及回應於該第二請求並非係一組態模式請求之一判定:由該裝置之一控制器根據該第二請求執行一或多個動作。
100‧‧‧串列記憶體裝置/裝置/記憶體裝置
101‧‧‧記憶體陣列
102‧‧‧起始/停止偵測器
103‧‧‧寫入保護控制模組/寫入保護控制
104‧‧‧通電重設產生器
105‧‧‧記憶體系統控制模組
106‧‧‧高電壓產生電路
107‧‧‧輸入/輸出控制模組
108‧‧‧位址暫存器與計數器/位址暫存器
109‧‧‧硬體位址比較器
110‧‧‧資料暫存器
112‧‧‧組態區塊
113‧‧‧感測器
A0‧‧‧硬體位址接腳/接腳/硬體位址位元
A1‧‧‧硬體位址接腳/接腳/硬體位址位元
A2‧‧‧硬體位址接腳/接腳/硬體位址位元
SCL‧‧‧時脈線
SDA‧‧‧資料線
VCC‧‧‧供應電壓/電壓供應
圖1係具有一組態模式之一串列記憶體裝置之一概念性方塊圖。
圖2A及圖2B圖解說明用於寫入一串列記憶體裝置之實例性寫入傳輸序列。
圖2C及圖2D圖解說明用於讀取一串列記憶體裝置之實例性讀取傳輸序列。
圖3係組態一串列記憶體裝置之一實例性程序之一流程圖。
以下說明係一實例性串列裝置,其包含用於改變串列裝置之內部行為之一組態模式。在此實例中,串列裝置係由一主裝置使用I2C協定經由一串列匯流排存取之電可抹除及可程式化唯讀記憶體(EEPROM)裝置。所揭示實施方案可適於其中需要改變一串列裝置之
內部行為之任何串列裝置或串列協定。
圖1係具有一組態模式之一串列記憶體裝置100之一概念性方塊圖。在某些實施方案中,串列記憶體裝置100可包含記憶體陣列101、起始/停止偵測器102、寫入保護控制模組103、通電重設(POR)產生器104、記憶體系統控制模組(MSCM)105、高電壓產生電路106、輸入/輸出控制模組107、位址暫存器與計數器108、硬體位址比較器109及感測器113。
記憶體陣列101由EEPROM之位元構成。使用行解碼器114及列解碼器115將資料寫入至記憶體陣列101中且自記憶體陣列101讀取資料。EEPROM係一非揮發性儲存裝置,意指在移除電源之後資料被保留。可將記憶體陣列101劃分成若干個記憶體區,如下文中所詳細闡述。
起始/停止偵測器102監視資料線(SDA)及時脈線(SCL)之狀態以尋找起始及停止信號。SDA及SCL構成一串列匯流排。在I2C協定中將起始及停止定義為在SCL係高時之SDA線之改變。
寫入保護控制103監視寫入保護輸入(WP接腳)之狀態且將彼狀態中繼至MSCM 105。MSCM 105使用WP輸入來決定是應允許還是中止對記憶體陣列101之一既定寫入操作。
POR產生器104係防止串列記憶體裝置100開啟電源至錯誤狀態中之一電路。POR產生器104用於將串列記憶體裝置100中之各種電路設定至一安全預設條件。POR產生器104監視供應電壓VCC之狀態。POR產生器104經設計而以安全地使串列記憶體裝置100之其他電路正確地起作用之一VCC位準使串列記憶體裝置100進入及退出重設狀態。
MSCM 105利用一狀態機(未展示)控制串列記憶體裝置100之功能。MSCM 105自串列記憶體裝置100中之其他電路接收輸入以判定串列記憶體裝置100應如何對各種事件作出反應或不作反應。
高電壓產生電路106使VCC位準輸入倍增至將由圍繞記憶體陣列101之解碼電路(列解碼器、行解碼器)利用之一(若干)較高位準。寫入及抹除記憶體陣列101需要高於由VCC供應之電壓之一電壓。
輸入/輸出控制模組107接收正自SDA線傳入至串列記憶體裝置100之當前位元及串列記憶體裝置100正移位輸出於SDA線上之當前位元。將傳出資料自資料暫存器110移位至SDA線。將傳入資料自SDA線鎖存且發送至資料暫存器110。
位址暫存器與計數器108包括維持經存取之當前記憶體位址且指向下一個記憶體位址(N+1)以用於後續記憶體存取操作的一暫存器。
硬體位址比較器109監視硬體位址接腳(A0、A1及A2)之狀態。將此等狀態發送至MSCM 105,MSCM 105將此等值與在裝置100之初始存取期間於SDA匯流排上鎖存之值進行比較以判定串列匯流排上之協定是否意欲用於裝置100。
根據I2C協定,一主裝置(未展示)可將一記憶體存取命令(一讀取或寫入請求)發送至串列記憶體裝置100以寫入或讀取記憶體陣列101。針對一寫入請求,且在一起始信號之後,主裝置在串列匯流排上以一方向位元清除(寫入)發送記憶體裝置100之位址,後續接著一個兩位元組記憶體位址。主裝置然後將資料位元組發送至串列記憶體裝置100以在兩位元組記憶體位址處起始而被寫入於記憶體陣列101中,後續接著一停止信號。當寫入多個位元組時,該等位元組係在相同n位元組頁(例如,32位元組頁)中。在串列記憶體裝置100正將彼等位元組保存至記憶體陣列101時,串列記憶體裝置100不對來自主裝置或其他主裝置之進一步I2C請求作出回應。
針對一讀取請求,且在一起始信號之後,主裝置以一方向位元清除(寫入)寫入記憶體裝置100之位址且然後寫入兩個位元組之記憶體資料位址。主裝置然後以方向位元設定(讀取)發送一重複起始信號
及記憶體裝置100之位址。串列記憶體裝置100將然後以資料位元組在經規定記憶體位址處開始而作出回應。主裝置在除最後位元組之外的每一讀取位元組之後發佈一ACK,且然後發佈一停止信號。串列記憶體裝置100在所傳送之每一資料位元組之後遞增位址。多位元組讀取可使用一個經組合訊息檢索記憶體陣列101之整個內容。
在某些實施方案中,串列記憶體裝置100經組態以在串列記憶體裝置100上實施一組態模式,該組態模式允許特定裝置行為由寫入請求更改而無需外部高電壓(例如,10V+)。可在組態模式中更改之裝置行為之某些實例包含(但不限於):記憶體陣列保護、鎖定當前組態、停用硬體位址接腳、停用組態模式、欠電壓鎖定(UVLO)控制及裝置狀態報告。在某些實施方案中,組態模式由可在一寫入請求期間使用一選定串列協定(例如,I2C)程式化的位於記憶體陣列101之一部分中之組態區塊112實施,如參考圖2A及圖2B所闡述。在某些實施方案中,組態區塊112可取決於由裝置執行之應用而包含一或多個組態暫存器。在某些實施方案中,一或多個組態暫存器係n位元(例如,16位元)非揮發性讀取/寫入暫存器。
可針對舊有保護模式或經增強保護模式而設定記憶體陣列保護功能。在舊有保護模式中,可對全記憶體陣列進行寫入保護。在經增強保護模式中,將記憶體陣列劃分成記憶體區,其中每一記憶體區具有可經設定以針對該記憶體區而對寫入保護(WP)接腳確證作出回應或經設定以針對該記憶體區而係永久性唯讀(不回應於WP接腳確證)的一對應暫存器。鎖定當前組態功能可經設定以停用至組態區塊之新寫入。停用硬體位址接腳功能可經設定使得串列記憶體裝置100對串列匯流排上之所有可能硬體位址位置作出回應。停用組態模式功能可經設定以藉由停用對匯流排上的將使串列記憶體裝置100進入組態模式
之寫入請求之回應而永久性地停用串列記憶體裝置100上之組態模式。
UVLO控制功能可藉由將一或多個暫存器加載於具有一供應電壓偵測臨限值之組態區塊112中而實施,若供應電壓不滿足該供應電壓偵測臨限值,則將依據臨限值如何設定而從事或不從事各種裝置功能(例如,鎖定記憶體陣列101上之讀取或寫入請求)。在某些實施方案中,感測器113(例如,一電壓比較器)耦合於電壓供應Vcc與MSCM105之間。若供應電壓Vcc下降到低於供應電壓偵測臨限值(例如,儲存於組態區塊112中且藉由MSCM 105提供至感測器113之一使用者可程式化值),則將串列記憶體裝置100置於UVLO控制模式中。在某些實施方案中,可將感測器113包含於POR產生器104中。臨限值之敏感度位準(例如,可程式化位準之數目)可藉由設計而變化以滿足各種應用需要。
裝置狀態報告功能可使用組態區塊112之一或多個暫存器來報告各種裝置狀態。裝置狀態之某些實例包含(但不限於)報告串列記憶體裝置100何時係忙碌的(例如,忙碌之讀取或寫入)、準備就緒的或相反不能夠採取動作的。在某些實施方案中,可報告一錯誤校正引擎狀態,諸如報告最後實行之讀取或寫入操作是否調用串列記憶體裝置100之錯誤校正機制或是否讀取一單調計數器(其追蹤串列記憶體裝置100之壽命內之錯誤校正事件之數目)之狀態。實施以上功能所需之暫存器(例如,組態區塊112中之8位元暫存器)之數目取決於所實施功能之數目。舉例而言,可利用一單個專用8位元暫存器來實施UVLO控制功能。另外,記憶體陣列101之大小或記憶體區之大小可指定區保護暫存器之適當數目,如下文參考圖2A及圖2B所闡述。
圖2A及圖2B圖解說明在串列記憶體裝置100中實施組態模式之一串列匯流排協定之實例性寫入傳輸序列。在所展示之實例中,串列匯流排
協定係I2C。實例性操作可取決於應用而適於其他串列匯流排協定。
在某些實施方案中,透過使用不同於用於存取記憶體陣列101之位址位元組之裝置位址位元組而完成存取組態區塊112中之暫存器。可使用任何裝置位址十六進位值,儘管期望選擇不與串列匯流排上之其他裝置位址衝突之一個裝置位址十六進位值。為最大靈活性起見,可在韌體中修改裝置位址之四個最高有效位元(MSB)。為減小一衝突可能性,針對串列記憶體裝置(例如,EEPROM裝置),裝置位址6h可係一預設值,此乃因其他串列記憶體裝置已將此值用於其他目的。韌體中之修改允許串列記憶體裝置在必要時由(舉例而言)一製造商修改以避免系統衝突(若其將在應用中出現的話)。
在已由一主裝置在串列匯流排上發送裝置位址位元組之後,跟隨之實例性協定可遵循一格式<裝置位址+暫存器位址+暫存器資料(讀取/寫入)>或一格式<裝置位址+暫存器資料(讀取/寫入)>。對一個格式相較於另一格式之選擇可取決於組態區塊112中之由應用使用之組態暫存器之數目。在其中僅存在用於組態區塊112中之一個或兩個暫存器之一實例性實施方案中,可使用<裝置位址+暫存器資料(讀取/寫入)>格式,其中整個組態暫存器內容可用於在每一匯流排交易中讀取或寫入。若組態暫存器之數目多於數個(例如,多於兩個),則可使用一<裝置位址+暫存器位址+暫存器資料(讀取/寫入)>來最小化匯流排交易之大小且允許對所要暫存器內容之快速存取。
參考圖2A至圖2D,在某些實施方案中,組態區塊112可以一n位元組(例如,4位元組)傳輸序列存取,該n位元組傳輸序列使用上文所闡述之兩個實例性協定格式中之一者利用一或多個寫入請求來程式化組態區塊112中之一或多個暫存器。可藉由首先利用一「虛擬」寫入序列設定指向一位址暫存器之一位址指針來完成對組態區塊112中之一或多個暫存器之讀取。圖2A圖解說明使用實例性協定格式<裝置位
址+暫存器資料(寫入)>之一寫入傳輸序列,圖2B圖解說明使用實例性協定格式<裝置位址+暫存器位址+暫存器資料(寫入)>之一寫入傳輸序列,圖2C圖解說明使用實例性協定格式<裝置位址+暫存器資料(讀取)>之一讀取傳輸序列且圖2D圖解說明使用實例性協定格式<裝置位址+暫存器位址+暫存器資料(讀取)>之一讀取傳輸序列。
寫入傳輸序列以一裝置位址位元組由一主裝置移位至SDA線上起始,跟隨著由該主裝置產生的在串列匯流排上之一起始信號。裝置位址位元組以位元<0110>(6h)開始,後續接著匹配串列記憶體裝置100之A2、A1、A0接腳之狀態之值的三個硬體位址位元<A2A1A0>,如圖1中所展示。最低有效位元(LSB)係指示一讀取或寫入請求之一方向位元。每SCL脈衝一個位元地在SDA線上串列地發送傳輸序列中之每一位元。針對其中硬體位址接腳中之某些硬體位址接腳不存在之裝置,硬體位址位元在傳輸序列中變為邏輯「0」。邏輯「0」用於對組態區塊112進行讀取及寫入兩者之方向。在一讀取之情形中,邏輯「0」可用作一「虛擬」寫入傳輸序列之一部分以設定位址暫存器108中之位址指針。
寫入傳輸序列中之接下來之n個位元組由所實施協定格式判定。若存在將定址之大量組態暫存器,則可期望實施參考圖2B及圖2D所闡述之實例性協定。在此情形中,在發送裝置位址位元組之後,傳輸序列中之接下來之n個位元組係n個組態暫存器位址位元組。最終,最後位元組係待讀取出之(若干)資料字組位元組或待寫入之(若干)資料字組位元組。(若干)資料字組位元組包含組態資料且可如(舉例而言)表I中所闡述而定義。
若存在將定址之少量組態暫存器(例如,少於3個組態暫存器),則可期望實施參考圖2A及圖2C所闡述之實例性協定。在此情形中,在發送裝置位址位元組之後,傳輸序列中之接下來之n個位元組係經
讀取出之(若干)資料字組位元組或待寫入之(若干)資料字組位元組。在讀取之情形中,可在針對每一讀取事件更新暫存器之狀態之情況下連續讀取該等暫存器。
在以下表I中展示組態資料之一實例。
在此實例性組態中,在位址0004h處開始之資料對應於記憶體陣列101邏輯分段成之16Kb記憶體區。可以一基於1之計數來枚舉記憶體區。舉例而言,在實施表I之全部內容之情況下,一64Kb裝置將具有4個記憶體區且彼等記憶體區之行為將取決於位址0004h、0005h、0006h及0007h中之值。以下表II繪示以每一密度之記憶體區之數目。
在表I中之實例性組態中,區保護暫存器具有4個可能值:00h、F0h、0Fh及FFh。區保護暫存器可經程式化以修改一對應記憶體區之行為。一或多個保護區暫存器可專用於控制對其對應區之WP接腳影響或報告是否將對應記憶體區設定為唯讀。為減小區保護暫存器之量,一或多個區保護暫存器可在相同位元組中報告WP輸入及唯讀控制值兩者。在某些實施方案中,區保護暫存器之上半位元組可控制對應記憶體區之硬體保護行為。區保護暫存器之下半位元組可控制是否已將對應記憶體區設定為唯讀。以下表III定義在其中WP輸入影響及唯讀狀態含納於相同位元組中之一實施方案中之每一區保護暫存器之行為。
圖3係組態一串列裝置之一實例性程序300之一流程圖。在某些
實施方案中,程序300可藉由自一串列匯流排接收一請求(302)而開始。串列裝置可係(舉例而言)一串列記憶體裝置且匯流排可係一I2C匯流排。請求可包含由一主裝置在串列匯流排上發送之一n位元組(例如,4位元組)傳輸序列。組態區塊可實施於一記憶體陣列中且包含一或多個組態讀取/寫入暫存器。
程序300可藉由判定該請求係對讀取或寫入組態區塊之一請求(304)而繼續。舉例而言,由主裝置發送之傳輸序列可包含一裝置位址位元組,該裝置位址位元組包含可由串列裝置使用以識別對組態區塊之一讀取或寫入的一組位元。
程序300可藉由利用組態資料程式化組態區塊(306)而繼續。舉例而言,裝置位址位元組可後續接著組態區塊中之一組態暫存器之一個兩位元組記憶體位址位元組。記憶體位址位元組可後續接著包含組態資料之一資料位元組。
程序300可藉由根據組態資料更改裝置行為(308)而繼續。舉例而言,一控制器(狀態機)可自組態區塊讀取組態資料且根據該組態資料執行更改串列裝置之行為之一動作。可在組態模式中更改之裝置行為之某些實例包含(但不限於):記憶體陣列保護、鎖定當前組態、停用硬體位址接腳、停用組態模式、UVLO及報告裝置狀態(例如,在進行中之寫入或錯誤校正)。
雖然此文件含有諸多特定實施方案細節,但此等細節不應解釋為對可主張之內容之範圍之限制,而是應解釋為可係特定實施例特有之特徵之說明。在單獨實施例之內容脈絡中於本說明書中闡述之特定特徵亦可以組合方式實施於一單個實施例中。相反地,在一單個實施例之內容脈絡中闡述之各種特徵亦可單獨地或以任何適合子組合方式實施於多個實施例中。此外,儘管上文可將特徵闡述為以特定組合方式起作用且甚至最初如此主張,但來自一所主張組合之一或多個特徵
在某些情形中可自該組合去除,且該所主張組合可針對於一子組合或一子組合之變化形式。
100‧‧‧串列記憶體裝置/裝置/記憶體裝置
101‧‧‧記憶體陣列
102‧‧‧起始/停止偵測器
103‧‧‧寫入保護控制模組/寫入保護控制
104‧‧‧通電重設產生器
105‧‧‧記憶體系統控制模組
106‧‧‧高電壓產生電路
107‧‧‧輸入/輸出控制模組
108‧‧‧位址暫存器與計數器/位址暫存器
109‧‧‧硬體位址比較器
110‧‧‧資料暫存器
112‧‧‧組態區塊
113‧‧‧感測器
A0‧‧‧硬體位址接腳/接腳/硬體位址位元
A1‧‧‧硬體位址接腳/接腳/硬體位址位元
A2‧‧‧硬體位址接腳/接腳/硬體位址位元
SCL‧‧‧時脈線
SDA‧‧‧資料線
VCC‧‧‧供應電壓/電壓供應
Claims (23)
- 一種裝置,其包括:一輸入,其用於自一串列匯流排接收第一及第二請求;一解碼器,其耦合至該輸入且經組態以判定該等第一及第二請求中之任一者是否係一組態模式請求;一控制器,其耦合至該解碼器且經組態以:回應於該第一請求係一組態模式請求之一判定,利用自該串列匯流排獲得之組態資料程式化一組態區塊且根據該組態資料更改一裝置行為;及回應於該第二請求並非係一組態模式請求之一判定,根據該第二請求對該裝置執行一或多個動作。
- 如請求項1之裝置,其進一步包括:一記憶體陣列,其包含該組態區塊,且其中若該請求並非係一組態請求,則該控制器根據該請求對該記憶體陣列執行一或多個記憶體操作。
- 如請求項2之裝置,其中該組態區塊進一步包括:一基底組態暫存器,其用於儲存用於組態該裝置之第一組態資料;及一或多個額外暫存器,其對應於該記憶體陣列之一或多個記憶體區,其中該一或多個額外暫存器儲存規定該對應之一或多個記憶體區之一寫入保護方案之第二組態資料。
- 如請求項2之裝置,其進一步包括:一感測器,其耦合至一供應電壓及該控制器,該感測器經組態以基於該組態區塊中之組態資料而感測該裝置之一欠電壓條件。
- 如請求項2之裝置,其進一步包括: 一寫入保護控制模組,其耦合至該控制器,該寫入保護控制模組經組態以根據該組態區塊中之組態資料確證對該記憶體陣列之寫入保護。
- 如請求項1之裝置,其中該組態區塊經組態以經由該串列匯流排將一裝置狀態報告至另一裝置。
- 如請求項6之裝置,其中該裝置狀態指示以下各項中之至少一者之狀態:對該記憶體陣列之一記憶體存取操作、一錯誤校正操作及利用一單調計數器對錯誤校正壽命事件之一計數。
- 如請求項1之裝置,其中該串列匯流排符合積體電路間(I2C)匯流排協定。
- 一種組態一裝置之方法,其包括:由該裝置自一串列匯流排接收第一及第二請求;由一解碼器電路判定該等第一及第二請求中之任一者是否係一組態模式請求;回應於該第一請求係一組態模式請求之一判定:由該裝置之該控制器利用自該串列匯流排獲得之組態資料來程式化一組態區塊,且由該裝置之該控制器根據該組態資料更改裝置行為;及回應於該第二請求並非係一組態模式請求之一判定:由該裝置之一控制器根據該第二請求執行一或多個動作。
- 如請求項9之方法,其進一步包括:由該裝置之該控制器根據該請求對該裝置之一記憶體陣列執行一或多個記憶體操作。
- 如請求項10之方法,其進一步包括:將用於組態該裝置之第一組態資料儲存於該記憶體陣列之該組態區塊之一基底暫存器中且將第二組態資料儲存於該裝置之 對應於該記憶體陣列之一或多個記憶體區之一或多個額外暫存器中,該第二組態資料規定用於該一或多個記憶體區之一寫入保護方案。
- 如請求項10之方法,其進一步包括:由該裝置之一感測器判定該裝置之一欠電壓條件;及由該裝置之該控制器使用該組態區塊中之組態資料對該裝置實施一欠電壓鎖定。
- 如請求項9之方法,其中該組態區塊經組態以經由該串列匯流排將一裝置狀態報告至另一裝置。
- 如請求項13之方法,其中該裝置狀態指示以下各項中之至少一者之狀態:一記憶體存取操作、錯誤校正操作及對錯誤校正壽命事件之一計數。
- 如請求項10之方法,其進一步包括:由該裝置之一寫入保護控制模組根據該組態區塊中之組態資料確證對該記憶體陣列之寫入保護。
- 如請求項9之方法,其中該串列匯流排符合積體電路間(I2C)匯流排協定。
- 一種上面儲存有指令之非暫時性電腦可讀儲存媒體,該等指令在由一裝置之一或多個處理器執行時致使該裝置之該一或多個處理器執行包括以下各項之操作:由該裝置自一串列匯流排接收第一及第二請求;由一解碼器電路判定該等第一及第二請求中之任一者是否係一組態模式請求;回應於該第一請求係一組態模式請求之一判定:由該裝置之該控制器利用自該串列匯流排獲得之組態資料程式化一組態區塊,且由該裝置之該控制器根據該組態資料 更改裝置行為;及回應於該第二請求並非係一組態模式請求之一判定:由該裝置之一控制器根據該第二請求執行一或多個動作。
- 如請求項17之非暫時性電腦可讀儲存媒體,該等操作進一步包括:由該裝置之該控制器根據該請求對該裝置之一記憶體陣列執行一或多個記憶體操作。
- 如請求項18之非暫時性電腦可讀儲存媒體,該等操作進一步包括:將用於組態該裝置之第一組態資料儲存於該記憶體陣列之該組態區塊之一基底暫存器中且將第二組態資料儲存於該裝置之對應於該記憶體陣列之一或多個記憶體區之一或多個額外暫存器中,該第二組態資料規定用於該一或多個記憶體區之一寫入保護方案。
- 如請求項18之非暫時性電腦可讀儲存媒體,其進一步包括:由該裝置之一感測器判定該裝置之一欠電壓條件;及由該裝置之一或多個控制器使用該組態區塊中之組態資料對該裝置實施一欠電壓鎖定。
- 如請求項17之非暫時性電腦可讀儲存媒體,其中該組態區塊經組態以經由該串列匯流排將裝置狀態資訊報告至另一裝置。
- 如請求項21之非暫時性電腦可讀儲存媒體,其中該裝置狀態指示一記憶體存取操作或錯誤校正操作之狀態。
- 如請求項18之非暫時性電腦可讀儲存媒體,其進一步包括:由該裝置之一寫入保護控制模組根據該組態區塊中之組態資料確證對該記憶體陣列之寫入保護。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/612,042 US9846672B2 (en) | 2015-02-02 | 2015-02-02 | Serial device with configuration mode for changing device behavior |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201643737A true TW201643737A (zh) | 2016-12-16 |
Family
ID=56410511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105103176A TW201643737A (zh) | 2015-02-02 | 2016-02-01 | 組態串列裝置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9846672B2 (zh) |
JP (1) | JP2016143422A (zh) |
CN (1) | CN105843766B (zh) |
DE (1) | DE102016201340B4 (zh) |
TW (1) | TW201643737A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9846672B2 (en) * | 2015-02-02 | 2017-12-19 | Atmel Corporation | Serial device with configuration mode for changing device behavior |
US10659054B2 (en) * | 2018-02-23 | 2020-05-19 | Nxp B.V. | Trusted monotonic counter using internal and external non-volatile memory |
CN110865959B (zh) * | 2018-08-27 | 2021-10-15 | 武汉杰开科技有限公司 | 一种用于唤醒i2c设备的方法及电路 |
KR20230041811A (ko) | 2020-08-04 | 2023-03-24 | 마이크로칩 테크놀로지 인코포레이티드 | 프로그래밍 가능 전압 잠금 보호, 및 관련 시스템, 방법 및 장치 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1498905B1 (en) * | 1998-02-26 | 2008-12-17 | STMicroelectronics S.r.l. | Operating voltage selection circuit for non-volatile semiconductor memories |
US6349345B1 (en) | 1999-01-29 | 2002-02-19 | Hewlett-Packard Company | Autoconfigurable device that provisionally configures itself as the primary or secondary peripheral device depending on if another peripheral device is present |
US6606670B1 (en) * | 2000-08-16 | 2003-08-12 | Microchip Technology Incorporated | Circuit serial programming of default configuration |
US6745270B1 (en) * | 2001-01-31 | 2004-06-01 | International Business Machines Corporation | Dynamically allocating I2C addresses using self bus switching device |
US6799233B1 (en) * | 2001-06-29 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Generalized I2C slave transmitter/receiver state machine |
US7043569B1 (en) | 2001-09-07 | 2006-05-09 | Chou Norman C | Method and system for configuring an interconnect device |
US7085863B2 (en) * | 2003-10-30 | 2006-08-01 | International Business Machines Corporation | I2C device including bus switches and programmable address |
TWI305617B (en) * | 2003-11-27 | 2009-01-21 | Hon Hai Prec Ind Co Ltd | Multi-channel inter integrated circuit and decode circuit therein |
WO2005106689A1 (en) * | 2004-04-29 | 2005-11-10 | Koninklijke Philips Electronics N.V. | Bus system for selectively controlling a plurality of identical slave circuits connected to the bus and method therefore |
US7484027B1 (en) * | 2004-09-20 | 2009-01-27 | Cypress Semiconductor Corporation | Apparatus and method for configurable device pins |
DE602006012302D1 (de) * | 2005-04-29 | 2010-04-01 | Nxp Bv | Dynamischer 12c-slave-einrichtungs-adressendecoder |
CN101208682B (zh) * | 2005-04-29 | 2011-10-05 | Nxp股份有限公司 | 具有锁存服务请求的从设备 |
US7587539B2 (en) * | 2006-04-25 | 2009-09-08 | Texas Instruments Incorporated | Methods of inter-integrated circuit addressing and devices for performing the same |
US7526584B2 (en) * | 2006-09-26 | 2009-04-28 | Evalue Technology Inc. | Method for setting up a serial communication port configuration |
GB2484524A (en) * | 2010-10-14 | 2012-04-18 | Powervation Ltd | Pin programming a power supply controller |
US8832328B2 (en) * | 2012-03-13 | 2014-09-09 | Qualcomm Incorporated | Data redirection for universal serial bus devices |
US8832343B2 (en) * | 2012-07-17 | 2014-09-09 | International Business Machines Corporation | Double density I2C system |
US8909841B2 (en) * | 2012-10-04 | 2014-12-09 | Linear Technology Corporation | Configurable serial interface |
KR101679466B1 (ko) * | 2013-05-13 | 2016-11-24 | 엘에스산전 주식회사 | 프로피버스 dp의 네트워크 설정장치 |
US9720872B2 (en) * | 2013-10-10 | 2017-08-01 | Qorvo Us, Inc. | Auto-configuration of devices based upon configuration of serial input pins and supply |
US9852090B2 (en) * | 2013-12-11 | 2017-12-26 | Adesto Technologies Corporation | Serial memory device alert of an external host to completion of an internally self-timed operation |
US9846672B2 (en) * | 2015-02-02 | 2017-12-19 | Atmel Corporation | Serial device with configuration mode for changing device behavior |
-
2015
- 2015-02-02 US US14/612,042 patent/US9846672B2/en active Active
-
2016
- 2016-01-29 JP JP2016015928A patent/JP2016143422A/ja not_active Abandoned
- 2016-01-29 DE DE102016201340.8A patent/DE102016201340B4/de active Active
- 2016-02-01 TW TW105103176A patent/TW201643737A/zh unknown
- 2016-02-01 CN CN201610069052.3A patent/CN105843766B/zh active Active
-
2017
- 2017-12-18 US US15/846,122 patent/US10387361B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105843766A (zh) | 2016-08-10 |
DE102016201340A1 (de) | 2016-08-04 |
US10387361B2 (en) | 2019-08-20 |
DE102016201340B4 (de) | 2023-09-21 |
CN105843766B (zh) | 2020-10-27 |
US20160224505A1 (en) | 2016-08-04 |
US9846672B2 (en) | 2017-12-19 |
JP2016143422A (ja) | 2016-08-08 |
US20180173669A1 (en) | 2018-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8316174B2 (en) | Microcontroller based flash memory digital controller system | |
TWI684868B (zh) | 記憶體控制器及其操作方法以及記憶體系統之控制方法 | |
US7516371B2 (en) | ECC control apparatus | |
US9971647B2 (en) | Apparatus and method for programming ECC-enabled NAND flash memory | |
US10846008B2 (en) | Apparatuses and methods for single level cell caching | |
US8599621B2 (en) | E/P durability by using a sub-range of a full programming range | |
TWI639086B (zh) | 具有可中斷指令序列的記憶體及其操作方法 | |
US20080244369A1 (en) | Register read mechanism | |
US10866736B2 (en) | Memory controller and data processing circuit with improved system efficiency | |
US10387361B2 (en) | Serial device with configuration mode for changing device behavior | |
US9507710B2 (en) | Command execution using existing address information | |
US10191533B2 (en) | Method of enabling sleep mode, memory control circuit unit and storage apparatus | |
WO2022143991A1 (zh) | 一种多次编程电子熔丝装置 | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
CN116560902A (zh) | 处理系统、相关集成电路和方法 | |
TWI494944B (zh) | 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置 | |
US10254994B2 (en) | Methods for migrating data to avoid read disturbance and apparatuses using the same | |
CN109147847B (zh) | 半导体装置和闪存存储器控制方法 | |
US9652378B2 (en) | Writing method, memory controller and memory storage device | |
US11550494B2 (en) | Method to support high reliability multiple times program non-volatile configuration setting | |
US20230251926A1 (en) | Processing system, related integrated circuit and method | |
JP2008176606A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |