KR100609669B1 - 감지 시간 제어 장치 및 방법 - Google Patents
감지 시간 제어 장치 및 방법 Download PDFInfo
- Publication number
- KR100609669B1 KR100609669B1 KR1020000041281A KR20000041281A KR100609669B1 KR 100609669 B1 KR100609669 B1 KR 100609669B1 KR 1020000041281 A KR1020000041281 A KR 1020000041281A KR 20000041281 A KR20000041281 A KR 20000041281A KR 100609669 B1 KR100609669 B1 KR 100609669B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- delete delete
- contents
- page buffer
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000000872 buffer Substances 0.000 claims abstract description 112
- 238000001514 detection method Methods 0.000 claims abstract 2
- 238000012795 verification Methods 0.000 claims description 6
- 230000000977 initiatory effect Effects 0.000 claims 4
- 230000001172 regenerating effect Effects 0.000 claims 1
- 230000008672 reprogramming Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Landscapes
- Read Only Memory (AREA)
Abstract
Description
Claims (36)
- 프로그램 검증 동작을 실행하는 방법에 있어서,NAND형 플래시 메모리의 메모리 셀블록 내의 페이지에 대응하는 기준 메모리 셀을 프로그래밍하는 단계 - 상기 메모리 셀 블록은 복수개의 페이지를 포함하며, 하나의 기준 메모리 셀은 각각의 페이지에 대해서 제공된다 - 와;상기 프로그램된 기준 메모리 셀과 동일한 페이지 상에 메모리 셀을 프로그래밍하는 단계와;상기 기준 메모리 셀의 내용을 사용하여 설정 신호를 생성하는 단계와;상기 설정 신호를 사용하여 상기 메모리 셀의 상기 프로그램 검증 동작을 개시하는 단계를 포함하는 프로그램 검증 동작의 실행 방법.
- 제1항에 있어서, 상기 프로그램된 기준 메모리 셀은 負(부)로 대전된 상태로 프로그램되는 것인 프로그램 검증 동작의 실행 방법.
- 제1항에 있어서, 상기 프로그램된 기준 메모리 셀에는 기준 페이지 버퍼가 결합되고, 상기 메모리 셀에는 데이터 페이지 버퍼가 결합되며, 상기 기준 페이지 버퍼는 상기 기준 메모리 셀의 내용을 판독하여 저장하는 데 사용되고, 상기 데이터 페이지 버퍼는 상기 프로그램된 메모리 셀의 내용을 판독하여 저장하는 데 사용되는 것인 프로그램 검증 동작의 실행 방법.
- 제3항에 있어서, 상기 프로그램된 기준 메모리 셀의 내용을 사용하여 설정 신호를 생성하는 단계는, 상기 프로그램된 기준 메모리 셀의 내용을 상기 기준 페이지 버퍼의 내용으로서 저장하기 위하여 설정 개시 신호를 상기 기준 페이지 버퍼에 공급하는 단계와 상기 기준 페이지 버퍼의 내용을 상기 설정 신호로서 출력하는 단계를 포함하는 것인 프로그램 검증 동작의 실행 방법.
- 제3항에 있어서, 상기 설정 신호를 사용하여 상기 메모리 셀의 프로그램 검증 동작을 개시하는 단계는, 상기 메모리 셀의 내용을 상기 데이터 페이지 버퍼의 내용으로서 저장하기 위하여 상기 설정 신호를 상기 데이터 페이지 버퍼에 공급하는 단계를 포함하는 것인 프로그램 검증 동작의 실행 방법.
- 제5항에 있어서, 상기 데이터 페이지 버퍼의 내용을 I/O 레지스터 및 버퍼의 대응하는 내용과 비교하는 단계를 더 포함하는 것인 프로그램 검증 동작의 실행 방법.
- 제6항에 있어서, 상기 데이터 페이지 버퍼의 내용이 상기 I/O 레지스터 및 버퍼의 대응하는 내용과 일치하지 않는 경우, 메모리 셀을 다시 프로그래밍하는 단계와, 상기 설정 신호를 상기 프로그램된 기준 메모리 셀의 내용으로 다시 생성하는 단계와, 상기 설정 신호를 사용하여 상기 메모리 셀의 다른 프로그램 검증 동작을 개시하는 단계를 더 포함하는 것인 프로그램 검증 동작의 실행 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 소거 검증 동작을 실행하는 방법에 있어서,NAND형 플래시 메모리의 메모리 셀블록 내의 페이지에 대응하는 기준 메모리 셀을 프로그래밍하는 단계 - 상기 메모리 셀 블록은 복수개의 페이지를 포함하며, 하나의 기준 메모리 셀은 각각의 페이지에 대해서 제공된다 - 와;상기 프로그램된 기준 메모리 셀과 동일한 페이지 상에서 메모리 셀을 소거하는 단계와;상기 기준 메모리 셀의 내용을 사용하여 설정 신호를 생성하는 단계와;상기 설정 신호를 사용하여 상기 메모리 셀의 상기 소거 검증 동작을 개시하는 단계를 포함하는 소거 검증 동작의 실행 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- NAND형 플래시 메모리에서 사용하기 위한 감지 시간 제어 회로에 있어서,기준 메모리 셀의 내용을 공급받고 설정 개시 신호를 수신하여 NAND형 플래시 메모리내의 메모리 셀 블럭의 페이지에 공급된 하나의 기준 메모리 셀의 내용을 사용하여 설정 신호를 생성하는 기준 페이지 버퍼와;상기 설정 신호를 수신하여 상기 하나의 기준 메모리 셀과 동일한 페이지의 복수개의 메모리 셀의 내용을 저장하고, 각각 상기 복수개의 메모리 셀 중의 관련된 각각의 메모리 셀의 내용을 저장하는 복수개의 데이터 페이지 버퍼를 포함하는 감지 시간 제어 회로.
- 삭제
- 삭제
- NAND형 플래시 메모리 장치에 있어서,복수개의 메모리 셀의 로우 및 컬럼을 포함하는 메모리 셀 어레이와;상기 복수개의 메모리 셀의 로우를 선택하는 X-디코더와;상기 복수개의 메모리 셀의 컬럼을 선택하는 Y-디코더와;상기 복수개의 메모리 셀의 로우 및 컬럼을 판독 및 프로그래밍하는 데이터 레지스터 및 감지 증폭기 회로와;상기 데이터 레지스터 및 감지 증폭기 회로에 결합되어, NAND형 플래시 메모리 장치의 외부 인터페이스를 제공하는 I/O 레지스터 및 버퍼와;프로그램, 판독, 소거 전압을 X-디코더로 공급하는 고전압 회로와;제어 신호를 상기 데이터 레지스터 및 감지 증폭기 회로로 공급하는 상태 머신 회로와;디코드된 어드레스를 상기 X-디코더 및 Y-디코더로 공급하는 어드레스 레지스터를 포함하는 NAND형 플래시 메모리 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/468,422 US6304486B1 (en) | 1999-12-20 | 1999-12-20 | Sensing time control device and method |
US09/468,422 | 1999-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010069992A KR20010069992A (ko) | 2001-07-25 |
KR100609669B1 true KR100609669B1 (ko) | 2006-08-09 |
Family
ID=23859752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000041281A KR100609669B1 (ko) | 1999-12-20 | 2000-07-19 | 감지 시간 제어 장치 및 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6304486B1 (ko) |
JP (2) | JP2001176276A (ko) |
KR (1) | KR100609669B1 (ko) |
DE (1) | DE10037037B4 (ko) |
TW (1) | TW499679B (ko) |
Families Citing this family (93)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731538B2 (en) * | 2000-03-10 | 2004-05-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device including page latch circuit |
TW200302966A (en) * | 2002-01-29 | 2003-08-16 | Matsushita Electric Ind Co Ltd | Memory device, data processing method and data processing program |
US6621741B2 (en) * | 2002-01-30 | 2003-09-16 | Fujitsu Limited | System for programming verification |
KR100471167B1 (ko) * | 2002-05-13 | 2005-03-08 | 삼성전자주식회사 | 프로그램된 메모리 셀들을 검증하기 위한 페이지 버퍼를구비한 반도체 메모리 장치 |
US6735114B1 (en) * | 2003-02-04 | 2004-05-11 | Advanced Micro Devices, Inc. | Method of improving dynamic reference tracking for flash memory unit |
KR100550638B1 (ko) * | 2003-04-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 비트라인 센싱마진시간의 조절을 위한 테스트모드를 갖는메모리장치 |
DE10322723B3 (de) * | 2003-05-20 | 2004-10-14 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Behandeln eines Zustands eines Speichers |
DE602004010239T2 (de) * | 2004-05-20 | 2008-09-25 | Stmicroelectronics S.R.L., Agrate Brianza | Verbesserter Seitenspeicher für eine programmierbare Speichervorrichtung |
DE102004063641B4 (de) * | 2004-12-27 | 2011-12-08 | Infineon Technologies Ag | Nichtflüchtige Speichereinrichtung zum Speichern von Daten und Verfahren zum Löschen oder Programmieren derselben |
KR100694967B1 (ko) * | 2005-06-29 | 2007-03-14 | 주식회사 하이닉스반도체 | 프로그램 동작시 에러 발생 비율을 감소시키는 플래시메모리 장치 및 그 프로그램 동작 제어 방법 |
US7336538B2 (en) * | 2005-07-28 | 2008-02-26 | Stmicroelectronics S.R.L. | Page buffer circuit and method for multi-level NAND programmable memories |
DE602005006274T2 (de) * | 2005-07-28 | 2009-05-07 | Stmicroelectronics S.R.L., Agrate Brianza | NAND Flash Speicher mit Löschprüfung basierend auf einer kürzeren Verzögerung vor dem Sensing |
US7263004B2 (en) * | 2005-12-08 | 2007-08-28 | Elite Semiconductor Memory Technology Inc. | Method and apparatus for determining sensing timing of flash memory |
US7263006B2 (en) * | 2006-01-26 | 2007-08-28 | Micron Technology, Inc. | Memory block erasing in a flash memory device |
CN101042924B (zh) * | 2006-03-24 | 2010-05-12 | 晶豪科技股份有限公司 | 决定闪存元件感测时间的方法和装置 |
KR100769782B1 (ko) * | 2006-04-20 | 2007-10-24 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 |
CN103280239B (zh) | 2006-05-12 | 2016-04-06 | 苹果公司 | 存储设备中的失真估计和消除 |
US7697326B2 (en) | 2006-05-12 | 2010-04-13 | Anobit Technologies Ltd. | Reducing programming error in memory devices |
US8239735B2 (en) | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
KR101202537B1 (ko) | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
US7821826B2 (en) | 2006-10-30 | 2010-10-26 | Anobit Technologies, Ltd. | Memory cell readout using successive approximation |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7593263B2 (en) | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
KR100885912B1 (ko) * | 2007-01-23 | 2009-02-26 | 삼성전자주식회사 | 기입된 데이터 값에 기초하여 데이터를 선택적으로검증하는 데이터 검증 방법 및 반도체 메모리 장치 |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
KR100850516B1 (ko) | 2007-01-25 | 2008-08-05 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
US8369141B2 (en) | 2007-03-12 | 2013-02-05 | Apple Inc. | Adaptive estimation of memory cell read thresholds |
JP4911508B2 (ja) * | 2007-03-30 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
WO2009050703A2 (en) | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8270246B2 (en) | 2007-11-13 | 2012-09-18 | Apple Inc. | Optimized selection of memory chips in multi-chips memory devices |
KR100908562B1 (ko) * | 2007-11-29 | 2009-07-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 소거 방법 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
KR101448915B1 (ko) * | 2008-10-17 | 2014-10-14 | 삼성전자주식회사 | 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치 |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
JP5537366B2 (ja) * | 2009-10-01 | 2014-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8856614B2 (en) * | 2010-07-29 | 2014-10-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device detecting error |
US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8804424B2 (en) | 2011-08-25 | 2014-08-12 | Micron Technology, Inc. | Memory with three transistor memory cell device |
EP2755227B1 (en) | 2011-09-05 | 2017-07-12 | Nippon Telegraph And Telephone Corporation | Nitride semiconductor structure and method of preparing same |
KR20130092174A (ko) * | 2012-02-10 | 2013-08-20 | 에스케이하이닉스 주식회사 | 불휘발성 반도체 메모리 장치 및 이 장치의 데이터 센싱 방법 |
JP2019215945A (ja) | 2018-06-14 | 2019-12-19 | 富士通株式会社 | メモリ制御装置、情報処理装置、及びメモリ制御方法 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8923037D0 (en) * | 1989-10-12 | 1989-11-29 | Inmos Ltd | Timing control for a memory |
JPH0652695A (ja) * | 1992-07-31 | 1994-02-25 | Fujitsu Ltd | 半導体記憶装置 |
JPH06176568A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | 半導体記憶装置 |
JPH08190796A (ja) * | 1995-01-09 | 1996-07-23 | Mitsubishi Denki Semiconductor Software Kk | データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法 |
JP3542225B2 (ja) * | 1996-03-19 | 2004-07-14 | 株式会社日立製作所 | 半導体装置 |
JPH09320286A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 半導体記憶装置 |
WO1997050089A1 (en) * | 1996-06-24 | 1997-12-31 | Advanced Micro Devices, Inc. | A method for a multiple bits-per-cell flash eeprom with page mode program and read |
US5675537A (en) * | 1996-08-22 | 1997-10-07 | Advanced Micro Devices, Inc. | Erase method for page mode multiple bits-per-cell flash EEPROM |
KR100255957B1 (ko) * | 1997-07-29 | 2000-05-01 | 윤종용 | 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 구비한반도체 메모리 장치 |
US6046934A (en) * | 1999-01-12 | 2000-04-04 | Macronix International Co., Ltd. | Method and device for multi-level programming of a memory cell |
-
1999
- 1999-12-20 US US09/468,422 patent/US6304486B1/en not_active Expired - Lifetime
-
2000
- 2000-07-19 KR KR1020000041281A patent/KR100609669B1/ko active IP Right Grant
- 2000-07-27 DE DE10037037A patent/DE10037037B4/de not_active Expired - Fee Related
- 2000-11-07 JP JP2000339076A patent/JP2001176276A/ja active Pending
- 2000-12-30 TW TW089127227A patent/TW499679B/zh not_active IP Right Cessation
-
2009
- 2009-04-28 JP JP2009109864A patent/JP2009170098A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE10037037A1 (de) | 2001-06-21 |
KR20010069992A (ko) | 2001-07-25 |
JP2001176276A (ja) | 2001-06-29 |
TW499679B (en) | 2002-08-21 |
DE10037037B4 (de) | 2008-04-03 |
JP2009170098A (ja) | 2009-07-30 |
US6304486B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100609669B1 (ko) | 감지 시간 제어 장치 및 방법 | |
KR100284916B1 (ko) | 반도체 기억 장치 및 그 기입 제어 방법 | |
US7633804B2 (en) | Adjusting programming or erase voltage pulses in response to the number of programming or erase failures | |
USRE44978E1 (en) | Method of verifying programming of a nonvolatile memory device | |
JP2716906B2 (ja) | 不揮発性半導体記憶装置 | |
KR100496866B1 (ko) | 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법 | |
JP3898349B2 (ja) | 半導体記憶装置 | |
KR101098697B1 (ko) | 불휘발성 반도체 기억 시스템 | |
US9183937B2 (en) | Method and apparatus for the erase suspend operation | |
US6865112B2 (en) | Non-volatile semiconductor memory device in which one page is set for a plurality of memory cell arrays | |
JP2013125576A (ja) | 不揮発性半導体記憶装置 | |
JP3080744B2 (ja) | 電気的に書き込み一括消去可能な不揮発性半導体記憶装置 | |
JP2004171747A (ja) | フラッシュメモリセルのプログラム誤判定を防止し、均一のしきい値電圧の分布を有することができるフラッシュメモリ装置及びそのプログラム検証方法 | |
JP3708912B2 (ja) | 半導体集積回路装置 | |
JP2006024347A (ja) | ビットスキャニングプログラムを実行する不揮発性メモリ装置 | |
JPH1166874A (ja) | 不揮発性半導体記憶装置 | |
JP4672673B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2000048582A (ja) | 半導体記憶装置 | |
JP2013127827A (ja) | 不揮発性半導体記憶装置 | |
JPH10199263A (ja) | 不揮発性半導体記憶装置 | |
JPH10125081A (ja) | 不揮発性半導体メモリ | |
CN118072800A (zh) | 存储器装置和操作该存储器装置的方法 | |
JP2004134085A (ja) | システムと不揮発性メモリを有する装置 | |
JPH11283388A (ja) | 半導体不揮発性記憶装置およびその情報消去方法 | |
JPH11250677A (ja) | 半導体不揮発性記憶装置およびその情報消去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130705 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140716 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 13 |