CN210666857U - 一种忆阻器桥式触突的工作模式配置电路 - Google Patents

一种忆阻器桥式触突的工作模式配置电路 Download PDF

Info

Publication number
CN210666857U
CN210666857U CN201921836645.3U CN201921836645U CN210666857U CN 210666857 U CN210666857 U CN 210666857U CN 201921836645 U CN201921836645 U CN 201921836645U CN 210666857 U CN210666857 U CN 210666857U
Authority
CN
China
Prior art keywords
mos transistor
memristor
transistor switch
mode configuration
bridge type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921836645.3U
Other languages
English (en)
Inventor
徐卫林
胡斯哲
许新愉
杨文琛
韦家锐
莫新锋
温剑钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201921836645.3U priority Critical patent/CN210666857U/zh
Application granted granted Critical
Publication of CN210666857U publication Critical patent/CN210666857U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开一种忆阻器桥式触突的工作模式配置电路，包括4个忆阻器M1、M2、M3和M4，初始化MOS晶体管开关SWINIT，2个接地MOS晶体管开关SWGA和SWGB，权重编程控制MOS晶体管开关SWP，以及信号处理控制MOS晶体管开关SWIN。本实用新型的桥式触突两支路均通过MOS晶体管接地，在权重编程阶段和信号处理阶段两个支路对地电位相等，使得电路更加稳定，消除了工作模式配置电路本身带来的误差。将带有该工作模式配置电路的忆阻器桥式触突应用到神经网络后，两个支路的接地MOS晶体管可以实现共享，在提升神经网络判决精度的同时并不显著增加芯片面积。

Description

一种忆阻器桥式触突的工作模式配置电路
技术领域
本实用新型涉及集成电路技术领域，具体涉及一种忆阻器桥式触突的工作模式配置电路。
背景技术
忆阻器作为电阻，电容和电感之后的第四种基本元件，可以通过电荷和磁通链来界定其非线性关系。忆阻器在模拟与数字电路，阻性存储器，特别是神经网络硬件方面是一种非常有前景器件。由于忆阻器具有记忆功能，可以高密度集成以及能耗极低，因此相比传统的CMOS，忆阻器充当神经网络硬件的触突具有芯片面积和能耗的巨大优势，特别是人工智能与大数据处理领域。忆阻器桥式触突能够非常方便地实现零，负或正的权重值，并有利于减小单个忆阻器非线性影响，连接方式灵活，因而是一种非常受欢迎的触突架构。
但是，传统的忆阻器桥式触突的两个支路的工作模式配置电路往往只使得一个支路直接接地，另外一个支路通过MOS晶体管接地，这样配置的初衷是便于忆阻器桥式触突的初始化。在初始化阶段，这个MOS晶体管是断开的，而在忆阻器桥式触突的权重编程阶段和信号处理阶段MOS晶体管是导通的，以使得两个支路均接地。但是这样的配置使得两个支路在权重编程阶段和信号处理阶段对地电位并不相等，从而使得桥式触突的输出产生误差，降低最终神经网络的判决精度。
实用新型内容
本实用新型所要解决的是传统的忆阻器桥式触突工作模式配置电路在权重编程阶段和信号处理阶段两个支路对地电位不相等而带来的输出误差问题，提供一种忆阻器桥式触突的工作模式配置电路。
为解决上述问题，本实用新型是通过以下技术方案实现的：
一种忆阻器桥式触突的工作模式配置电路，包括4个忆阻器M1、M2、M3和M4，初始化MOS晶体管开关SWINIT，2个接地MOS晶体管开关SWGA和SWGB，权重编程控制MOS晶体管开关SWP，以及信号处理控制MOS晶体管开关SWIN；初始化MOS晶体管开关SWINIT的一端接初始化信号VINIT，另一端接忆阻器M2的正极；接地MOS晶体管开关SWGA一端接地，另一端接忆阻器M4的负极；接地MOS晶体管开关SWGB一端接地，另一端接忆阻器M2的正极；权重编程控制MOS晶体管开关SWP一端接权重编程信号输入端P，另一端接忆阻器M3的负极和忆阻器M1的正极；信号处理控制MOS晶体管开关SWIN一端接信号输入VIN，另一端接忆阻器M3的负极和忆阻器M1的正极；忆阻器M3的正极和忆阻器M4的正极共同连接到差分输出端A，忆阻器M1的负极和忆阻器M2的负极共同连接到差分输出端B。
在初始化配置模式下，初始化MOS晶体管开关SWINIT和接地MOS晶体管开关SWGA闭合；接地MOS晶体管开关SWGB、权重编程控制MOS晶体管开关SWP和信号处理控制MOS晶体管开关SWIN断开。
在权重编程模式下，接地MOS晶体管开关SWGA、接地MOS晶体管开关SWGB和权重编程控制MOS晶体管开关SWP闭合；初始化MOS晶体管开关SWINIT和信号处理控制MOS晶体管开关SWIN断开。
在信号处理模式下，接地MOS晶体管开关SWGA、接地MOS晶体管开关SWGB和信号处理控制MOS晶体管开关SWIN闭合；初始化MOS晶体管开关SWINIT和权重编程控制MOS晶体管开关SWP断开。
与现有技术相比，本实用新型具有如下特点：
1、桥式触突两支路均通过MOS晶体管接地，在权重编程阶段和信号处理阶段两个支路对地电位相等，使得电路更加稳定，消除了工作模式配置电路本身带来的误差。
2、将带有该工作模式配置电路的忆阻器桥式触突应用到神经网络后，两个支路的接地MOS晶体管可以实现共享，在提升神经网络判决精度的同时并不显著增加芯片面积。
附图说明
图1为忆阻器桥式触突的工作模式配置电路的原理图。
图2为忆阻器桥式触突的工作模式配置电路的初始化模式的原理图。
图3为忆阻器桥式触突的工作模式配置电路的权重编程模式的原理图。
图4为忆阻器桥式触突的工作模式配置电路的信号处理模式的原理图。
图5为忆阻器桥式触突的工作模式配置电路的时序图。
图6为忆阻器桥式触突的工作模式配置电路的神经网络阵列应用示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本实用新型进一步详细说明。
一种忆阻器桥式触突的工作模式配置电路，如图1所示，除了包括桥式触突的四个忆阻器M1、M2、M3和M4外，还包括初始化MOS晶体管开关SWINIT，两支路接地MOS晶体管开关SWGA和SWGB，权重编程控制MOS晶体管开关SWP，信号处理控制MOS晶体管开关SWIN。初始化MOS晶体管开关SWINIT的一端接初始化信号VINIT，另一端接忆阻器M2的正极。接地MOS晶体管开关SWGA一端接地，另一端接忆阻器M4的负极。接地MOS晶体管开关SWGB一端接地，另一端接忆阻器M2的正极。权重编程控制MOS晶体管开关SWP一端接权重编程信号输入端P，另一端接忆阻器M3的负极和M1的正极。信号处理控制MOS晶体管开关SWIN一端接信号输入VIN，另一端接忆阻器M3的负极和M1的正极。M3的正极和M4的正极共同连接到差分输出端A，M1的负极和M2的负极共同连接到差分输出端B。
本实用新型的工作原理为：
由于忆阻器具有非线性的记忆特性，为了确定忆阻器的工作状态，首先需要进行初始化配置，如图2所示。在初始化模式下，初始化MOS晶体管开关SWINIT和接地MOS晶体管开关SWGA闭合；接地MOS晶体管开关SWGB、权重编程控制MOS晶体管开关SWP和信号处理控制MOS晶体管开关SWIN断开。初始化直流高电平从VINIT输入，由于忆阻器的工艺种类繁多，因此初始化的时间取决于实际的忆阻器制作材料，以便于将忆阻器阻值推向极值状态。但是通常忆阻器的极值状态非线性比较严重，因此为了降低神经网络应用时的误差，往往在初始化高电平结束之后，施加一个反极性电平以将忆阻器权重移动到线性区。
初始化模式结束后，进行忆阻器权重编程模式，如图3所示。在权重编程模式下，接地MOS晶体管开关SWGA、接地MOS晶体管开关SWGB和权重编程控制MOS晶体管开关SWP闭合；初始化MOS晶体管开关SWINIT和信号处理控制MOS晶体管开关SWIN断开。编程脉冲从P端输入，编程脉冲的脉冲数取决于具体应用该忆阻器桥式触突的工作模式配置电路的神经网络算法，脉冲数由权重编程控制MOS晶体管开关SWP闭合时间来决定。
忆阻器权重编程模式结束后，进入信号处理模式，如图4所示。在信号处理模式下，接地MOS晶体管开关SWGA、接地MOS晶体管开关SWGB和信号处理控制MOS晶体管开关SWIN闭合；初始化MOS晶体管开关SWINIT和权重编程控制MOS晶体管开关SWP断开。信号由输入端VIN输入，输入信号VIN乘以权重编程模式下的桥式触突的权重值，即从桥式触突的差分输出端A和差分输出端B获得桥式触突的输出VA-VB。
以上工作模式配置可以通过图5来具体体现，图5展示了各个开关和输入信号的时序关系。
为了进一步验证本实用新型的先进性，可以将该忆阻器桥式触突的工作模式配置电路应用到m×n神经网络阵列中去，如图6所示，在m×n神经网络阵列中，每个忆阻器桥式触突的工作模式配置电路需各自独立配备一个权重编程控制MOS晶体管开关SWP和一个信号处理控制MOS晶体管开关SWIN，而所有忆阻器桥式触突的工作模式配置电路可以共用同一个初始化MOS晶体管开关SWINIT，同一个接地MOS晶体管开关SWGA和同一个接地MOS晶体管开关SWGB。可见利用本实用新型所构建的m×n神经网络阵列中，仅需要2×m×n+3个MOS晶体管开关，虽然对比传统的需要2×m×n+2个MOS晶体管开关，需要增加一个MOS晶体管开关，但对大规模神经网络触突阵列，这一增加的MOS晶体管开关的面积开销增量完全可以忽略，却可以使得忆阻器桥式触突的权重编程和信号处理阶段，两支路获得了相等的对地工作电平，有利于减小桥式触突工作模式配置电路本身带来的误差，从而有利于提高神经网络的判决精度。
本实用新型提出一种忆阻器桥式触突的工作模式配置电路，桥式触突两支路均通过MOS晶体管接地，在权重编程阶段和信号处理阶段两个支路对地电位相等，使得电路更加稳定，消除了工作模式配置电路本身带来的误差。将带有该工作模式配置电路的忆阻器桥式触突应用到神经网络后，两个支路的接地MOS晶体管可以实现共享，在提升神经网络判决精度的同时并不显著增加芯片面积。
需要说明的是，尽管以上本实用新型所述的实施例是说明性的，但这并非是对本实用新型的限制，因此本实用新型并不局限于上述具体实施方式中。在不脱离本实用新型原理的情况下，凡是本领域技术人员在本实用新型的启示下获得的其它实施方式，均视为在本实用新型的保护之内。

Claims (1)

1.一种忆阻器桥式触突的工作模式配置电路，包括4个忆阻器M1、M2、M3和M4，其特征是，还进一步包括初始化MOS晶体管开关SWINIT，2个接地MOS晶体管开关SWGA和SWGB，权重编程控制MOS晶体管开关SWP，以及信号处理控制MOS晶体管开关SWIN；
初始化MOS晶体管开关SWINIT的一端接初始化信号VINIT，另一端接忆阻器M2的正极；
接地MOS晶体管开关SWGA一端接地，另一端接忆阻器M4的负极；接地MOS晶体管开关SWGB一端接地，另一端接忆阻器M2的正极；
权重编程控制MOS晶体管开关SWP一端接权重编程信号输入端P，另一端接忆阻器M3的负极和忆阻器M1的正极；
信号处理控制MOS晶体管开关SWIN一端接信号输入VIN，另一端接忆阻器M3的负极和忆阻器M1的正极；
忆阻器M3的正极和忆阻器M4的正极共同连接到差分输出端A，忆阻器M1的负极和忆阻器M2的负极共同连接到差分输出端B。
CN201921836645.3U 2019-10-29 2019-10-29 一种忆阻器桥式触突的工作模式配置电路 Active CN210666857U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921836645.3U CN210666857U (zh) 2019-10-29 2019-10-29 一种忆阻器桥式触突的工作模式配置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921836645.3U CN210666857U (zh) 2019-10-29 2019-10-29 一种忆阻器桥式触突的工作模式配置电路

Publications (1)

Publication Number Publication Date
CN210666857U true CN210666857U (zh) 2020-06-02

Family

ID=70812930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921836645.3U Active CN210666857U (zh) 2019-10-29 2019-10-29 一种忆阻器桥式触突的工作模式配置电路

Country Status (1)

Country Link
CN (1) CN210666857U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071346A (zh) * 2020-09-07 2020-12-11 湖南大学 基于忆阻器簇的3d交叉阵列结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071346A (zh) * 2020-09-07 2020-12-11 湖南大学 基于忆阻器簇的3d交叉阵列结构

Similar Documents

Publication Publication Date Title
CN108092658B (zh) 一种逻辑电路操作方法
EP0060026B1 (en) Gain stage with operational amplifier and switched capacitor resistor equivalent circuit
US10949032B2 (en) Circuit, touch chip, and electronic device for capacitance detection
KR20180115773A (ko) 멤리스터 기반 논리 게이트
US4305009A (en) Low power consumption high speed transistor circuit comprising a complementary circuit
CN105356876B (zh) 基于忆阻器的逻辑门电路
CN210666857U (zh) 一种忆阻器桥式触突的工作模式配置电路
CN101587753A (zh) 一种模拟信号采样电路以及一种开关电容电路
US3461312A (en) Signal storage circuit utilizing charge storage characteristics of field-effect transistor
CN106301284A (zh) 一种基于忆阻器的带宽可调的滤波电路及其操作方法
US4535257A (en) Comparator circuit
CN107896308B (zh) 脉冲阵列式仿视网膜图像传感器
US3406346A (en) Shift register system
JPS5827915B2 (ja) リセット回路
CN114298297A (zh) 存内计算装置、芯片及电子设备
CN106297726B (zh) 采样保持电路、放电控制方法和显示装置
CN108111146A (zh) 有源滤波器的时间常数的自动校准电路
US4114055A (en) Unbalanced sense circuit
CN110619108B (zh) 一种基于铁电存储器的神经网络电路及其控制方法
US4589097A (en) Non-volatile memory circuit having a common write and erase terminal
CN110690892B (zh) 一种基于忆阻器的立方根逻辑电路
US5093581A (en) Circuitry for generating pulses of variable widths from binary input data
CN103746697B (zh) 模数转换电路
Gao et al. Memristor-based logic gate circuit
JP2871902B2 (ja) 電流セル回路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant