CN103746697B - 模数转换电路 - Google Patents

Abstract

本发明涉及模数转换电路，包括至少两个并行的模数转换单元，在各模数转换单元中均有：栅极连接输入电压的NMOS管，NMOS管的源极和漏极分别连接到第一电容的两端，其中源极接地，漏极通过第一PMOS管的漏极和源极接电源，第一PMOS管的栅极接时钟电路，NMOS管的漏极和第一PMOS管的漏极一并通过第一反向器连接第二PMOS管的栅极，第二PMOS管的源极接电源，漏极通过电阻和第一开关，经并联且一端接地的第二开关和第二电容后输出，第一开关和第二开关受时钟电路控制且开/闭时机相反。本发明整体结构简单，适合单端电路，并且无需内部基准和非交叠时钟，能够很好的适用于极低功耗的应用，并且不需要运算放大器，适合纳米级工艺，能够很好的适合高速模数转换的应用。

Description

模数转换电路

技术领域

本发明涉及电子电路，具体的讲是模数转换电路。

背景技术

当今世界是一个高度信息化的社会，日新月异的数字通信技术推动社会高速发展，利用数字信号处理系统进行信息处理已经成为普遍的选择，但是现实世界中的各种实物和信号均是模拟的，因此需要利用模数转换器完成模拟信号到数字信号的转换。

模数转换器(ADC)最重要的参数是转换的精度与转换速率，通常用输出的数字信号的二进制位数的多少表示精度，用每秒转换的次数来表示速率。转换器能够准确输出的数字信号的位数越多，表示转换器能够分辨输入信号的能力越强，转换器的性能也就越好。模数转换器分辨率越高(位数越多)，需要转换的时间就越长，转换速率就越低。因此的分辨率和转换速率两者总是相互制约的。为满足现代高新技术领域的需求，在发展中需要同时兼顾高速和高分辨率，在此基础上，还要考虑功耗、体积、与计算机及通信网络的兼容性、接口配置等问题，这样就使得结构错综复杂。

自七十年代中期以来，随着结构与工艺的不断突破，模数转换器的性能得到了较大改善，其中包括高转换速率、高分辨率、低失真以及开关电容输入结构、单电源工作等。高精度高速度的A/D转换器在军事、太空、医疗等尖端领域有着至关重要的地位。但是近年来随着制造工艺的不断发展和对电路低功耗性能的追求，集成电路的供电电压逐步降低，这使得以电压信号为变量的设计变得越来越困难。

最近，一些研究开始转向基于时间的模数转换器。基于时间模数转换器将模拟电压通过调制系统，变成纯粹的数字信号，然后对数字信号进行处理。但是基于时间模数转换器目前仍具有系统结构比较复杂、精度不高等问题，也不能适应当前对应模式转换器的需求。因此，基于时间的模数转换器也需要进一步降低功耗，进一步提高精度和速度。

发明内容

本发明提供了一种模数转换电路，可以进行高速率、低功耗的数模转换，以适应目前的应用趋势。

本发明的模数转换电路，包括：至少两个并行的模数转换单元，在各模数转换单元中均有：栅极连接输入电压的NMOS管，NMOS管的源极和漏极分别连接到第一电容的两端，其中源极接地，漏极通过第一PMOS管的漏极和源极接电源，第一PMOS管的栅极接时钟电路，NMOS管的漏极和第一PMOS管的漏极一并通过第一反向器连接第二PMOS管的栅极，第二PMOS 管的源极接电源，漏极通过电阻和第一开关，经并联且一端接地的第二开关和第二电容后输出，第一开关和第二开关受时钟电路控制且开/闭时机相反。

在第一PMOS管导通时将第一电容充电至电源电压，连接于第一电容两端的NMOS管为第一电容提供放电通路，放电电流的大小由输入电压及NMOS管的尺寸决定，适当调节各模数转换单元中NMOS管的尺寸可以得到合适的电容充放电时间。第一反相器具有一定的翻转电压，第一电容放电至第一反向器的翻转电压时，第一反相器翻转。第一反相器的输出端与第二PMOS管的栅端相连接，当第一反向器翻转为低电平时第二PMOS管导通。第二电容的充放电由第二PMOS管、电阻及第一开关和第二开关决定。当第二PMOS管导通，第一开关闭合，第二开关断开的情况下，第二电容充电，充电时间由第二PMOS管和第一开关共同决定。电阻和第二电容的大小决定充电的速度。第二开关并联在第二电容的两端，提供了第二电容的放电通路。输出端输出的高低电平决定模数转换的编码。

进一步的，所述的时钟电路包括反向器和与门，反向器的输入端控制所述的第二开关，输出端连接与门的一个输入端，与门的另一输入端连接时钟信号，与门输出端控制所述的第一开关。

优选的，信号经所述并联且一端接地的第二开关和第二电容后，再经缓冲单元后输出。通过缓冲单元对输出信号进行缓冲和延时，同时也有利于后续对电路的扩展。

具体的，所述的缓冲单元为两个串联的反向器。适当调节电阻和第二电容的大小，使得第二电容的充电时间为一固定值时达到与之连接的反相器的翻转电压。

可选的，各模数转换单元中NMOS管的尺寸大小不同，通过合适的NOMS管尺寸，使各模数转换单元的第一电容具有合适的充放电时间。

具体的，所述的第一开关和第二开关均为电控开关。

本发明模数转换电路，整体结构简单，适合单端电路，并且无需内部基准和非交叠时钟，能够很好的适用于极低功耗的应用，并且不需要运算放大器，适合纳米级工艺，能够很好的适合高速模数转换的应用。

以下结合实施例的具体实施方式，对本发明的上述内容再作进一步的详细说明。但不应将此理解为本发明上述主题的范围仅限于以下的实例。在不脱离本发明上述技术思想情况下，根据本领域普通技术知识和惯用手段做出的各种替换或变更，均应包括在本发明的范围内。

附图说明

图1为本发明模数转换电路的示意图。

图2为图1中单个模数转换单元的电路图。

图3为图1的时钟电路脉冲信号示意图。

具体实施方式

如图1所示本发明的模数转换电路，是一个具体的2位的模数转换器电路，包括：三个并行的模数转换单元，分别为第一模数转换单元100，第二模数转换单元200和第三模数转换单元300，各模数转换单元的结构相同。还具有一个时钟电路400，在时钟电路400中包括反向器401和与门402，反向器401的输入端为第二脉冲信号S2’，输出端连接与门402的一个输入端，与门402的另一输入端连接时钟信号CLK，与门402输出端为第一脉冲信号S1’。

如图2所示，以第一模数转换单元100为例，其中具有：栅极连接输入电压VIN的NMOS管101，NMOS管101的源极和漏极分别连接到第一电容102的两端，其中源极接地，漏极通过第一PMOS管103的漏极和源极接电源VDD，第一PMOS管103的栅极接时钟电路400的时钟信号CLK，NMOS管101的漏极和第一PMOS管103的漏极一并通过第一反向器104连接第二PMOS管105的栅极，第二PMOS管105的源极接电源VDD，漏极通过电阻106和第一开关S1，经并联且一端接地的第二开关S2和第二电容107后，通过两个串联的反向器108、109输出，第一开关S1和第二开关S2受时钟电路400的时钟信号CLK控制且开/闭时机相反。在时钟电路400中的反向器401的输入端第二脉冲信号S2’控制所述的第二开关S2，与门402输出端的第一脉冲信号S1’控制所述的第一开关S1。其中第一开关S1和第二开关S2均为电控开关。

当时钟电路和第一模数转换单元的时钟信号CLK为低电平时，第一PMOS管103导通，A点充电至电源电压V_DD，通过第一反相器104输出低电压，此时第二PMOS管105导通，C点升为高电压，由于第一开关S1断开，D点保持初始低电压状态。输入电压VIN，当时钟信号CLK由低电平变为高电平且第一脉冲信号S1’信号也由低电平变为高电平时，第一开关S1闭合，第二电容107开始充电，D点电压升高。第一PMOS管103关断，第一电容102对NMOS管101放电，在输入电压VIN作用下NMOS管101工作于饱和区，第一电容102具有一定的放电电流，A点电压不断下降，当A点电压下降到第一反相器104的反转电压V_TRAN时，B点变为高电平，此时第二PMOS管105关断，第二电容107充电终止。以时钟信号CLK周期10ns为例，第一脉冲信号S1’为占空比1/4，脉宽5ns的信号。第一开关S1在第一脉冲信号S1’为高电平时闭合接通，低电平时断开截止。无论第一电容102对NMOS管101放电至第一反相器104翻转电压时间，即第二PMOS管105导通时间有多长，第二电容107充电时间最长为5ns。第二电容107的电压u_c与充电时间的关系如下：C2表示第二电容107的容量，R为电阻106的阻值。

通过调节电阻106的阻值和第二电容107的容值，实现当电源电压V_DD对第二电容107充电5ns时达反相器108的翻转电压，因此当模数转换单元在第二电容107充电达5ns时，输出高电平，充电时间小于5ns的输出低电平。现计算第一电容102对NMOS管101放电至第一反相器104翻转电压的时间：

由电容上电荷守恒定律，可以得到：

Q为电荷量。

第一电容102(以C1表示)初始电压为VDD，所带电荷Q₀＝VDD×C1，放电至V_TRAN时电荷Q_t＝V_TRAN×C1，NMOS管101处于饱和区，第一电容102放电电流为：

$I=\frac{W}{2L}\·K_N\·{(VIN-V_t)}^2$

在NMOS管101尺寸确定的情况下，通过NMOS管101的电流的大小仅取决于输入电压VIN的大小。

联合上面两个公式可以得到：

$t=\frac{C_1\·(V_{DD}-V_{TRAN})}{\frac{W}{2L}\·K_N\·{(VIN-V_t)}^2}$

当t＜5ns时，第二PMOS管105在第一开关S1断开之前先关断，第二电容107的充电时间即时间t，由于第二电容107未充电到反相器的翻转电压，数模转换单元输出低电平；当t＞5ns时，尽管第二PMOS管105开启但第一开关S1在t＝5ns时刻断开，第二电容107充电时间为5ns，恰好达到反相器108的翻转电压，数模转换单元输出高电平。

本发明提出的模数转换电路是利用一系列并行的模数转换单元实现的。在本实施例中是2位模数转换电路包括三个模数转换单元。假定输入电压摆幅为0到V_APP，本实施例实现了对电压范围0～V_APP的两位模数转换。三个模数转换单元具有相同的工作原理，结构上的差别在于连接VIN的NOMS管101的尺寸不同。当输入一定的电压VIN时，各模数转换单元中第一电容的放电电流不同，放电时间t各不相同，通过各第一电容对相应的NMOS管放电时间控制电源电压V_DD对各第二电容的充电时间，进而决定连接输出端的反相器是否翻转，输出端会得到不同的高低电平。通过调节第一NMOS管的尺寸，使得输入电压VIN为1/4

V_APP时，第一模数转换单元100中第一电容102对NMOS管101的放电时间恰好为5ns。因此输入电压VIN小于1/4

V_APP时，第一模数转换单元100的第一电容102对NMOS管101的放电时间大于5ns，第二电容107充电5ns，输出高电平；反之输入电压VIN大于1/4

V_APP，输出低电平。同理可以使得第二模数转换单元200在输入电压VIN为2/4

V_APP时，对应的第一电容对NMOS管放电时间恰好为5ns，第三数转换单元300在输入电压VIN为3/4

V_APP时，对应的第一电容对NMOS管放电时间恰好为5ns。设各模数转换单元中NMOS管宽度分别为W1、W2、W3，则有：

$T_1=\frac{C_1\·(V_{DD}-V_{TRAN})}{\frac{W_1}{2L}\·K_N\·{(\frac{1}{4}{V}_{APP}-V_t)}^2}=5ns$

$T_2=\frac{C_1\·(V_{DD}-V_{TRAN})}{\frac{W_2}{2L}\·K_N\·{(\frac{2}{4}{V}_{APP}-V_t)}^2}=5ns$

$T_3=\frac{C_1\·(V_{DD}-V_{TRAN})}{\frac{W_3}{2L}\·K_N\·{(\frac{3}{4}{V}_{APP}-V_t)}^2}=5ns$

将高电平记为1，低电平记为0，最终实现如下模数转换：

$VIN\≤\frac{1}{4}{V}_{APP}\→111$

$\frac{1}{4}{V}_{APP}<VIN\&le;\frac{2}{4}{V}_{APP}\&RightArrow;011$

$\frac{2}{4}{V}_{APP}<VIN\&le;\frac{3}{4}{V}_{APP}\&RightArrow;001$

$\frac{3}{4}{V}_{APP}<VIN\&le;V_{APP}\&RightArrow;000$

根据上述结构和原理的时钟信号如图3所示，每两个时钟周期实现一次模数转换。时钟信号CLK在第一个时钟周期高电平期间对各第二电容充电，第一个高电平下跳沿反相器108开始读取数据。当时钟信号CLK第二个时钟周期的高电平到来时，第一开关S1断开不会对第二电容充电，同时第二开关S2开启，第二电容放电，复位为不带电荷状态，D点变为低电压。

需要注意的是连接输入端的NMOS管工作于饱和区，因此输入电压满足晶体管工作于饱和区的条件V_DS≥V_GS－V_t(V_t为NMOS管开启电压)，这里即VIN≤V_DD+V_T。因此本发明的模数转换电路适用于一定范围输入电压的模数转换。

输入电压VIN为5/8

V_APP时，通过三个模数转换单元使第二电容放电至反转电压时间分别为t₁、t₂、t₃，有：

$t_1=\frac{C_1\&CenterDot;(V_{DD}-V_{TRAN})}{\frac{W_1}{2L}\&CenterDot;K_N\&CenterDot;{(\frac{5}{8}{V}_{APP}-V_t)}^2}$

由t₁＜T₁，第一模数转换单元100输出低电平，同理t₂＜T₂时第二模数转换单元200输出低电平，t₃＞T₃时第三模数转换单元300输出高电平。因此输入电压VIN为5/8

V_APP时，输出信号为001，完成模数转换。其中T₁、T₂、T₃分别为三个模数转换单元中第二电容充电至与之相连的反相器恰好翻转需要的时间，其数值是相等的。

同理，需要多位动态模数转换电路时，设置多个模数转换单元即可，实现N位转换需要2^N－1个模数转换单元并行连接，其原理相同，在此不再赘述。

Claims (5)

1.模数转换电路，其特征包括：至少两个并行的模数转换单元，在各模数转换单元中均有：栅极连接输入电压的NMOS管，NMOS管的源极和漏极分别连接到第一电容的两端，其中源极接地，漏极通过第一PMOS管的漏极和源极接电源，第一PMOS管的栅极接时钟电路，NMOS管的漏极和第一PMOS管的漏极一并通过第一反向器连接第二PMOS管的栅极，第二PMOS管的源极接电源，漏极通过电阻和第一开关，经并联且一端接地的第二开关和第二电容后输出，第一开关和第二开关受时钟电路控制且开/闭时机相反；所述的时钟电路包括反向器和与门，反向器的输入端控制所述的第二开关，输出端连接与门的一个输入端，与门的另一输入端连接时钟信号，与门输出端控制所述的第一开关。

2.如权利要求1所述的模数转换电路，其特征为：信号经所述并联且一端接地的第二开关和第二电容后，再经缓冲单元后输出。

3.如权利要求2所述的模数转换电路，其特征为：所述的缓冲单元为两个串联的反向器。

4.如权利要求1至3之一所述的模数转换电路，其特征为：各模数转换单元中NMOS管的尺寸大小不同。

5.如权利要求1至3之一所述的模数转换电路，其特征为：所述的第一开关和第二开关均为电控开关。