CN102694552A - 一种传感器接口模块 - Google Patents

Abstract

本发明公开了一种传感器接口模块，包括前级闭环放大器和与之相连的模数转换器。本发明前级闭环放大器中的运算放大器使用关闭其输出级共源共栅结构中的共栅管及匹配管来完全关闭输出电流，避免了在输出级的电流通路上再串入额外的大尺寸比例开关管，实现低功耗的同时避免了增加额外的版图面积；同时本发明模数转换器中数模转换网络的第一电容阵列为前级放大器负载电容的主要决定部分，在保证片上单位电容匹配精度的前提下，复用该电容阵列来当做负载电容，能使前级闭环放大器很容易的提供几百Hz到几KHz的闭环带宽，可以应用于不同输入信号带宽的生物医学仪器传感器接口模块。

Description

一种传感器接口模块

技术领域

本发明属于集成电路技术领域，具体涉及一种适用于生物医学仪器的传感器接口模块。

背景技术

传感器广泛应用于植入式和便携式生物医学仪器如脑电图记述器（EEG）、心电图记述器（ECG）、神经信号记述器（NSR）；而传感器接口模块主要负责将传感器探测到的微弱的模拟电压信号转换成高精度的数字信号输出，这种接口模块主要包括前级闭环放大器及其所连接的高精度逐次逼近型模数转换器（successive approximation ADC），其可以将上述传感器提供输入的微弱的模拟信号经放大和滤波，再量化为数字信号输出。

在生物医学仪器应用中传感器接口模块连接的输入模拟信号电压幅度最多只有几个mV，而不同应用中的输入信号带宽范围为100Hz到几KHz，如EEG为100Hz，ECG为200Hz，NSR为几KHz。所以前级闭环放大器必须具备对微弱的模拟电压信号进行放大的功能，以及滤除应用中输入信号带宽外噪声的滤波功能，而其后的逐次逼近型模数转换器也通常要求具备12位的精度来量化该信号，最终其信息可以提供给生物医学仪器的数字信号处理或测量装置。

在集成电路模块中，低功耗，尽可能小的集成电路版图面积是主要的电路设计考虑因素，也是体现同类产品竞争力的主要指标。当下集成电路设计已经进入了深亚微米和纳米CMOS工艺，基于以上工艺，晶体管的尺寸可以显著缩小，但集成电容所占的片上面积仍然无法缩小，成为最占芯片面积的无源器件。

图1所示了一种现有传感器接口模块的结构框图。包括前级闭环放大器、用于提供前级闭环放大器滤波的负载电容Cload、电压跟随器和包括传统电容阵列式数模转换网络的12位逐次逼近型模数转换器。这种传感器接口模块中的负载电容Cload及传统电容阵列式数模转换网络中二进制加权的电容阵列都具备相当大的容值，将占用太大的芯片面积，因其增加的芯片成本已经远不适用于当下深亚微米和纳米CMOS工艺实现；另一方面，前级闭环放大器的功耗也无法进一步优化，同时电压跟随器更加大了功耗的需求。

传感器接口电路中的输入信号带宽通常由前级闭环放大器输出所带负载电容来设定，考虑到12位逐次逼近型模数转换器内部可以采用电容阵列式的数模转换网络，所以省去负载电容和电压跟随器，而复用该模数转换电容阵列来当做负载电容是优化系统功耗和芯片面积的较好方案，但存在以下几个关键技术难题：

（1）12位逐次逼近型模数转换器为了保证足够的片上集成电容匹配精度，其电容阵列的最小单位电容容值的取值区间需设为0.5-1pF，这就意味着12位二进制加权的电容阵列会需要成百pF的片上集成电容，这仍将占用太大的版图面积而大大增加芯片成本。

（2）12位逐次逼近型模数转换器构架中，其整个电容阵列的总容值复用作前级运算放大器的负载电容来实现前述滤波功能，但由于12位二进制加权的电容阵列的总容值大到成百pF，这将把闭环放大器用来滤波的闭环带宽局限在几十Hz以下，低于上述生物医学仪器所要求的输入信号带宽，难以用来实现相应的传感器接口模块。

（3）高精度逐次逼近型模数转换器构架中，其输入接12位二进制加权的电容阵列，所以该电容阵列为输入采样电容，但由于该电容阵列的总容值大到成百pF，由此产生很大的RC时间常数会延长模数转换器采样稳定时间（settlingtime），导致产生采样误差而影响精度。

（4）考虑到低功耗的要求，逐次逼近型模数转换器本身功耗已经很低，所以如何降低前级闭环放大器的功耗成为降低传感器接口模块系统功耗的关键。

（5）进一步考虑在可能的超低电压应用中信号电压幅度会很小，如能提供在超低电压下能工作的传感器接口模块非常具有吸引力。

发明内容

针对现有技术所存在的上述技术缺陷，本发明提供了一种适用于生物医学仪器的传感器接口模块，能够克服复用电容阵列存的技术难题，进而显著缩小集成电路的版图面积，且功耗降低。

一种传感器接口模块，包括前级闭环放大器和与之相连的模数转换器；

所述的前级闭环放大器接收传感器提供输入的模拟电压信号，并对该信号进行放大及滤波后输出电压放大信号；

所述的模数转换器接收所述的电压放大信号，并对该信号进行模数转换后输出高精度的量化信号（即12位数字码）。

所述的前级闭环放大器包括一个运算放大器、四个电容C1~C4和两个电阻R1~R2；其中，电容C1的一端为前级闭环放大器的反相输入端，电容C1的另一端与运算放大器的反相输入端、电容C3的一端和电阻R1的一端相连，电容C2的一端为前级闭环放大器的正相输入端，电容C2的另一端与运算放大器的正相输入端、电容C4的一端和电阻R2的一端相连，电容C4的另一端与电阻R2的另一端相连并接参考地电压，运算放大器的使能端接收给定的采样时钟信号，运算放大器的输出端与电容C3的另一端和电阻R1的另一端相连并构成前级闭环放大器的输出端。

所述的参考地电压为电源电压的一半。

所述的模数转换器包括数模转换网络、比较器和逐次逼近寄存器；其中，数模转换网络的输入端与前级闭环放大器的输出端相连，数模转换网络的采样使能端接收所述的采样时钟信号，数模转换网络的输出端与比较器的反相输入端相连，比较器的正相输入端接收给定的基准电压，比较器的输出端与逐次逼近寄存器的输入端相连，逐次逼近寄存器向数模转换网络提供12个开关控制系数位D0~D11并输出12位数字码B0~B11。

所述的运算放大器包括十七个MOS管M1~M17、一个反相器和一个电流源；其中，MOS管M1的栅极为运算放大器的正相输入端，MOS管M1的源极与MOS管M2的源极和MOS管M10的漏极相连，MOS管M1的漏极与MOS管M13的栅极、MOS管M3的漏极和栅极相连，MOS管M2的栅极为运算放大器的反相输入端，MOS管M2的漏极与MOS管M5的栅极、MOS管M4的漏极和栅极相连，MOS管M5的源极与MOS管M4的源极、MOS管M3的源极、MOS管M13的源极和MOS管M17的源极相连并接地，MOS管M5的漏极与MOS管M6的源极相连，MOS管M6的漏极与MOS管M8的栅极、MOS管M7的漏极和栅极相连，MOS管M6的栅极与MOS管M12的栅极、MOS管M17的漏极和MOS管M16的源极相连，MOS管M7的源极与MOS管M9的源极、MOS管M10的源极、MOS管M8的源极和MOS管M14的源极相连并接电源电压，MOS管M10的栅极与MOS管M9的栅极和漏极相连并通过电流源接地，MOS管M8的漏极与MOS管M11的源极相连，MOS管M11的漏极与MOS管M12的漏极相连并构成运算放大器的输出端，MOS管M11的栅极与MOS管M14的漏极和MOS管M15的漏极相连，MOS管M12的源极与MOS管M13的漏极相连，MOS管M14的栅极与MOS管M16的栅极和反相器的输入端相连并构成运算放大器的使能端，MOS管M15的栅极与MOS管M17的栅极和反相器的输出端相连，MOS管M15的源极接收给定的第一偏置电压，MOS管M16的漏极接收给定的第二偏置电压。

运算放大器根据采样时钟的相位分为工作状态和关闭状态，在低电平相位进入关闭状态，把输出电流关断，但保留差分输入级的微运作电流，降低传感器接口模块的整体功耗的同时保证运放的启动速度；同时，运算放大器使用关闭其输出级共源共栅结构中的共栅管及匹配管来完全关闭输出电流，避免了在输出级的电流通路上再串入额外的大尺寸比例开关管，实现低功耗的同时避免了增加额外的版图面积。而在高电平相位，运算放大器则进入工作状态，差分输入级的输出信号经输出级进一步放大输出。

一种传感器接口模块，包括前级闭环放大器和与之相连的模数转换器；

所述的前级闭环放大器接收传感器提供输入的模拟电压信号，并对该信号进行放大及滤波后输出差分电压放大信号；

所述的模数转换器接收所述的差分电压放大信号，并对该信号进行模数转换后输出高精度的量化信号（即12位数字码）。

所述的前级闭环放大器包括一个全差分运算放大器、四个电容C1~C4和两个电阻R1~R2；其中，电容C1的一端为前级闭环放大器的反相输入端，电容C1的另一端与全差分运算放大器的反相输入端、电容C3的一端和电阻R1的一端相连，电容C2的一端为前级闭环放大器的正相输入端，电容C2的另一端与全差分运算放大器的正相输入端、电容C4的一端和电阻R2的一端相连，全差分运算放大器的使能端接收给定的采样时钟信号，全差分运算放大器的正相输出端与电容C3的另一端和电阻R1的另一端相连并构成前级闭环放大器的正相输出端，全差分运算放大器的反相输出端与电容C4的另一端和电阻R2的另一端相连并构成前级闭环放大器的反相输出端。

所述的模数转换器包括两个数模转换网络、一比较器和一逐次逼近寄存器；其中，第一数模转换网络的输入端与前级闭环放大器的正相输出端相连，第二数模转换网络的输入端与前级闭环放大器的反相输出端相连，两个数模转换网络的采样使能端均接收所述的采样时钟信号，第一数模转换网络的输出端与比较器的正相输入端相连，第二数模转换网络的输出端与比较器的反相输入端相连，比较器的输出端与逐次逼近寄存器的输入端相连，逐次逼近寄存器向两个数模转换网络提供12个开关控制系数位D0~D11并输出12位数字码B0~B11。

所述的全差分运算放大器包括十八个MOS管M1~M18、一个反相器、一个电流源和一个共模反馈电路；其中，MOS管M1的栅极为全差分运算放大器的正相输入端，MOS管M1的源极与MOS管M2的源极和MOS管M10的漏极相连，MOS管M1的漏极与MOS管M13的栅极、MOS管M3的漏极和栅极相连，MOS管M2的栅极为全差分运算放大器的反相输入端，MOS管M2的漏极与MOS管M5的栅极、MOS管M4的漏极和栅极相连，MOS管M5的源极与MOS管M4的源极、MOS管M3的源极、MOS管M13的源极和MOS管M17的源极相连并接地，MOS管M5的漏极与MOS管M18的源极相连，MOS管M18的漏极与MOS管M6的漏极和共模反馈电路的反相输入端相连并构成全差分运算放大器的反相输出端，MOS管M6的源极与MOS管M7的漏极相连，MOS管M7的栅极与MOS管M8的栅极和共模反馈电路的输出端相连，MOS管M6的栅极与MOS管M11的栅极、MOS管M14的漏极和MOS管M15的漏极相连，MOS管M7的源极与MOS管M9的源极、MOS管M10的源极、MOS管M8的源极和MOS管M14的源极相连并接电源电压，MOS管M10的栅极与MOS管M9的栅极和漏极相连并通过电流源接地，MOS管M8的漏极与MOS管M11的源极相连，MOS管M11的漏极与MOS管M12的漏极和共模反馈电路的正相输入端相连并构成全差分运算放大器的正相输出端，MOS管M12的栅极与MOS管M18的栅极、MOS管M16的源极和MOS管M17的漏极相连，MOS管M12的源极与MOS管M13的漏极相连，MOS管M14的栅极与MOS管M16的栅极和反相器的输入端相连并构成全差分运算放大器的使能端，MOS管M15的栅极与MOS管M17的栅极和反相器的输出端相连，MOS管M15的源极接收给定的第一偏置电压，MOS管M16的漏极接收给定的第二偏置电压。

所述的共模反馈电路包括八个MOS管M19~M26；其中，MOS管M20的栅极与MOS管M20的漏极、MOS管M22的漏极和MOS管M23的漏极相连并为共模反馈电路的输出端，MOS管M20的源极与MOS管M19的源极相连并接电源电压，MOS管M19的栅极与MOS管M19的漏极、MOS管M21的漏极和MOS管M24的漏极相连，MOS管M21的源极与MOS管M22的源极和MOS管M25的漏极相连，MOS管M24的源极与MOS管M23的源极和MOS管M26的漏极相连，MOS管M22的栅极与MOS管M23的栅极相连并接收给定的共模基准电压，MOS管M21的栅极为共模反馈电路的正相输入端，MOS管M24的栅极为共模反馈电路的反相输入端，MOS管M25的栅极与MOS管M26的栅极相连并接收给定的第三偏置电压，MOS管M25的源极与MOS管M26的源极相连并接地。

全差分运算放大器根据采样时钟的相位分为工作状态和关闭状态，在低电平相位进入关闭状态，把输出电流关断，但保留差分输入级的微运作电流，降低传感器接口模块的整体功耗的同时保证运放的启动速度；同时，全差分运算放大器使用关闭其差分输出级共源共栅结构中的共栅管来完全关闭输出电流，避免了在输出级的电流通路上再串入额外的大尺寸比例开关管，实现低功耗的同时避免了增加额外的版图面积；而在高电平相位，运算放大器则进入工作状态，差分输入级的输出信号经差分输出级进一步放大输出。另外，差分式结构能够增大传感器模块中可使用的信号电压摆幅，非常有利于超低电压应用环境，具备很优的共模噪声抑制的能力。

所述的数模转换网络包括第一电容阵列、第二电容阵列、电阻阵列和桥电容；其中，所述的第一电容阵列的一端为数模转换网络的输出端，第一电容阵列的另一端与桥电容的一端相连，桥电容的另一端与第二电容阵列的一端相连，第二电容阵列的另一端与电阻阵列相连。

所述的第一电容阵列包括第一开关和四条电容链路；其中，第一开关的一端接收所述的基准电压，第一开关的另一端与桥电容的一端以及每条电容链路的输出端均相连并构成数模转换网络的输出端，第一开关的控制端接收所述的采样时钟信号；

所述的第二电容阵列包括第二开关、二选一多路开关、终端电容和五条电容链路；其中，第二开关的一端接收所述的基准电压，第二开关的另一端与桥电容的另一端、终端电容的一端以及每条电容链路的输出端均相连，第二开关的控制端接收所述的采样时钟信号，终端电容的另一端与二选一多路开关的输出端相连，二选一多路开关的第一输入端为数模转换网络的输入端，二选一多路开关的第二输入端与电阻阵列相连，二选一多路开关的控制端接收所述的采样时钟信号；

所述的电容链路由电容和三选一多路开关构成；其中，电容的一端为电容链路的输出端，电容的另一端与三选一多路开关的输出端相连，三选一多路开关的第一输入端为数模转换网络的输入端，三选一多路开关的第二输入端接收所述的基准电压，三选一多路开关的第三输入端接地，三选一多路开关的第一控制端接收所述的采样时钟信号，三选一多路开关的第二控制端接收对应的开关控制系数位；九条电容链路分别接收逐次逼近寄存器提供的9个开关控制系数位D3~D11。

所述的电阻阵列包括三个反相器、两个一级开关S1~S2、四个二级开关S3~S6、八个三极开关S7~S14和八个电阻R3~R10；其中，第一反相器的输入端接收开关控制系数位D2，第二反相器的输入端接收开关控制系数位D1，第三反相器的输入端接收开关控制系数位D0，一级开关S1的一端与一级开关S2的一端和第二电容阵列相连，一级开关S1的另一端与二级开关S3的一端和二级开关S4的一端相连，一级开关S2的另一端与二级开关S5的一端和二级开关S6的一端相连，二级开关S3的另一端与三级开关S7的一端和三级开关S8的一端相连，二级开关S4的另一端与三级开关S9的一端和三级开关S10的一端相连，二级开关S5的另一端与三级开关S11的一端和三级开关S12的一端相连，二级开关S6的另一端与三级开关S13的一端和三级开关S14的一端相连，三级开关S7的另一端与电阻R3的一端相连并接地，三级开关S8的另一端与电阻R3的另一端和电阻R4的一端相连，三级开关S9的另一端与电阻R4的另一端和电阻R5的一端相连，三级开关S10的另一端与电阻R5的另一端和电阻R6的一端相连，三级开关S11的另一端与电阻R6的另一端和电阻R7的一端相连，三级开关S12的另一端与电阻R7的另一端和电阻R8的一端相连，三级开关S13的另一端与电阻R8的另一端和电阻R9的一端相连，三级开关S14的另一端与电阻R9的另一端和电阻R10的一端相连，电阻R10的另一端接收所述的基准电压，一级开关S1的控制端与第一反相器的输出端相连，一级开关S2的控制端接收开关控制系数位D2，二级开关S3和二级开关S5的控制端均与第二反相器的输出端相连，二级开关S4和二级开关S6的控制端均接收开关控制系数位D1，三级开关S7、三级开关S9、三级开关S11和三级开关S13的控制端均与第三反相器的输出端相连，三级开关S8、三级开关S10、三级开关S12和三级开关S14的控制端均接收开关控制系数位D0。

数模转换网络的第一电容阵列为前级放大器负载电容和模数转换器采样电容的主要决定部分，在保证片上单位电容匹配精度的前提下，可以实现几pF到十几pF的量级的负载电容和采样电容，能使前级闭环放大器很容易的提供几百Hz到几KHz的闭环带宽，可以用于前述不同输入信号带宽的医用仪器传感器接口模块，且缩短了模数转换器采样稳定时间，减小了采样误差。另外，第一电容阵列，第二电容阵列，第一电阻阵列可以实现12位的数模转换网络，而所需电容远远小于传统的二进制加权的电容数模转换网络，节省了大量的版图面积，显著降低了芯片的成本。

本发明传感器接口模块主要负责将生物医学仪器传感器探测到的微弱的模拟电压信号放大和滤波，再量化成高精度的数字码输出。其中，前级闭环放大器跟据采样时种的相位分为工作状态和关闭状态，并且能配合与之相连的模数转换器的运行。

当采样时钟信号为高电平相位时，前级闭环放大器处于工作状态，而模数转换器也处于对输入电压的采样状态。这时，前级闭环放大器输入端的微弱模拟信号就可以经过放大及滤波，并传到前级闭环放大器的输出端。这时，模数转换器处于对输入电压进行采样的状态，前级闭环放大器的输出和数模转换网络连通，特别是数模转换网络中第一电容网络作为前级闭环放大器的负载电容，也同时作为模数转换器的采样电容。

当采样时钟信号为低电平相位时，前级闭环放大器处于关闭状态，而此时模数转换器的数模转换网络和前级放大器的输出断开，模数转换器开始将采样到的输入电压和基准电压进行逐次比较并进行量化编码，并输出12位的数字码。

本发明的有益技术效果：

（1）本发明前级闭环放大器中运算放大器根据采样时种的相位分为工作状态和关闭状态，在关闭状态把输出电流关断，但保留差分输入级的微运作电流，降低传感器接口模块的整体功耗的同时保证运放的启动速度。

（2）本发明运算放大器使用关闭其输出级共源共栅结构中的共栅管及匹配管来完全关闭输出电流，避免了在输出级的电流通路上再串入额外的大尺寸比例开关管，实现低功耗的同时避免了增加额外的版图面积。

（3）本发明模数转换器中数模转换网络的第一电容阵列为前级放大器负载电容的主要决定部分，在保证片上单位电容匹配精度的前提下，可以实现几pF到十几pF的量级的负载电容，能使前级闭环放大器很容易的提供几百Hz到几KHz的闭环带宽，可以用于不同输入信号带宽的传感器接口模块。

（4）本发明模数转换器中数模转换网络的第一电容阵列为该模数转换器采样电容的主要决定部分，在保证片上单位电容匹配精度的前提下，实现几pF到十几pF的量级的采样电容缩短了模数转换器采样稳定时间,减小了采样误差。

（5）本发明中第一电容阵列，第二电容阵列，第一电阻阵列可以实现12位数模转换网络，而所需电容远远小于传统的二进制加权的电容数模网络，节省了大量的版图面积，显著降低了芯片的成本。

（6）本发明传感器接口模块的差分式结构增大了传感器模块中可使用的信号电压摆幅，非常有利于超低电压应用环境。

（7）本发明传感器接口模块的差分式结构具备很优的共模噪声抑制的能力。

附图说明

图1为现有传感器接口模块的结构示意图。

图2为本发明传感器接口模块的结构示意图。

图3为运算放大器的结构示意图。

图4为本发明差分式传感器接口模块的结构示意图。

图5为全差分运算放大器的结构示意图。

图6为数模转换网络的结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案及其相关原理进行详细说明。

实施例1：

如图2所示，一种传感器接口模块，包括前级闭环放大器1和与之相连的模数转换器2；

前级闭环放大器1用于接收传感器提供输入的模拟电压信号，并对该信号进行放大及滤波后输出电压放大信号；

模数转换器2用于接收电压放大信号，并对该信号进行模数转换后输出高精度的量化信号（12位数字码B0~B11）。

前级闭环放大器1包括一个运算放大器3、四个电容C1~C4和两个电阻R1~R2；其中，电容C1的一端为前级闭环放大器1的反相输入端，电容C1的另一端与运算放大器3的反相输入端、电容C3的一端和电阻R1的一端相连，电容C2的一端为前级闭环放大器1的正相输入端，电容C2的另一端与运算放大器3的正相输入端、电容C4的一端和电阻R2的一端相连，电容C4的另一端与电阻R2的另一端相连并接参考地电压，运算放大器3的使能端接收给定的采样时钟信号Sample，运算放大器3的输出端与电容C3的另一端和电阻R1的另一端相连并构成前级闭环放大器1的输出端。本实施方式中，参考地电压为VDD/2。

其中，C1和C2的容值相等，C3和C4的容值相等，R1和R2的阻值相等。

如图3所示，运算放大器3包括十七个MOS管M1~M17、一个反相器和一个电流源；其中，MOS管M1的栅极为运算放大器3的正相输入端IN+，MOS管M1的源极与MOS管M2的源极和MOS管M10的漏极相连，MOS管M1的漏极与MOS管M13的栅极、MOS管M3的漏极和栅极相连，MOS管M2的栅极为运算放大器3的反相输入端IN-，MOS管M2的漏极与MOS管M5的栅极、MOS管M4的漏极和栅极相连，MOS管M5的源极与MOS管M4的源极、MOS管M3的源极、MOS管M13的源极和MOS管M17的源极相连并接地，MOS管M5的漏极与MOS管M6的源极相连，MOS管M6的漏极与MOS管M8的栅极、MOS管M7的漏极和栅极相连，MOS管M6的栅极与MOS管M12的栅极、MOS管M17的漏极和MOS管M16的源极相连，MOS管M7的源极与MOS管M9的源极、MOS管M10的源极、MOS管M8的源极和MOS管M14的源极相连并接电源电压VDD，MOS管M10的栅极与MOS管M9的栅极和漏极相连并通过电流源接地，MOS管M8的漏极与MOS管M11的源极相连，MOS管M11的漏极与MOS管M12的漏极相连并构成运算放大器3的输出端Vout，MOS管M11的栅极与MOS管M14的漏极和MOS管M15的漏极相连，MOS管M12的源极与MOS管M13的漏极相连，MOS管M14的栅极与MOS管M16的栅极和反相器的输入端相连并构成运算放大器3的使能端，MOS管M15的栅极与MOS管M17的栅极和反相器的输出端相连，MOS管M15的源极接收给定的第一偏置电压Vbp，MOS管M16的漏极接收给定的第二偏置电压Vbn。

其中，M1、M2、M7、M8、M9、M10、M11、M14和M15均为PMOS管，其余的MOS管均为NMOS管。

运算放大器3有两种工作状态，由采样时钟信号信号Sample控制；当Sample为高电平时，为工作相位；当Sample为低电平时，为关闭相位。

当处于工作相位时，M14和M17关断，M15和M16导通，由偏置电压Vbp使M11工作在饱和状态，偏置电压Vbn使M12及M6工作在饱和状态。这时，M8、M11、M13和M12组成共源共栅推挽输出级，其可以在微电流情况下提供足够的运放增益和压摆率。M6为匹配管，可以使M5和M13的漏极电压相等，去除沟道调制的误差。

处于关闭相位时，M14和M17导通，M15和M16关断，使得M6、M11和M12均关断，运放的输出级完全关闭，输出级电流为零，而运算放大器差分输入级的运作电流很小，保留该差分输入级的微运作电流能保证运放的启动速度。

运算放大器在关闭相位，使用关闭其输出级共源共栅结构中共栅管：M11和M12及匹配的共栅管M6来完全关闭其输出级电流。而传统的开关型运算放大器是在输出级的电流通路上再串入额外的大尺寸比例MOS管在关闭相位关闭输出级电流；可见本实施方式的运算放大器实现低功耗的同时避免增加额外的版图面积。

模数转换器2包括数模转换网络4、比较器和逐次逼近寄存器；其中，数模转换网络4的输入端与前级闭环放大器的输出端相连，数模转换网络4的采样使能端接收采样时钟信号Sample，数模转换网络4的输出端与比较器的反相输入端相连，比较器的正相输入端接收给定的基准电压Vref，比较器的输出端与逐次逼近寄存器的输入端相连，逐次逼近寄存器向数模转换网络提供12个开关控制系数位D0~D11并输出12位数字码B0~B11。

如图6所示，数模转换网络4包括第一电容阵列5、第二电容阵列6、电阻阵列7和桥电容C7；其中，第一电容阵列5的一端为数模转换网络4的输出端，第一电容阵列5的另一端与桥电容C7的一端相连，桥电容C7的另一端与第二电容阵列6的一端相连，第二电容阵列6的另一端与电阻阵列7相连。

第一电容阵列5包括第一开关和四条电容链路；其中，第一开关的一端接收基准电压Vref，第一开关的另一端与桥电容C7的一端以及每条电容链路的输出端均相连并构成数模转换网络4的输出端，第一开关的控制端接收采样时钟信号Sample；

第二电容阵列6包括第二开关、二选一多路开关、终端电容C1和五条电容链路；其中，第二开关的一端接收基准电压Vref，第二开关的另一端与桥电容C7的另一端、终端电容C1的一端以及每条电容链路的输出端均相连，第二开关的控制端接收采样时钟信号Sample，终端电容C1的另一端与二选一多路开关的输出端相连，二选一多路开关的第一输入端为数模转换网络4的输入端并接收电压放大信号Vin，二选一多路开关的第二输入端与电阻阵列7相连，二选一多路开关的控制端接收采样时钟信号Sample；

电容链路由电容和三选一多路开关构成；其中，电容的一端为电容链路的输出端，电容的另一端与三选一多路开关的输出端相连，三选一多路开关的第一输入端为数模转换网络4的输入端并接收电压放大信号Vin，三选一多路开关的第二输入端接收基准电压Vref，三选一多路开关的第三输入端接地，三选一多路开关的第一控制端接收采样时钟信号Sample，三选一多路开关的第二控制端接收对应的开关控制系数位；九条电容链路分别接收逐次逼近寄存器提供的9个开关控制系数位D3~D11；

其中，C8、C1和C2为单位电容，C9和C3为2倍的单位电容，C10和C4为4倍的单位电容，C11和C5为8倍的单位电容，C6为16倍的单位电容；本实施方式中，单位电容的容值取值范围为从0.5-1pF，所以相应的第一电容阵列5的可选的总容值为7.5-15pF，而第二电容阵列6的可选的总容值为16-32pF。

桥电容C7和第二电容阵列6的总容值串联之和等于C8，加入桥电容C7不但可使第一电容阵列5和第二电容阵列6分开，使得第一电容阵列5能作为模数转换器2的输入采样电容，即前级运放3的负载电容，更能缩小第一电容阵列5最高有效位加权电容的容值。

电阻阵列7包括三个反相器、两个一级开关S1~S2、四个二级开关S3~S6、八个三极开关S7~S14和八个电阻R3~R10；其中，第一反相器的输入端接收开关控制系数位D2，第二反相器的输入端接收开关控制系数位D1，第三反相器的输入端接收开关控制系数位D0，一级开关S1的一端与一级开关S2的一端和第二电容阵列6相连，一级开关S1的另一端与二级开关S3的一端和二级开关S4的一端相连，一级开关S2的另一端与二级开关S5的一端和二级开关S6的一端相连，二级开关S3的另一端与三级开关S7的一端和三级开关S8的一端相连，二级开关S4的另一端与三级开关S9的一端和三级开关S10的一端相连，二级开关S5的另一端与三级开关S11的一端和三级开关S12的一端相连，二级开关S6的另一端与三级开关S13的一端和三级开关S14的一端相连，三级开关S7的另一端与电阻R3的一端相连并接地，三级开关S8的另一端与电阻R3的另一端和电阻R4的一端相连，三级开关S9的另一端与电阻R4的另一端和电阻R5的一端相连，三级开关S10的另一端与电阻R5的另一端和电阻R6的一端相连，三级开关S11的另一端与电阻R6的另一端和电阻R7的一端相连，三级开关S12的另一端与电阻R7的另一端和电阻R8的一端相连，三级开关S13的另一端与电阻R8的另一端和电阻R9的一端相连，三级开关S14的另一端与电阻R9的另一端和电阻R10的一端相连，电阻R10的另一端接收基准电压Vref，一级开关S1的控制端与第一反相器的输出端相连，一级开关S2的控制端接收开关控制系数位D2，二级开关S3和二级开关S5的控制端均与第二反相器的输出端相连，二级开关S4和二级开关S6的控制端均接收开关控制系数位D1，三级开关S7、三级开关S9、三级开关S11和三级开关S13的控制端均与第三反相器的输出端相连，三级开关S8、三级开关S10、三级开关S12和三级开关S14的控制端均接收开关控制系数位D0。

电阻阵列7使用电阻阵列结构，减小了第二电容阵列6最高有效位加权电容的容值，进一步缩小了所需的版图面积。

前级闭环放大器1的闭环带宽Fb由运算放大器3输出所带的负载电容Cload、运算放大器3的垮导Gm以及耦合电容C1和反馈电容C3的比值共同决定。

$\mathrm{Fb}=\frac{\mathrm{Gm}}{2\mathrm{\π}*\mathrm{Cload}\left(\frac{C1}{c3}\right)}$

因为垮导Gm受限于功耗，C1和C3的比值受限于面积，所以Cload的大小成为来设定闭环带宽Fb的主要因素，太大会把闭环带宽拉的远低于输入信号带宽，无法提供实际应用所需的前级滤波。本实施方式中，Cload由模数转换器2中数模转换网络4复用而实现，其能提供合适的Cload容值范围来满足不同医用设备传感器的输入信号带宽。

当采样时钟信号Sample为高电平时，模数转换器2处于对其输入信号Vin采样状态，第一电容阵列5的总容值（C11+C10+C9+C8）加上桥电容C7和第二电容阵列6总容值串联之和（桥电容C7和第二电容阵列6总容值串联之和等于C8）是模数转换器2输入Vin的采样电容，并且复用作前级闭环放大器1的负载电容，根据上述单位电容取值范围0.5-1pF，可实现负载电容的容值范围为8-16pF，这样依据上述方程，前级闭环放大器就可以很容易的提供从几百Hz到几KHz的闭环带宽，可以满足不同信号带宽的植入式和便携式医用仪器，同时因为采样电容也为8-16pF的量级，缩小了RC时间常数，即缩短了模数转换器的采样稳定时间,减小了模数转换器的采样误差。

当采样时钟信号Sample为低电平时，模数转换器2开始将采样到的输入电压和基准电压Vref进行逐次比较并进行量化编码，并输出12位的数字码。第一电容阵列5、第二电容阵列6、第一电阻阵列7都是二进制加权的阵列，对应开关控制系数位D0~D11和数模转换网络4输出电压Vdac的关系为：

$\mathrm{Vdac}=\mathrm{Vref}-\mathrm{Vin}+D11\frac{\mathrm{Vref}}{2}+D10\frac{\mathrm{Vref}}{2^2}+D9\frac{\mathrm{Vref}}{2^3}+\·\·\·+D0\frac{\mathrm{Vref}}{2^{12}}$

这时，模数转换器2的比较器会逐次比较数模转换网络4输出电压Vdac和基准电压Vref来使得两者逼近，每次比较的结果会通过逐次逼近寄存器并产生12位系数码D0~D11及12位数字码B0~B11。

实施例2：

如图4所示，一种差分型的传感器接口模块，包括前级闭环放大器8和与之相连的模数转换器9；

前级闭环放大器8接收传感器提供输入的模拟电压信号，并对该信号进行放大及滤波后输出差分电压放大信号；

模数转换器9接收差分电压放大信号，并对这该信号进行模数转换后输出高精度的量化信号（12位数字码B0~B11）。

前级闭环放大器8包括一个全差分运算放大器10、四个电容C1~C4和两个电阻R1~R2；其中，电容C1的一端为前级闭环放大器8的反相输入端，电容C1的另一端与全差分运算放大器10的反相输入端、电容C3的一端和电阻R1的一端相连，电容C2的一端为前级闭环放大器8的正相输入端，电容C2的另一端与全差分运算放大器10的正相输入端、电容C4的一端和电阻R2的一端相连，全差分运算放大器10的使能端接收给定的采样时钟信号Sample，全差分运算放大器10的正相输出端与电容C3的另一端和电阻R1的另一端相连并构成前级闭环放大器8的正相输出端，全差分运算放大器10的反相输出端与电容C4的另一端和电阻R2的另一端相连并构成前级闭环放大器8的反相输出端。

其中，C1和C2的容值相等，C3和C4的容值相等，R1和R2的阻值相等。

如图5所示，全差分运算放大器10包括十八个MOS管M1~M18、一个反相器、一个电流源和一个共模反馈电路；其中，MOS管M1的栅极为全差分运算放大器10的正相输入端IN+，MOS管M1的源极与MOS管M2的源极和MOS管M10的漏极相连，MOS管M1的漏极与MOS管M13的栅极、MOS管M3的漏极和栅极相连，MOS管M2的栅极为全差分运算放大器10的反相输入端IN-，MOS管M2的漏极与MOS管M5的栅极、MOS管M4的漏极和栅极相连，MOS管M5的源极与MOS管M4的源极、MOS管M3的源极、MOS管M13的源极和MOS管M17的源极相连并接地，MOS管M5的漏极与MOS管M18的源极相连，MOS管M18的漏极与MOS管M6的漏极和共模反馈电路的反相输入端相连并构成全差分运算放大器10的反相输出端Vout-，MOS管M6的源极与MOS管M7的漏极相连，MOS管M7的栅极与MOS管M8的栅极和共模反馈电路的输出端相连，MOS管M6的栅极与MOS管M11的栅极、MOS管M14的漏极和MOS管M15的漏极相连，MOS管M7的源极与MOS管M9的源极、MOS管M10的源极、MOS管M8的源极和MOS管M14的源极相连并接电源电压VDD，MOS管M10的栅极与MOS管M9的栅极和漏极相连并通过电流源接地，MOS管M8的漏极与MOS管M11的源极相连，MOS管M11的漏极与MOS管M12的漏极和共模反馈电路的正相输入端相连并构成全差分运算放大器10的正相输出端Vout+，MOS管M12的栅极与MOS管M18的栅极、MOS管M16的源极和MOS管M17的漏极相连，MOS管M12的源极与MOS管M13的漏极相连，MOS管M14的栅极与MOS管M16的栅极和反相器的输入端相连并构成全差分运算放大器10的使能端，MOS管M15的栅极与MOS管M17的栅极和反相器的输出端相连，MOS管M15的源极接收给定的第一偏置电压Vbp，MOS管M16的漏极接收给定的第二偏置电压Vbn。

其中，M1、M2、M6、M7、M8、M9、M10、M11、M14、M15均为PMOS管，其余的MOS管均为NMOS管。

共模反馈电路用于把差分输出端Vout-和Vout+的共模电压稳定于给定的共模基准电压Vcm。本实施方式中，共模基准电压取值为VDD/2；共模反馈电路包括八个MOS管M19~M26；其中，MOS管M20的栅极与MOS管M20的漏极、MOS管M22的漏极和MOS管M23的漏极相连并为共模反馈电路的输出端，MOS管M20的源极与MOS管M19的源极相连并接电源电压VDD，MOS管M19的栅极与MOS管M19的漏极、MOS管M21的漏极和MOS管M24的漏极相连，MOS管M21的源极与MOS管M22的源极和MOS管M25的漏极相连，MOS管M24的源极与MOS管M23的源极和MOS管M26的漏极相连，MOS管M22的栅极与MOS管M23的栅极相连并接收给定的共模基准电压Vcm，MOS管M21的栅极为共模反馈电路的正相输入端，MOS管M24的栅极为共模反馈电路的反相输入端，MOS管M25的栅极与MOS管M26的栅极相连并接收给定的第三偏置电压Vbn2，MOS管M25的源极与MOS管M26的源极相连并接地。

其中，M19和M20为PMOS管，其余的MOS管均为NMOS管。

模数转换器9包括两个数模转换网络、一比较器和一逐次逼近寄存器；其中，第一数模转换网络的输入端与前级闭环放大器的正相输出端相连，第二数模转换网络的输入端与前级闭环放大器的反相输出端相连，两个数模转换网络的采样使能端均接收采样时钟信号Sample，第一数模转换网络的输出端与比较器的正相输入端相连，第二数模转换网络的输出端与比较器的反相输入端相连，比较器的输出端与逐次逼近寄存器的输入端相连，逐次逼近寄存器向两个数模转换网络提供12个开关控制系数位D0~D11并输出12位数字码B0~B11。

本实施方式中，数模转换网络的结构和实施例1中的数模转换网络相同（如图6所示）。

Claims (10)

1.一种传感器接口模块，包括前级闭环放大器和与之相连的模数转换器；

所述的前级闭环放大器接收传感器提供输入的模拟电压信号，并对该信号进行放大及滤波后输出电压放大信号；所述的模数转换器接收所述的电压放大信号，并对该信号进行模数转换后输出量化信号；其特征在于：

所述的前级闭环放大器包括一个运算放大器、四个电容C1~C4和两个电阻R1~R2；其中，电容C1的一端为前级闭环放大器的反相输入端，电容C1的另一端与运算放大器的反相输入端、电容C3的一端和电阻R1的一端相连，电容C2的一端为前级闭环放大器的正相输入端，电容C2的另一端与运算放大器的正相输入端、电容C4的一端和电阻R2的一端相连，电容C4的另一端与电阻R2的另一端相连并接参考地电压，运算放大器的使能端接收给定的采样时钟信号，运算放大器的输出端与电容C3的另一端和电阻R1的另一端相连并构成前级闭环放大器的输出端；

所述的模数转换器包括数模转换网络、比较器和逐次逼近寄存器；其中，数模转换网络的输入端与前级闭环放大器的输出端相连，数模转换网络的采样使能端接收所述的采样时钟信号，数模转换网络的输出端与比较器的反相输入端相连，比较器的正相输入端接收给定的基准电压，比较器的输出端与逐次逼近寄存器的输入端相连，逐次逼近寄存器向数模转换网络提供12个开关控制系数位D0~D11并输出12位数字码B0~B11。

2.根据权利要求1所述的传感器接口模块，其特征在于：所述的运算放大器包括十七个MOS管M1~M17、一个反相器和一个电流源；其中，MOS管M1的栅极为运算放大器的正相输入端，MOS管M1的源极与MOS管M2的源极和MOS管M10的漏极相连，MOS管M1的漏极与MOS管M13的栅极、MOS管M3的漏极和栅极相连，MOS管M2的栅极为运算放大器的反相输入端，MOS管M2的漏极与MOS管M5的栅极、MOS管M4的漏极和栅极相连，MOS管M5的源极与MOS管M4的源极、MOS管M3的源极、MOS管M13的源极和MOS管M17的源极相连并接地，MOS管M5的漏极与MOS管M6的源极相连，MOS管M6的漏极与MOS管M8的栅极、MOS管M7的漏极和栅极相连，MOS管M6的栅极与MOS管M12的栅极、MOS管M17的漏极和MOS管M16的源极相连，MOS管M7的源极与MOS管M9的源极、MOS管M10的源极、MOS管M8的源极和MOS管M14的源极相连并接电源电压，MOS管M10的栅极与MOS管M9的栅极和漏极相连并通过电流源接地，MOS管M8的漏极与MOS管M11的源极相连，MOS管M11的漏极与MOS管M12的漏极相连并构成运算放大器的输出端，MOS管M11的栅极与MOS管M14的漏极和MOS管M15的漏极相连，MOS管M12的源极与MOS管M13的漏极相连，MOS管M14的栅极与MOS管M16的栅极和反相器的输入端相连并构成运算放大器的使能端，MOS管M15的栅极与MOS管M17的栅极和反相器的输出端相连，MOS管M15的源极接收给定的第一偏置电压，MOS管M16的漏极接收给定的第二偏置电压。

3.根据权利要求1所述的传感器接口模块，其特征在于：所述的数模转换网络包括第一电容阵列、第二电容阵列、电阻阵列和桥电容；其中，所述的第一电容阵列的一端为数模转换网络的输出端，第一电容阵列的另一端与桥电容的一端相连，桥电容的另一端与第二电容阵列的一端相连，第二电容阵列的另一端与电阻阵列相连。

4.根据权利要求3所述的传感器接口模块，其特征在于：所述的第一电容阵列包括第一开关和四条电容链路；其中，第一开关的一端接收所述的基准电压，第一开关的另一端与桥电容的一端以及每条电容链路的输出端均相连并构成数模转换网络的输出端，第一开关的控制端接收所述的采样时钟信号。

5.根据权利要求3所述的传感器接口模块，其特征在于：所述的第二电容阵列包括第二开关、二选一多路开关、终端电容和五条电容链路；其中，第二开关的一端接收所述的基准电压，第二开关的另一端与桥电容的另一端、终端电容的一端以及每条电容链路的输出端均相连，第二开关的控制端接收所述的采样时钟信号，终端电容的另一端与二选一多路开关的输出端相连，二选一多路开关的第一输入端为数模转换网络的输入端，二选一多路开关的第二输入端与电阻阵列相连，二选一多路开关的控制端接收所述的采样时钟信号。

6.根据权利要求4或5所述的传感器接口模块，其特征在于：所述的电容链路由电容和三选一多路开关构成；其中，电容的一端为电容链路的输出端，电容的另一端与三选一多路开关的输出端相连，三选一多路开关的第一输入端为数模转换网络的输入端，三选一多路开关的第二输入端接收所述的基准电压，三选一多路开关的第三输入端接地，三选一多路开关的第一控制端接收所述的采样时钟信号，三选一多路开关的第二控制端接收对应的开关控制系数位。

7.根据权利要求3所述的传感器接口模块，其特征在于：所述的电阻阵列包括三个反相器、两个一级开关S1~S2、四个二级开关S3~S6、八个三极开关S7~S14和八个电阻R3~R10；其中，第一反相器的输入端接收开关控制系数位D2，第二反相器的输入端接收开关控制系数位D1，第三反相器的输入端接收开关控制系数位D0，一级开关S1的一端与一级开关S2的一端和第二电容阵列相连，一级开关S1的另一端与二级开关S3的一端和二级开关S4的一端相连，一级开关S2的另一端与二级开关S5的一端和二级开关S6的一端相连，二级开关S3的另一端与三级开关S7的一端和三级开关S8的一端相连，二级开关S4的另一端与三级开关S9的一端和三级开关S10的一端相连，二级开关S5的另一端与三级开关S11的一端和三级开关S12的一端相连，二级开关S6的另一端与三级开关S13的一端和三级开关S14的一端相连，三级开关S7的另一端与电阻R3的一端相连并接地，三级开关S8的另一端与电阻R3的另一端和电阻R4的一端相连，三级开关S9的另一端与电阻R4的另一端和电阻R5的一端相连，三级开关S10的另一端与电阻R5的另一端和电阻R6的一端相连，三级开关S11的另一端与电阻R6的另一端和电阻R7的一端相连，三级开关S12的另一端与电阻R7的另一端和电阻R8的一端相连，三级开关S13的另一端与电阻R8的另一端和电阻R9的一端相连，三级开关S14的另一端与电阻R9的另一端和电阻R10的一端相连，电阻R10的另一端接收所述的基准电压，一级开关S1的控制端与第一反相器的输出端相连，一级开关S2的控制端接收开关控制系数位D2，二级开关S3和二级开关S5的控制端均与第二反相器的输出端相连，二级开关S4和二级开关S6的控制端均接收开关控制系数位D1，三级开关S7、三级开关S9、三级开关S11和三级开关S13的控制端均与第三反相器的输出端相连，三级开关S8、三级开关S10、三级开关S12和三级开关S14的控制端均接收开关控制系数位D0。

8.一种传感器接口模块，包括前级闭环放大器和与之相连的模数转换器；

所述的前级闭环放大器接收传感器提供输入的模拟电压信号，并对该信号进行放大及滤波后输出差分电压放大信号；所述的模数转换器接收所述的差分电压放大信号，并对该信号进行模数转换后输出量化信号；其特征在于：

所述的前级闭环放大器包括一个全差分运算放大器、四个电容C1~C4和两个电阻R1~R2；其中，电容C1的一端为前级闭环放大器的反相输入端，电容C1的另一端与全差分运算放大器的反相输入端、电容C3的一端和电阻R1的一端相连，电容C2的一端为前级闭环放大器的正相输入端，电容C2的另一端与全差分运算放大器的正相输入端、电容C4的一端和电阻R2的一端相连，全差分运算放大器的使能端接收给定的采样时钟信号，全差分运算放大器的正相输出端与电容C3的另一端和电阻R1的另一端相连并构成前级闭环放大器的正相输出端，全差分运算放大器的反相输出端与电容C4的另一端和电阻R2的另一端相连并构成前级闭环放大器的反相输出端；

所述的模数转换器包括两个数模转换网络、一比较器和一逐次逼近寄存器；其中，第一数模转换网络的输入端与前级闭环放大器的正相输出端相连，第二数模转换网络的输入端与前级闭环放大器的反相输出端相连，两个数模转换网络的采样使能端均接收所述的采样时钟信号，第一数模转换网络的输出端与比较器的正相输入端相连，第二数模转换网络的输出端与比较器的反相输入端相连，比较器的输出端与逐次逼近寄存器的输入端相连，逐次逼近寄存器向两个数模转换网络提供12个开关控制系数位D0~D11并输出12位数字码B0~B11。

9.根据权利要求8所述的传感器接口模块，其特征在于：所述的全差分运算放大器包括十八个MOS管M1~M18、一个反相器、一个电流源和一个共模反馈电路；其中，MOS管M1的栅极为全差分运算放大器的正相输入端，MOS管M1的源极与MOS管M2的源极和MOS管M10的漏极相连，MOS管M1的漏极与MOS管M13的栅极、MOS管M3的漏极和栅极相连，MOS管M2的栅极为全差分运算放大器的反相输入端，MOS管M2的漏极与MOS管M5的栅极、MOS管M4的漏极和栅极相连，MOS管M5的源极与MOS管M4的源极、MOS管M3的源极、MOS管M13的源极和MOS管M17的源极相连并接地，MOS管M5的漏极与MOS管M18的源极相连，MOS管M18的漏极与MOS管M6的漏极和共模反馈电路的反相输入端相连并构成全差分运算放大器的反相输出端，MOS管M6的源极与MOS管M7的漏极相连，MOS管M7的栅极与MOS管M8的栅极和共模反馈电路的输出端相连，MOS管M6的栅极与MOS管M11的栅极、MOS管M14的漏极和MOS管M15的漏极相连，MOS管M7的源极与MOS管M9的源极、MOS管M10的源极、MOS管M8的源极和MOS管M14的源极相连并接电源电压，MOS管M10的栅极与MOS管M9的栅极和漏极相连并通过电流源接地，MOS管M8的漏极与MOS管M11的源极相连，MOS管M11的漏极与MOS管M12的漏极和共模反馈电路的正相输入端相连并构成全差分运算放大器的正相输出端，MOS管M12的栅极与MOS管M18的栅极、MOS管M16的源极和MOS管M17的漏极相连，MOS管M12的源极与MOS管M13的漏极相连，MOS管M14的栅极与MOS管M16的栅极和反相器的输入端相连并构成全差分运算放大器的使能端，MOS管M15的栅极与MOS管M17的栅极和反相器的输出端相连，MOS管M15的源极接收给定的第一偏置电压，MOS管M16的漏极接收给定的第二偏置电压；

所述的共模反馈电路包括八个MOS管M19~M26；其中，MOS管M20的栅极与MOS管M20的漏极、MOS管M22的漏极和MOS管M23的漏极相连并为共模反馈电路的输出端，MOS管M20的源极与MOS管M19的源极相连并接电源电压，MOS管M19的栅极与MOS管M19的漏极、MOS管M21的漏极和MOS管M24的漏极相连，MOS管M21的源极与MOS管M22的源极和MOS管M25的漏极相连，MOS管M24的源极与MOS管M23的源极和MOS管M26的漏极相连，MOS管M22的栅极与MOS管M23的栅极相连并接收给定的共模基准电压，MOS管M21的栅极为共模反馈电路的正相输入端，MOS管M24的栅极为共模反馈电路的反相输入端，MOS管M25的栅极与MOS管M26的栅极相连并接收给定的第三偏置电压，MOS管M25的源极与MOS管M26的源极相连并接地。

10.根据权利要求8所述的传感器接口模块，其特征在于：所述的数模转换网络包括第一电容阵列、第二电容阵列、电阻阵列和桥电容；其中，所述的第一电容阵列的一端为数模转换网络的输出端，第一电容阵列的另一端与桥电容的一端相连，桥电容的另一端与第二电容阵列的一端相连，第二电容阵列的另一端与电阻阵列相连；

所述的第一电容阵列包括第一开关和四条电容链路；其中，第一开关的一端接收所述的基准电压，第一开关的另一端与桥电容的一端以及每条电容链路的输出端均相连并构成数模转换网络的输出端，第一开关的控制端接收所述的采样时钟信号；

所述的第二电容阵列包括第二开关、二选一多路开关、终端电容和五条电容链路；其中，第二开关的一端接收所述的基准电压，第二开关的另一端与桥电容的另一端、终端电容的一端以及每条电容链路的输出端均相连，第二开关的控制端接收所述的采样时钟信号，终端电容的另一端与二选一多路开关的输出端相连，二选一多路开关的第一输入端为数模转换网络的输入端，二选一多路开关的第二输入端与电阻阵列相连，二选一多路开关的控制端接收所述的采样时钟信号；

所述的电容链路由电容和三选一多路开关构成；其中，电容的一端为电容链路的输出端，电容的另一端与三选一多路开关的输出端相连，三选一多路开关的第一输入端为数模转换网络的输入端，三选一多路开关的第二输入端接收所述的基准电压，三选一多路开关的第三输入端接地，三选一多路开关的第一控制端接收所述的采样时钟信号，三选一多路开关的第二控制端接收对应的开关控制系数位；九条电容链路分别接收逐次逼近寄存器提供的9个开关控制系数位D3~D11；

所述的电阻阵列包括三个反相器、两个一级开关S1~S2、四个二级开关S3~S6、八个三极开关S7~S14和八个电阻R3~R10；其中，第一反相器的输入端接收开关控制系数位D2，第二反相器的输入端接收开关控制系数位D1，第三反相器的输入端接收开关控制系数位D0，一级开关S1的一端与一级开关S2的一端和第二电容阵列相连，一级开关S1的另一端与二级开关S3的一端和二级开关S4的一端相连，一级开关S2的另一端与二级开关S5的一端和二级开关S6的一端相连，二级开关S3的另一端与三级开关S7的一端和三级开关S8的一端相连，二级开关S4的另一端与三级开关S9的一端和三级开关S10的一端相连，二级开关S5的另一端与三级开关S11的一端和三级开关S12的一端相连，二级开关S6的另一端与三级开关S13的一端和三级开关S14的一端相连，三级开关S7的另一端与电阻R3的一端相连并接地，三级开关S8的另一端与电阻R3的另一端和电阻R4的一端相连，三级开关S9的另一端与电阻R4的另一端和电阻R5的一端相连，三级开关S10的另一端与电阻R5的另一端和电阻R6的一端相连，三级开关S11的另一端与电阻R6的另一端和电阻R7的一端相连，三级开关S 12的另一端与电阻R7的另一端和电阻R8的一端相连，三级开关S 13的另一端与电阻R8的另一端和电阻R9的一端相连，三级开关S 14的另一端与电阻R9的另一端和电阻R10的一端相连，电阻R10的另一端接收所述的基准电压，一级开关S1的控制端与第一反相器的输出端相连，一级开关S2的控制端接收开关控制系数位D2，二级开关S3和二级开关S5的控制端均与第二反相器的输出端相连，二级开关S4和二级开关S6的控制端均接收开关控制系数位D1，三级开关S7、三级开关S9、三级开关S11和三级开关S13的控制端均与第三反相器的输出端相连，三级开关S8、三级开关S 10、三级开关S 12和三级开关S14的控制端均接收开关控制系数位D0。

Images