CN103036512B - 一种具有大失调电压校正范围的动态比较器 - Google Patents

Abstract

本发明公开了一种具有大失调电压校正范围的动态比较器，包括预放大器、锁存器和基于逐次逼近逻辑的失调校正电路，其特征在于，本发明的预放大电路在其负载MOS管漏极和输出节点之间插入了共源共栅（cascode）MOS管，在cascode？MOS管的漏极（即预放大器的输出节点）和源极都连接用于校正失调电压的电容器阵列。由于cascode管对其源极阻抗的变换作用，其漏极所接电容器阵列对比较器失调电压具有大校正范围，其源极所接电容器阵列能减小比较器校正后的剩余失调电压，且漏极和源极的电容器阵列中最大电容和最小电容的比值始终，容易实现，电容器阵列具有较高的匹配度。

Description

一种具有大失调电压校正范围的动态比较器

技术领域

本发明涉及模拟电路设计领域，特别是涉及一种具有大失调电压校正范围的动态比较器。

背景技术

动态比较器由于没有静态功耗，因此功耗低。动态比较器一般使用锁存器加速信号比较的过程，因此速度快。动态比较器通常采用小尺寸器件，因此面积小。但另一方面，动态比较器的失调和噪声都比较大，限制了它在高精度电路中的应用。

基于锁存器的动态比较器一般包括预放大器和锁存器两级电路。为了校正比较器的失调电压，可以采用在预放大器的输出节点并联可调电容器阵列的方法，如图1所示。在失调电压校正过程中，比较器的输出QP和QN输入给失调校正电路，失调校正电路则在一定的算法下输出控制信号，使电容器阵列中的开关闭合或者断开，从而减小比较器的失调电压。用于失调校正的电容器阵列的一种实现方法如图2所示，它由若干条支路并联而成，每条支路包含串联的开关和电容器。各支路电容器的电容值之间通常满足2的整数倍关系，例如C0＝C，C1＝2C，C2＝4C，C3＝8C，并依此类推，Ci＝2ⁱC(i为非负整数)。开关闭合，则该支路的电容器将连接到预放大器的输出节点。开关断开，则该支路的电容器对预放大器没有作用。

以图1为例，当电容器阵列的所有开关都断开的时候，将比较器的两个输入端短接，如果比较器存在失调电压，在一个时钟周期内完成比较后，使得预放大器的输出voutn<voutp，锁存器的输出QP>QN，那么通过基于逐次逼近逻辑的失调校正电路的控制，在voutn端加入并联的电容器将抵消该失调电压的作用，使得比较器在下一次两个输入端短接的前提下比较时voutn增加。该端并联的电容器的电容值越大，对voutn的影响也越大。反之如果失调电压使得voutn>voutp，则在voutp端加入并联的电容器，使voutp增加。通常在校正过程中，第一次比较后根据比较结果接入最大的并联电容器；第二次比较后根据比较结果接入次大的并联电容器；以此类推，如果有n个电容器则比较器比较n次，每次接入到预放大器输出端的电容器的电容值逐次减小。n次比较之后，比较器的失调电压被校正为最小。基本校正过程如图3所示。i表示校正的循环次数，n为校正用电容器阵列中电容器的个数，其中C₀为最小电容器，C_n-1为最大电容器。

在这一校正方法中，接在预放大器一个输出端得电容阵列有n个电容器：C0、C1…Cn-1。最大电容器Cn-1的电容值越大，能校正的比较器的最大失调电压越大。最小电容器C0的电容值越小，比较器校正后剩余的失调电压越小。因此如果想同时具有较大的失调电压校正范围，以及较小的校正后剩余失调电压，那么就要求最大电容器Cn-1很大，且最小电容器C0很小。由于电容器阵列中的电容值一般按照2倍的关系从小到大增加，因此以上要求就意味着需要较多个数的电容器，即n的值较大，这样最大电容器和最小电容器的电容值的比很大。例如使用8个并联电容器的校正电路，最大电容值和最小电容值的比值为2^8-1＝128。由于集成电路工艺引入的制造误差，电容器电容值的差别越大，其匹配度会下降。另一方面，如果保证电容器的匹配度，使用较少个数的并联电容器校正电路，例如使用4个并联电容器，那么或者这4个电容器的电容值较小，使得比较器具有较小的校正后剩余失调电压；或者这4个电容器的电容值较大，使得比较器具有较大的失调电压校正范围。而两者是难以兼顾的。

发明内容

本发明所要解决的技术问题是，提供一种具有大失调电压校正范围的动态比较器，在保证电容器阵列中最大电容值和最小电容值具有适当比值的前提下，使得比较器同时具有大失调电压校正范围和小的校正后剩余失调电压。

本发明的技术问题通过以下技术手段予以解决：

一种具有大失调电压校正范围的动态比较器，包括预放大器、锁存器和基于逐次逼近逻辑的失调校正电路，其中，所述预放大器包括作为偏置电流源的第一NMOS管、作为差分输入对管的第二NMOS管和第三NMOS管、作为负载管的第一PMOS管和第二PMOS管、以及并联在所述预放大器的两个输出节点的第一可调电容阵列和第二电容阵列；

所述第一NMOS管的栅极接第一时钟信号，所述第二NMOS管和第三NMOS管的栅极分别接动态比较器的待比较信号、源极和第一NMOS管的漏极相连；所述第一可调电容阵列的一端与所述第二NMOS管的漏极连接、另一端接地，所述第二可调电容阵列的一端与所述第三NMOS管的漏极连接、另一端接地；

所述预放大器还包括第三PMOS管、第四PMOS管、第三可调电容阵列和第四可调电容阵列；所述第三PMOS管是所述第一PMOS管的共源共栅PMOS管，所述第四PMOS管是所述第二PMOS管的共源共栅PMOS管，所述第三PMOS管和第四PMOS管的栅极接偏置电压，所述第三PMOS管的源极与所述第一PMOS管的漏极连接、漏极与所述第二NMOS管的漏极连接至预放大器的一个输出节点，所述第四PMOS管的源极与所述第二PMOS管的漏极连接、漏极与所述第三NMOS管(MN2)的漏极连接至预放大器的另一个输出节点；所述第三可调电容阵列的一端与所述第三PMOS管的源极连接、另一端接地；所述第四可调电容阵列的一端与所述第四PMOS管的源极连接、另一端接地，所述第一可调电容阵列和第三可调电容阵列受所述失调校正电路的第一输出信号控制，所述第二可调电容阵列和第四可调电容阵列受所述失调校正电路的第二输出信号(DN)控制。

优选地：

所述第一可调电容阵列、第二可调电容阵列、第三可调电容阵列和第四可调电容阵列均包括多条并联的支路，每条支路串联一个开关和一个电容器，所述第一可调电容阵列和第三可调电容阵列的所述开关受所述失调校正电路的第一输出信号控制，所述第二可调电容阵列和第四可调电容阵列的所述开关受所述失调校正电路的第二输出信号控制。

所述开关为MOS管。

所述第一输出信号的高位信号用于控制所述第一可调电容阵列的所述开关、低位信号用于控制所述第三可调电容阵列的所述开关；所述第二输出信号高位信号用于控制所述第二可调电容阵列的所述开关、低位信号用于控制所述第四可调电容阵列的所述开关。

所述第一可调电容阵列、第二可调电容阵列、第三可调电容阵列和第四可调电容阵列采用相同的电容阵列。

各个所述可调电容阵列均包括n个电容器：C0、C1…Cn-1，其中C0各个电容器Ci的电容值Ci＝2ⁱC。

与现有技术相比，本发明的动态比较器在其预放大器负载MOS管MP5/MP6的漏极上增加共源共栅(cascode)MOS管MP3/MP4。MP3/MP4管的源极和漏极都接到地的电容器阵列。通过适当的偏置电压Vbias的设置，在比较器比较过程中，MP3/MP4管处于饱和区。以MP3管为例，设其跨导为g_m，输出电阻为r_o，源极所接到地的等效电容值为C_source，由于cascode管的阻抗变换作用，在MP3管的漏极得到的等效阻抗如公式(1)，从公式(1)可以得到公式(2)，即接在MP3管源极的大电容C_source可以等效为在MP3管漏极的小电容C_{eq_source}。

$\left|Z_{eq\_source}\right|\&ap;\left(g_m{r}_o\right)\left|\frac{1}{{\mathrm{sC}}_{source}}\right|=\left|\frac{1}{s\left(\frac{C_{source}}{g_m{r}_o}\right)}\right|---\left(1\right)$

$C_{eq\_source}\&ap;\frac{C_{source}}{g_m{r}_o}|g_m{r}_o>1---\left(2\right)$

根据以上的分析，如果cascode管MP3/MP4的源极和漏极接有同样电容值的电容器，那么管子漏极所接的电容器对失调电压具有较强的调谐作用；而管子源极所接的电容器等效到漏极的电容值变小，对失调电压具有较弱的调谐作用，因此，可以使漏极的电容器阵列调节较大范围的失调电压，而源极的电容器阵列实现较小的剩余失调电压。此时cascode管源极和漏极电容器阵列中的最大电容值和最小电容值的比值是相同的，且不需要很大的电容比值，避免使用大比例差别的电容器，从而可提高电容器的匹配度；在保证动态比较器失调电压校正精度的同时，具有较大的失调电压校正范围。

附图说明

图1是使用电容器阵列校正失调的动态比较器电路原理图；

图2是图1中电容器阵列的一种实现方法；

图3是使用电容器的校正电路的基本校正过程；

图4是本发明提出的动态比较器电路原理图；

图5是图4中电容器阵列的一种实现方法。

具体实施方式

下面对照附图，对具有大失调电压校正范围的动态比较器的实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

图4是本发明提出的动态比较器原理图。该动态比较器由预放大器、锁存器和基于逐次逼近逻辑的失调校正电路构成。

预放大器中，NMOS管MN0是偏置电流源，其栅极接外部提供的时钟信号CLK。MN1和MN2管是差分输入对管，也是NMOS管，其栅极分别接待比较的信号，在比较器进行校正时，两个输入端口短接。PMOS管MP5和MP6管是负载MOS管，其栅极接外部提供的时钟信号CLK。PMOS管MP3管是MP5管的cascode管，MP4管是MP6管的cascode管，MP3/MP4管的栅极外接偏置电压Vbias，MP3管的源极与MP5管的漏极连接、漏极与MN1管的漏极连接至预放大器的一个输出节点Voutn，MP4管的源极与MP6管的漏极连接、漏极与MN2管的漏极连接至预放大器的另一个输出节点Voutp。当比较器进行校正的时候，MP3/MP4管工作在饱和区。校正用的可调电容器阵列Carray1和Carray2分别接在预放大器的输出节点voutn和voutp；可调电容器阵列Carray3和Carray4分别接在预放大器的MP3/MP4管的源极vintn和vintp。

锁存器由MN7-MN10，MP11-MP13管构成。其中MN7管的栅极接预放大器的输出Voutn；MN8管的栅极接预放大器的输出Voutp。MN9和MP11管构成反相器；MN10和MP12管构成另一个反相器。两个反相器交叉连接，其输出是QP和QN。MP13管为电流源，其栅极外接时钟信号CLKN。CLK和CLKN是两相时钟。

基于逐次逼近逻辑的失调校正电路的输入信号包含锁存器的输出QP和QN。校正电路根据QP和QN的大小关系，按照一定的算法输出控制电容阵列开关的数字控制信号DP和DN。此外RST信号是比较器开始校正时的复位信号，CAL是比较器校正完成后的状态输出信号。

校正用的可调电容器阵列Carray1、Carray2、Carray3和Carray4的实现方法如图5所示，其包括多条并联的支路，每条支路串联有一个开关和一个电容器，本实施例每个电容阵列包括n＝4个电容器，其电容器的电容取值可设计为：C0＝C4＝C，C1＝C5＝2C，C2＝C6＝4C，C3＝C7＝8C。这样电容器阵列中的最大电容和最小电容的比值为8。电容器阵列Carray1和Carray2对失调电压具有较大的校正作用，其开关的控制信号是DP/DN的高位信号。DP信号的最高位DP7控制阵列Carray1中最大电容器C7的通断；DN信号的最高位DN7控制阵列Carray2中最大电容器C7的通断。其余电容器的控制方式如图类推。电容器阵列Carray3和Carray4对失调电压具有较小的校正作用，其开关的控制信号是DP/DN的低位信号。DP信号的DP3控制阵列Carray3中最大电容器C3的通断；DN信号的DN3控制阵列Carray4中最大电容器C3的通断。其余电容器的控制方式如图类推。

该动态比较器的校正过程和图3类似，其区别在于DP/DN的高4位控制阵列Carray1/Carray2中的电容器是否和voutn/voutp节点相连；DP/DN的低4位控制阵列Carray3/Carray4中的电容器是否和vintn/vintp节点相连。通过8次比较，根据DP/DN的数字输出信号将对应的电容器连接到预放大器的节点上，从而完成对动态比较器的失调校正。

由上述技术方案可知，本发明所述的动态比较器在预放大器的负载MOS管漏极和输出节点之间插入了cascodeMOS管，在cascodeMOS管的漏极(即预放大器的输出节点)和源极都连接用于校正失调电压的电容器阵列。由于cascode管对其源极阻抗的变换作用，其漏极所接电容器阵列对比较器失调电压具有大校正范围，其源极所接电容器阵列能减小比较器校正后的剩余失调电压，且漏极和源极的电容器阵列中最大电容和最小电容的比值始终，容易实现，电容器阵列具有较高的匹配度。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (2)

1.一种具有大失调电压校正范围的动态比较器，包括预放大器、锁存器和基于逐次逼近逻辑的失调校正电路，其中，所述预放大器包括作为偏置电流源的第一NMOS管(MN0)、作为差分输入对管的第二NMOS管(MN1)和第三NMOS管(MN2)、作为负载管的第一PMOS管(MP5)和第二PMOS管(MP6)、以及并联在所述预放大器的两个输出节点的第一可调电容阵列(Carray1)和第二可调电容阵列(Carray2)；

所述第一NMOS管(MN0)的栅极接第一时钟信号(CLK)，所述第二NMOS管(MN1)和第三NMOS管(MN2)的栅极分别接动态比较器的待比较信号(Vinp、Vinn)、源极和第一NMOS管(MN0)的漏极相连；所述第一可调电容阵列(Carray1)的一端与所述第二NMOS管(MN1)的漏极连接、另一端接地，所述第二可调电容阵列(Carray2)的一端与所述第三NMOS管(MN2)的漏极连接、另一端接地，

其特征在于：

所述预放大器还包括第三PMOS管(MP3)、第四PMOS管(MP4)、第三可调电容阵列(Carray3)和第四可调电容阵列(Carray4)；所述第三PMOS管(MP3)是所述第一PMOS管(MP5)的共源共栅PMOS管，所述第四PMOS管(MP4)是所述第二PMOS管(MP6)的共源共栅PMOS管，所述第三PMOS管(MP3)和第四PMOS管(MP4)的栅极接偏置电压(Vbias)，所述第三PMOS管(MP3)的源极与所述第一PMOS管(MP5)的漏极连接、漏极与所述第二NMOS管(MN1)的漏极连接至预放大器的一个输出节点，所述第四PMOS管(MP4)的源极与所述第二PMOS管(MP6)的漏极连接、漏极与所述第三NMOS管(MN2)的漏极连接至预放大器的另一个输出节点；所述第三可调电容阵列(Carray3)的一端与所述第三PMOS管(MP3)的源极连接、另一端接地；所述第四可调电容阵列(Carray4)的一端与所述第四PMOS管(MP4)的源极连接、另一端接地，所述第一可调电容阵列(Carray1)和第三可调电容阵列(Carray3)的电容器的开关受所述失调校正电路的第一输出信号(DP)控制，所述第二可调电容阵列(Carray2)和第四可调电容阵列(Carray4)的电容器的开关受所述失调校正电路的第二输出信号(DN)控制；所述第三PMOS管的漏极所接电容器阵列对比较器失调电压具有大校正范围，所述第三PMOS管的源极所接电容器阵列能减小比较器校正后的剩余失调电压；

所述第一可调电容阵列(Carray1)、第二可调电容阵列(Carray2)、第三可调电容阵列(Carray3)和第四可调电容阵列(Carray4)均包括多条并联的支路，每条支路串联一个开关和一个电容器，所述第一可调电容阵列(Carray1)和第三可调电容阵列(Carray3)的所述开关受所述失调校正电路的第一输出信号(DP)控制，所述第二可调电容阵列(Carray2)和第四可调电容阵列(Carray4)的所述开关受所述失调校正电路的第二输出信号(DN)控制；

所述开关为MOS管；

所述第一输出信号(DP)的高位信号用于控制所述第一可调电容阵列(Carray1)的所述开关、低位信号用于控制所述第三可调电容阵列(Carray3)的所述开关；所述第二输出信号(DN)高位信号用于控制所述第二可调电容阵列(Carray2)的所述开关、低位信号用于控制所述第四可调电容阵列(Carray4)的所述开关；

所述第一可调电容阵列(Carray1)、第二可调电容阵列(Carray2)、第三可调电容阵列(Carray3)和第四可调电容阵列(Carray4)采用相同的电容阵列。

2.根据权利要求1所述的动态比较器，其特征在于：各个所述可调电容阵列均包括n个电容器：C0、C1…Cn-1，其中C0各个电容器Ci的电容值Ci＝2ⁱC。