CN106059587B - 一种高速低失调电压比较器电路 - Google Patents

一种高速低失调电压比较器电路 Download PDF

Info

Publication number
CN106059587B
CN106059587B CN201610344734.0A CN201610344734A CN106059587B CN 106059587 B CN106059587 B CN 106059587B CN 201610344734 A CN201610344734 A CN 201610344734A CN 106059587 B CN106059587 B CN 106059587B
Authority
CN
China
Prior art keywords
nmos tube
tube
grid
drain electrode
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610344734.0A
Other languages
English (en)
Other versions
CN106059587A (zh
Inventor
胡进
刘马良
朱樟明
丁瑞雪
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610344734.0A priority Critical patent/CN106059587B/zh
Publication of CN106059587A publication Critical patent/CN106059587A/zh
Application granted granted Critical
Publication of CN106059587B publication Critical patent/CN106059587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高速低失调电压比较器电路，其包括：三级前置的低增益高带宽预放大器电路和一级高速锁存电路，其中，锁存电路采用两对交叉耦合的正反馈结构，所以可以快速得到比较结果；前置预放大器电路的作用是将微弱的信号放大，一方面可以减小锁存器的传输延时，另一方面可以降低锁存器的等效输入失调电压。

Description

一种高速低失调电压比较器电路
技术领域
本发明涉及一种电压比较器电路，具体涉及一种高速低失调电压比较器电路，属于微电子技术领域。
背景技术
比较器是一种将输入信号与参考信号作比较然后产生逻辑输出电平的模块，其广泛的应用于模拟信号到数字信号的转换中，并且是混合信号电路设计中的一个关键模块。
在模拟信号到数字信号的转换中，比较器的速度是整体转换速度的一个限制因素。
比较器另一个极为重要的指标是失调电压，它描述了比较器可以做出正确判决的最小输入信号。对于流水线ADC而言，比较器的失调至少要小于数字校正范围。对于单级位数较多的流水线ADC而言，其失调电压需要非常小。
鉴于以上原因,设计一种高速低失调电压比较器电路就成了需求。
发明内容
本发明的目的在于提供一种高速、低失调电压比较器电路。
为了实现上述目标，本发明采用如下的技术方案：
一种高速低失调电压比较器电路，其特征在于，包括：三级前置的低增益高带宽预放大器电路和一级高速锁存电路，其中，
前述高速锁存电路由NMOS管ML1、NMOS管ML2、NMOS管ML3、NMOS管ML4、NMOS管ML5、NMOS管ML6、PMOS管ML7、PMOS管ML8、PMOS管ML9和电容C1、电容C2组成；
前述高速锁存电路的连接过程为：NMOS管ML1的栅极接时钟控制信号CLK_SAMPLE，NMOS管ML1和NMOS管ML2的源极和衬底接地，NMOS管ML2的栅极接偏置电压VBIAS，NMOS管ML1和NMOS管ML2的漏极相连；NMOS管ML3和NMOS管ML4的源极相连并相连NMOS管ML1和NMOS管ML2的漏极，NMOS管ML3和NMOS管ML4的衬底接地，NMOS管ML3的栅极与NMOS管ML5的漏极相连，NMOS管ML4的栅极与NMOS管ML6的漏极相连，NMOS管ML3的漏极与高速锁存电路的输出端OUTL_P相连，NMOS管ML4的漏极与高速锁存电路的输出端OUTL_N相连；电容C1的一端与高速锁存电路的输出端OUTL_N相连、另一端与NMOS管ML3栅极相连，电容C2的一端与高速锁存电路的输出端OUTL_P相连、另一端与NMOS管ML4的栅极相连；PMOS管ML7的栅极与控制信号CLK_SAMPLE相连，PMOS管ML7的源极和漏极分别和高速锁存电路的输出端OUTL_N和OUTL_P相连；PMOS管ML8和PMOS管ML9的源极和衬底均与电源VDD相连，PMOS管ML8的栅极以及PMOS管ML9的漏极和高速锁存电路的输出端OUTL_N相连，PMOS管ML9的栅极以及PMOS管ML8的漏极和高速锁存电路的输出端OUTL_P相连；NMOS管ML5和NMOS管ML6的栅极与控制信号CLK_HOLD相连，NMOS管ML5和NMOS管ML6的衬底均接地，NMOS管ML5的源极与输入端IN_P相连，NMOS管ML5管的漏极与ML3的栅极相连，NMOS管ML6的源极接输入信号IN_N相连，NMOS管ML6的漏极与NMOS管ML4的栅端相连。
前述的高速低失调电压比较器电路，其特征在于，还包括：NMOS管M1和NMOS管M2，
二者的连接过程为：NMOS管M1的源极与比较器电路的输入端VIN_N相连，漏极与第二级低增益高带宽预放大器电路的输出端PA_OUT_N2连接，栅极与控制信号CLK_SAMP_IN相连，衬底接地；NMOS管M2的源极与比较器电路的输入端VIN_P相连，漏极与第二级低增益高带宽预放大器电路的输出端PA_OUT_P2连接，栅极与控制信号CLK_SAMP_IN相连，衬底接地。
前述的高速低失调电压比较器电路，其特征在于，还包括：由两个传输门和一个采样电容CS组成的采样电路，其中，采样DATA_IN的传输门由NMOS管MS2和PMOS管MS1组成，采样REF_IN的传输门由PMOS管MS3和NMOS管MS4构成，
前述采样电路的连接过程为：NMOS管MS2的源极和PMOS管MS1的源极与输入信号DATA_IN相连，PMOS管MS1的栅极与时钟信号CLK_SAMP_P相连，PMOS管MS1的漏极与NMOS管MS2的漏极相连，PMOS管MS1的衬底接电源VDD，NMOS管MS2的栅极与时钟信号CLK_SAMP_N相连，NMOS管MS2的衬底接地；NMOS管MS4的源极和PMOS管MS3的源极与输入信号REF_IN相连，PMOS管MS3的栅极与时钟信号CLK_HOLD_P相连，PMOS管MS3的漏极与NMOS管MS4的漏极相连，PMOS管MS3的衬底接电源VDD，NMOS管MS4的栅极与时钟信号CLK_HOLD_N相连，NMOS管MS4的衬底接地；电容Cs的一侧与NMOS管MS2的漏极和NMOS管S4的漏极相连、另一侧作为输出端。
前述的高速低失调电压比较器电路，其特征在于，前述前置的低增益高带宽预放大器电路由NMOS管MP1、NMOS管MP2、NMOS管MP3、NMOS管MP4和NMOS管MP5组成，
前述前置的低增益高带宽预放大器电路的连接过程为：NMOS管MP1的栅极与偏置电压VBIAS相连，NMOS管MP1的源极和衬底接地，NMOS管MP1的漏极与NMOS管MP3和NMOS管MP2的源极相连；NMOS管MP2的栅极与输入端VIN_P相连，NMOS管MP2的源极与NMOS管MP3的源极相连，NMOS管MP2的漏极与输出端OUT_N相连，NMOS管MP3的栅极与输入信号VIN_N端相连，NMOS管MP3的漏极与输出端OUT_P相连；NMOS管MP4的栅极与漏极与电源VDD相连，NMOS管MP4的衬底接地，NMOS管MP4的源极与输出端OUT_N相连，NMOS管MP5的栅极和漏极与电源VDD相连，NMOS管MP5的衬底接地，NMOS管MP5的源极与输出端OUT_P相连。
本发明的有益之处在于：
(1)因为锁存电路采用两对交叉耦合的正反馈结构，所以本发明的比较器电路可以快速得到比较结果，即具有较高的判决速度；
(2)因为在锁存电路前设置了三级低增益高带宽预放大器电路，预放大器电路一方面可以减小锁存器的传输延时，另一方面可以降低锁存器的等效输入失调电压，所以本发明的比较器电路具有较低的失调电压。
附图说明
图1是本发明的高速低失调电压比较器电路的结构示意图；
图2是采样电路的结构示意图；
图3是前置的预放大器电路的结构示意图；
图4是图3中的预放大器电路的频率响应图；
图5是高速锁存电路的结构示意图；
图6是加入开关电流管的瞬态仿真图；
图7是未加入开关电流管的瞬态仿真图；
图8是500次monte carlo累计概率图；
图9是500次monte carlo正态概率图。
具体实施方式
以下结合附图和具体实施例对本发明作具体的介绍。
参照图1，本发明的高速低失调电压比较器电路包括：三级前置的低增益高带宽预放大器电路和一级高速锁存电路(LATCH)。
下面分别介绍预低增益高带宽预放大器电路和一级高速锁存电路(LATCH)的结构。
一、高速锁存电路(LATCH)
参照图5，高速锁存电路(LATCH)由NMOS管ML1、NMOS管ML2、NMOS管ML3、NMOS管ML4、NMOS管ML5、NMOS管ML6、PMOS管ML7、PMOS管ML8、PMOS管ML9和电容C1、电容C2组成。
高速锁存电路(LATCH)的连接过程为：NMOS管ML1的栅极接时钟控制信号CLK_SAMPLE，NMOS管ML1和NMOS管ML2的源极和衬底接地，NMOS管ML2的栅极接偏置电压VBIAS，NMOS管ML1和NMOS管ML2的漏极相连；NMOS管ML3管和NMOS管ML4管的源极相连并相连NMOS管ML1和NMOS管ML2的漏极，NMOS管ML3和NMOS管ML4的衬底接地，NMOS管ML3的栅极与NMOS管ML5的漏极相连，NMOS管ML4的栅极与NMOS管ML6的漏极相连，NMOS管ML3的漏极与高速锁存电路的输出端OUTL_P相连，NMOS管ML4的漏极与高速锁存电路的输出端OUTL_N相连；电容C1的一端与高速锁存电路的输出端OUTL_N相连、另一端与NMOS管ML3栅极相连，电容C2的一端与高速锁存电路的输出端OUTL_P相连、另一端与NMOS管ML4的栅极相连；PMOS管ML7的栅极与控制信号CLK_SAMPLE相连，PMOS管ML7的源极和漏极分别和高速锁存电路的输出端OUTL_N和OUTL_P相连；PMOS管ML8和PMOS管ML9的源极和衬底均与电源VDD相连，PMOS管ML8的栅极以及PMOS管ML9的漏极和高速锁存电路的输出端OUTL_N相连，PMOS管ML9的栅极以及PMOS管ML8的漏极和高速锁存电路的输出端OUTL_P相连；NMOS管ML5和NMOS管ML6的栅极与控制信号CLK_HOLD相连，NMOS管ML5和NMOS管ML6的衬底均接地，NMOS管ML5的源极与输入端IN_P相连，NMOS管ML5管的漏极与ML3的栅极相连，NMOS管ML6的源极接输入信号IN_N相连，NMOS管ML6的漏极与NMOS管ML4的栅端相连。
高速锁存器(LATCH)的工作分为：复位阶段、再生阶段。两个阶段的切换由时钟控制信号CLK_SAMPLE和CLK_HOLD完成。CLK_SAMPLE与CLK_HOLD为两相非交叠时钟。
当时钟信号CLK_SAMPLE为低CLK_HOLD为高时，高速锁存器(LATCH)处于复位阶段。复位阶段时，(1)NMOS管ML1(开关电流管)关断，节省了功耗；(2)PMOS管ML7导通，输出端通过PMOS管ML7被短接，从而被拉平至一个共模电平，该电平的大小由上下管子的尺寸以及偏置电压确定；(3)NMOS管ML5、NMOS管ML6导通，由前置预放大器放大后的信号被采样至电容C1和电容C2中。
当时钟信号CLK_SAMPLE为高CLK_HOLD为低时，高速锁存器(LATCH)处于再生阶段。再生阶段时，(1)NMOS管ML1打开，注入一股电流，加速锁存器再生速度；(2)NMOS管ML5、NMOS管ML6以及PMOS管ML7关断，前置预放大器与锁存器隔离；(3)电容C1、C2悬空，两端压差不再发生变化；(4)NMOS管ML3与NMOS管ML4通过悬空电容C1和C2形成了交叉耦合的正反馈结构，和PMOS管ML8、PMOS管ML9形成的交叉耦合正反馈结构一起加快再生速度。
高速锁存电路(LATCH)的特点：
1、结合偏置电流管和开关电流管，在复位阶段关闭，节省功耗；在再生阶段打开，增加电路跨倒，加速锁存器再生时间；
2、输入端加入了电容C1和电容C2，使得输入对管形成一个交叉耦合的正反馈结构，加快了高速锁存器(LATCH)的再生速度；
3、电容C1和电容C2还作为高速锁存器(LATCH)的采样电容，将前置的预放大器的输出采样到高速锁存器(LATCH)的输入端，从而更好的保持高速锁存器(LATCH)的输入信号。
二、低增益高带宽预放大器电路
参照图3，前置的低增益高带宽预放大器电路由NMOS管MP1、NMOS管MP2、NMOS管MP3、NMOS管MP4和NMOS管MP5组成。
前置的低增益高带宽预放大器电路的连接过程为：NMOS管MP1的栅极与偏置电压VBIAS相连，NMOS管MP1的源极和衬底接地，NMOS管MP1的漏极与NMOS管MP3和NMOS管MP2的源极相连；NMOS管MP2的栅极与输入端VIN_P相连，NMOS管MP2的源极与NMOS管MP3的源极相连，NMOS管MP2的漏极与输出端OUT_N相连，NMOS管MP3的栅极与输入信号VIN_N端相连，NMOS管MP3的漏极与输出端OUT_P相连；NMOS管MP4的栅极与漏极与电源VDD相连，NMOS管MP4的衬底接地，NMOS管MP4的源极与输出端OUT_N相连，NMOS管MP5的栅极和漏极与电源VDD相连，NMOS管MP5的衬底接地，NMOS管MP5的源极与输出端OUT_P相连。
NMOS管MP4和NMOS管MP5接成二极管形式，使得预放大器电路的输出阻抗较低，这种接法使得预放大器电路带宽较高，可以加快预放大器电路的建立时间。
此外，在该前置的预放大器电路中，所有的MOS管均为NMOS管。由于NMOS的载流子迁移率高，所以这种全NMOS的前置预放大器电路比传统的带有PMOS管的前置预放大器电路速度更快。由于单级预放大器电路的增益较低(只有8dB)，所以本发明采用了三级预放大器电路，使得增益要求得到了满足，极大的降低了比较器的整体失调。
图4是预放大器电路的频率响应图。从图4中我们可以看出：-3dB带宽为3.975GHz，说明本发明的预放大器电路具有较快的建立时间。
前置的预放大器电路的特点：
1、电路中所有MOS管均为NMOS管，NMOS载流子迁移速率高，相比传统带有PMOS管的前置预放大器速度快；
2、二极管接法作为有源负载，输出阻抗低，特征频率高，相比于传统的前置预放大器速度得到极大提升。
由于高速锁存电路(LATCH)采用了交叉耦合的正反馈结构，再生时间很短，可以很快的得到比较结果，但锁存电路的失调电压较大，且会产生回踢噪声，故需要采用预放大器进行隔离。前置预放大器电路的作用是将微弱的信号放大，一方面可以减小锁存器的传输延时，另一方面可以降低锁存器的等效输入失调电压。
具有上述结构的比较器电路可以作为连续时间比较器使用。
当然，我们还可以对上述连续时间比较器的结构做改动，使其成为一个开关电容比较器，具体是在前置的预放大器电路中增设两个开关管，分别记为NMOS管M1、NMOS管M2。
参照图1，NMOS管M1和NMOS管M2的连接过程为：NMOS管M1的源极与比较器电路的输入端VIN_N相连，漏极与第二级低增益高带宽预放大器电路的输出端PA_OUT_N2连接，栅极与控制信号CLK_SAMP_IN相连，衬底接地；NMOS管M2的源极与比较器电路的输入端VIN_P相连，漏极与第二级低增益高带宽预放大器电路的输出端PA_OUT_P2连接，栅极与控制信号CLK_SAMP_IN相连，衬底接地。
作为一种优选的方案，我们还可以在前置预放大器电路的前面连接采样电路。
参照图2，采样电路由两个传输门和一个采样电容CS组成，其中，采样DATA_IN的传输门由NMOS管MS2和PMOS管MS1组成，采样REF_IN的传输门由PMOS管MS3和NMOS管MS4构成。
该采样电路的连接过程为：NMOS管MS2的源极和PMOS管MS1的源极与输入信号DATA_IN相连，PMOS管MS1的栅极与时钟信号CLK_SAMP_P相连，PMOS管MS1的漏极与NMOS管MS2的漏极相连，PMOS管MS1的衬底接电源VDD，NMOS管MS2的栅极与时钟信号CLK_SAMP_N相连，NMOS管MS2的衬底接地；NMOS管MS4的源极和PMOS管MS3的源极与输入信号REF_IN相连，PMOS管MS3的栅极与时钟信号CLK_HOLD_P相连，PMOS管MS3的漏极与NMOS管MS4的漏极相连，PMOS管MS3的衬底接电源VDD，NMOS管MS4的栅极与时钟信号CLK_HOLD_N相连，NMOS管MS4的衬底接地；电容Cs的一侧与NMOS管MS2的漏极和NMOS管S4的漏极相连、另一侧作为输出端。
最后将图2采样电路的OUT端口接图1中的VIN端口。
当连接REF_IN的传输门处于导通阶段，此时对应于图1中M1、M2管导通阶段，运放被接成单位增益负反馈形式，提供采样参考信号REF_IN所需的共模电平。REF_IN被采样至采样电容Cs且在该采样过程中可以同时完成输入端失调消除的功能。当连接REF_IN的传输门关断，连接DATA_IN的传输门导通，完成DATA_IN与REF_IN做差的功能，比较器对该结果进行判决，输出对应的逻辑电平。
因为电容Cs既被用作采样REF_IN信号，又被复用为做差单元，所以连接图2采样电路后，使得前端采样网络电容负载减小，从而加快了采样以及做差速度。
图6是加入开关电流管的瞬态仿真图。由图6可以看出：当加入开关电流管后，比较器的判决时间为206ps。
图7是未加入开关电流管的瞬态仿真图。由图7可以看出：当不加入开关电流管时，比较器的判决时间为1.06ns。
由图6和图7的对比可以看出：加入开关电流管后可以大幅的提高比较器的判决时间，这使得该比较器应用于流水线ADC中的子ADC成为可能。
当对比较器输入慢斜坡信号，加入工艺和失配误差后，我们对比较器进行了motecarlo仿真测试。
图8是500次monte carlo累计概率图，图9是正态概率图。
由图8和图9可知：比较器的失调电压期望为90.55uV，标准差为5.47mV，失调电压较小，可以满足一般ADC的数字校准范围的要求。
需要说明的是，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

Claims (4)

1.一种高速低失调电压比较器电路，其特征在于，包括：三级前置的低增益高带宽预放大器电路和一级高速锁存电路，其中，
所述高速锁存电路由NMOS管ML1、NMOS管ML2、NMOS管ML3、NMOS管ML4、NMOS管ML5、NMOS管ML6、PMOS管ML7、PMOS管ML8、PMOS管ML9和电容C1、电容C2组成；
所述高速锁存电路的连接过程为：NMOS管ML1的栅极接时钟控制信号CLK_SAMPLE，NMOS管ML1和NMOS管ML2的源极和衬底接地，NMOS管ML2的栅极接偏置电压VBIAS，NMOS管ML1和NMOS管ML2的漏极相连；NMOS管ML3和NMOS管ML4的源极相连并相连NMOS管ML1和NMOS管ML2的漏极，NMOS管ML3和NMOS管ML4的衬底接地，NMOS管ML3的栅极与NMOS管ML5的漏极相连，NMOS管ML4的栅极与NMOS管ML6的漏极相连，NMOS管ML3的漏极与高速锁存电路的输出端OUTL_P相连，NMOS管ML4的漏极与高速锁存电路的输出端OUTL_N相连；电容C1的一端与高速锁存电路的输出端OUTL_N相连、另一端与NMOS管ML3栅极相连，电容C2的一端与高速锁存电路的输出端OUTL_P相连、另一端与NMOS管ML4的栅极相连；PMOS管ML7的栅极与控制信号CLK_SAMPLE相连，PMOS管ML7的源极和漏极分别和高速锁存电路的输出端OUTL_N和OUTL_P相连；PMOS管ML8和PMOS管ML9的源极和衬底均与电源VDD相连，PMOS管ML8的栅极以及PMOS管ML9的漏极和高速锁存电路的输出端OUTL_N相连，PMOS管ML9的栅极以及PMOS管ML8的漏极和高速锁存电路的输出端OUTL_P相连；NMOS管ML5和NMOS管ML6的栅极与控制信号CLK_HOLD相连，NMOS管ML5和NMOS管ML6的衬底均接地，NMOS管ML5的源极与输入端IN_P相连，NMOS管ML5管的漏极与ML3的栅极相连，NMOS管ML6的源极接输入信号IN_N相连，NMOS管ML6的漏极与NMOS管ML4的栅端相连。
2.根据权利要求1所述的高速低失调电压比较器电路，其特征在于，还包括：NMOS管M1和NMOS管M2，
二者的连接过程为：NMOS管M1的源极与比较器电路的输入端VIN_N相连，漏极与第二级低增益高带宽预放大器电路的输出端PA_OUT_N2连接，栅极与控制信号CLK_SAMP_IN相连，衬底接地；NMOS管M2的源极与比较器电路的输入端VIN_P相连，漏极与第二级低增益高带宽预放大器电路的输出端PA_OUT_P2连接，栅极与控制信号CLK_SAMP_IN相连，衬底接地。
3.根据权利要求2所述的高速低失调电压比较器电路，其特征在于，还包括：由两个传输门和一个采样电容CS组成的采样电路，其中，采样DATA_IN的传输门由NMOS管MS2和PMOS管MS1组成，采样REF_IN的传输门由PMOS管MS3和NMOS管MS4构成，
所述采样电路的连接过程为：NMOS管MS2的源极和PMOS管MS1的源极与输入信号DATA_IN相连，PMOS管MS1的栅极与时钟信号CLK_SAMP_P相连，PMOS管MS1的漏极与NMOS管MS2的漏极相连，PMOS管MS1的衬底接电源VDD，NMOS管MS2的栅极与时钟信号CLK_SAMP_N相连，NMOS管MS2的衬底接地；NMOS管MS4的源极和PMOS管MS3的源极与输入信号REF_IN相连，PMOS管MS3的栅极与时钟信号CLK_HOLD_P相连，PMOS管MS3的漏极与NMOS管MS4的漏极相连，PMOS管MS3的衬底接电源VDD，NMOS管MS4的栅极与时钟信号CLK_HOLD_N相连，NMOS管MS4的衬底接地；电容Cs的一侧与NMOS管MS2的漏极和NMOS管S4的漏极相连、另一侧作为输出端。
4.根据权利要求1所述的高速低失调电压比较器电路，其特征在于，所述前置的低增益高带宽预放大器电路由NMOS管MP1、NMOS管MP2、NMOS管MP3、NMOS管MP4和NMOS管MP5组成，
所述前置的低增益高带宽预放大器电路的连接过程为：NMOS管MP1的栅极与偏置电压VBIAS相连，NMOS管MP1的源极和衬底接地，NMOS管MP1的漏极与NMOS管MP3和NMOS管MP2的源极相连；NMOS管MP2的栅极与输入端VIN_P相连，NMOS管MP2的源极与NMOS管MP3的源极相连，NMOS管MP2的漏极与输出端OUT_N相连，NMOS管MP3的栅极与输入信号VIN_N端相连，NMOS管MP3的漏极与输出端OUT_P相连；NMOS管MP4的栅极与漏极与电源VDD相连，NMOS管MP4的衬底接地，NMOS管MP4的源极与输出端OUT_N相连，NMOS管MP5的栅极和漏极与电源VDD相连，NMOS管MP5的衬底接地，NMOS管MP5的源极与输出端OUT_P相连。
CN201610344734.0A 2016-05-23 2016-05-23 一种高速低失调电压比较器电路 Active CN106059587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610344734.0A CN106059587B (zh) 2016-05-23 2016-05-23 一种高速低失调电压比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610344734.0A CN106059587B (zh) 2016-05-23 2016-05-23 一种高速低失调电压比较器电路

Publications (2)

Publication Number Publication Date
CN106059587A CN106059587A (zh) 2016-10-26
CN106059587B true CN106059587B (zh) 2019-04-23

Family

ID=57176602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610344734.0A Active CN106059587B (zh) 2016-05-23 2016-05-23 一种高速低失调电压比较器电路

Country Status (1)

Country Link
CN (1) CN106059587B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108011635B (zh) * 2016-10-31 2020-12-08 深圳市中兴微电子技术有限公司 一种动态比较器及其失调校准的方法
CN110098824B (zh) * 2019-05-09 2020-10-09 中国电子科技集团公司第二十四研究所 基于衬底增强型的比较器及电子设备
CN113364435B (zh) * 2020-03-04 2024-03-29 北京钛方科技有限责任公司 一种锁存比较器电路及锁存比较实现方法
CN111600607B (zh) * 2020-05-13 2022-04-15 清华大学 一种宽带低功耗比较器电路
CN114389585A (zh) * 2022-01-13 2022-04-22 电子科技大学 一种高速低失调锁存比较器
CN114448438B (zh) * 2022-04-02 2022-07-15 杰创智能科技股份有限公司 逐次逼近型模数转换器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562441A (zh) * 2008-10-08 2009-10-21 西安电子科技大学 一种低失调的超高速比较器
CN102571093A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 比较器及a/d转换器
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
CN103973273A (zh) * 2013-01-24 2014-08-06 西安电子科技大学 一种高速、高精度、低失调全差分动态比较器
CN104242879A (zh) * 2013-06-20 2014-12-24 西安电子科技大学 一种用于高速模数转换器的高速低失调动态比较器
CN104639167A (zh) * 2015-02-04 2015-05-20 东南大学 一种应用于低功耗Pipeline ADC的比较器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562441A (zh) * 2008-10-08 2009-10-21 西安电子科技大学 一种低失调的超高速比较器
CN102571093A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 比较器及a/d转换器
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
CN103973273A (zh) * 2013-01-24 2014-08-06 西安电子科技大学 一种高速、高精度、低失调全差分动态比较器
CN104242879A (zh) * 2013-06-20 2014-12-24 西安电子科技大学 一种用于高速模数转换器的高速低失调动态比较器
CN104639167A (zh) * 2015-02-04 2015-05-20 东南大学 一种应用于低功耗Pipeline ADC的比较器

Also Published As

Publication number Publication date
CN106059587A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN106059587B (zh) 一种高速低失调电压比较器电路
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN106374929A (zh) 一种快速响应动态锁存比较器
CN108832916A (zh) 一种低动态失调的高速低功耗比较器电路
CN105162441A (zh) 一种高速低功耗动态比较器
CN101860335B (zh) 一种双输入运算放大器共享的余量增益放大电路
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN102545806B (zh) 差动放大器
CN111654288A (zh) 一种用于sar adc的二级全动态比较器及其工作方法
CN109194314A (zh) 一种低延迟低功耗的电流比较器
CN110912540A (zh) 一种低动态失配的高速预放大锁存比较器
CN103633954B (zh) 一种两级运算放大器
CN107565966A (zh) 一种应用于高速流水线adc的比较器
CN206259921U (zh) 一种快速响应动态锁存比较器
CN110855274B (zh) 一种低失调轨对轨动态锁存比较器
US8767988B2 (en) Analogic front circuit for medical device
CN115421546B (zh) 电压缓冲器
CN116318083A (zh) 一种高精度自归零比较器
CN115051694A (zh) 一种动态比较器及芯片
CN103036508B (zh) 高速低串扰的预放大器、动态比较器及电路
CN210609095U (zh) 一种低失调轨对轨动态锁存比较器
CN107666290A (zh) 一种基于cmos工艺的新型宽带跨阻放大器
CN104104345A (zh) 一种低噪声的麦克风输入放大器
CN114584089A (zh) 一种差分运算放大器及芯片
CN113595533A (zh) 一种用于高速高带宽比较器的直流失调自动校准电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230619

Address after: 400031 unit 1, building 1, phase 3, R & D building, Xiyong micro power park, Shapingba District, Chongqing

Patentee after: Chongqing Institute of integrated circuit innovation Xi'an University of Electronic Science and technology

Address before: 710071 No. two Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University