CN101110585B - 一种改进的栅源跟随采样开关设计方法及其开关电路 - Google Patents

一种改进的栅源跟随采样开关设计方法及其开关电路 Download PDF

Info

Publication number
CN101110585B
CN101110585B CN200710025686A CN200710025686A CN101110585B CN 101110585 B CN101110585 B CN 101110585B CN 200710025686 A CN200710025686 A CN 200710025686A CN 200710025686 A CN200710025686 A CN 200710025686A CN 101110585 B CN101110585 B CN 101110585B
Authority
CN
China
Prior art keywords
grid
connects
nmos pipe
switch
pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710025686A
Other languages
English (en)
Other versions
CN101110585A (zh
Inventor
吴建辉
潘开阳
王沛
龙善丽
杜振场
李红
张萌
茆邦琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN200710025686A priority Critical patent/CN101110585B/zh
Publication of CN101110585A publication Critical patent/CN101110585A/zh
Application granted granted Critical
Publication of CN101110585B publication Critical patent/CN101110585B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

一种改进的栅源跟随采样开关设计方法，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。按所述方法设计的开关电路，设有时钟倍乘电路、栅压导通开关和采样开关，其特征在于，用一个电容代替栅压导通开关电路中的一个NMOS管，并在栅压导通开关电路中增加了一个PMOS管。

Description

一种改进的栅源跟随采样开关设计方法及其开关电路
技术领域
本发明涉及利用栅源跟随技术的采样开关，特别是用于采样保持电路的一种改进的栅源跟随采样开关设计方法及其开关电路，属于开关电容电路设计的技术领域。
背景技术
在采样保持电路中，采样开关(采用MOS管)的性能决定了信号的采样精度和输入带宽。MOS管开关导通时的导通电阻与其栅源电压有关，当输入信号变化时，栅源电压随之变化，导通电阻的不稳定会引起信号的非线性失真。为了克服MOS开关导通电阻的非线性，常常采用栅源跟随技术(Bootstrap)结构。但在图1常规栅源跟随技术开关中，当存储在电容C3上的电荷对G点充电时，有一部分电荷将分配到该路径的寄生电容上，降低了开关MN8的栅源提升电压。提高C3的容值，可以提高采样开关MN8的栅端和源端的电压，但是更大的C3也加大了采样保持器模拟输入的视在电容，减小了采样保持器的输入带宽。
发明内容
本发明的目的在于解决上述现有技术中存在的问题，提出了一种改进的栅源跟随采样开关设计方法及其开关电路，可有效降低采样开关管栅极的寄生电容，从而提高采样开关管的栅源提升电压。
为解决上述技术问题，本发明是通过以下技术方案实现的：一种改进的栅源跟随采样开关设计方法，其特征在于，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。
所述常规栅源跟随开关包括：
(1)含两个NMOS管和两个电容构成的时钟倍乘电路：两个相同的NMOS管的漏极均接电源电压，每个NMOS管的源极与另一个NMOS管的栅极相连后分别接一个电容的上极板，两个电容的下极板分别接两相非交叠时钟，该两相非交叠时钟由时钟信号及其经倒相器输出的信号构成，上述两个电容之一的下极板接时钟信号，此电容的上极板为时钟倍乘电路的输出端；另一个电容的下极板接倒相器输出端；
(2)含七个NMOS管、两个PMOS管和一个电容构成的栅压导通开关：七个NMOS管、两个PMOS管分别按逆时针方向排序，第一个NMOS管的栅极接时钟倍乘电路的输出信号，第一个NMOS管漏极接电源电压，第一个NMOS管的源极接电容的上极板，电容的下极板接第二个NMOS管的漏极，第二个NMOS管的栅极接时钟信号，第二个NMOS管的源极接地；电容的上极板还接第一个PMOS管的源极，第一个PMOS管的栅极同时接第二个PMOS管、第三个NMOS管及第四个NMOS管漏极，第一个PMOS管的衬底与源极相连，第二个PMOS管和第三个NMOS管栅极接倒相器的输出端，第二个PMOS管源极接电源电压，电容的下极板同时接第三个NMOS管、第四个NMOS管的源极以及第五个NMOS管的漏极，第一个PMOS管的漏极与第四个NMOS管、第五个NMOS管的栅极相连，第五个NMOS管的源极接采样输入信号，第一个PMOS管的漏极与第七个NMOS管的漏极相连，第七个NMOS管的栅极接电源电压，第七个NMOS管的源极接第六个NMOS管的漏极，第六个NMOS管的栅极接时钟信号，第六个NMOS管的源极接地；
(3)由一个NMOS管构成的栅源跟随采样开关，NMOS管栅极接栅压导通开关中第五个NMOS管的栅极，NMOS管源极与栅压导通开关中第五个NMOS管的源极连接，此连接端为栅源跟随采样开关的输入，NMOS管漏极为栅源跟随采样开关的输出；
上述减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管是用一个电容替代上述栅源跟随开关中栅压导通开关电路中的第三个NMOS管，替代电容取值不大于1pF，该电容上极板接第二个PMOS管漏极，下极板接时钟信号。
按上述方法设计的开关电路中，栅压导通开关电路中还增加一个PMOS管，PMOS管栅极接时钟信号，PMOS管源极接电源电压，PMOS管漏极接第七个NMOS管的源极。
本发明的优点及有益效果：本发明通过减少常规栅源跟随技术(Bootstrap)开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，有效地提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。
附图说明
图1是常规的栅源跟随技术开关电路。
图2是本发明的栅源跟随技术开关电路。
图3是常规Bootstrap开关栅压仿真结果。
图4是本发明Bootstrap开关栅压仿真结果。
图5是本发明Bootstrap开关的输出频谱。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述。
图1为常规的栅源跟随技术(Bootstrap)开关电路，包括时钟倍乘电路、栅压导通开关和栅源跟随采样开关三部分电路。其中，时钟信号CLKN和CLK为两相非交叠时钟，MN8为采样开关。倒相器INV、两个相同的NMOS管MN1、MN2以及C1和C2组成时钟倍乘电路，它保证了在保持相MN3(此管定义为如前所述的栅压导通开关电路中第一个NMOS管)，对C3充电。在保持相时，CLKN为低电平、CLK为高电平，MN8的栅电压通过MN6、MN7放电，其与地相连，采样开关MN8断开。同时，MN3和MN9导通，电容C3被充电到VDD为止。采样相时，这个电容将作为电源加到采样开关MN8的栅源，保证采样时导通电阻近似不变。在采样相时，在采样相时，CLKN为高电平、CLK为低电平，MP1(此管定义为如前所述的栅压导通开关电路中第二个PMOS管)关断，MN10导通，此时存储在C3上的电压被加到MN8的栅极，MN5和MN8同时导通，使得采样开关MN8的栅电压跟随源极，保持栅源电压差为一定值，而与输入信号无关。然而由于采样相时，MN6与MN10导通，增加了的MN5栅极和漏极上的寄生电容分配到更多的C3对MN8栅极充电时的电荷，限制了MN8的栅源提升电压。
图2为本发明的栅源跟随技术(Bootstrap)开关电路，与图1相比，用电容101替代了MN10，在MN6和MN7之间增加了一个PMOS管102。其中，时钟信号CLKN和CLK为两相非交叠时钟，NMOS管MN8为采样开关。倒相器INV、NMOS管MN1、MN2、电容C1和C2组成时钟倍乘电路，它保证了在保持相NMOS管MN3对C3充电。在保持相时，CLKN为低电平、CLK为高电平，采样开关管MN 8的栅电压通过NMOS管MN6、MN7放电，与地相连，采样开关MN8断开。同时，NMOS管MN3和MN9导通，电容C3被充电到VDD为止。采样相时，这个电容将作为电源加到采样开关MN8的栅源，保证采样时采样开关MN8的导通电阻近似不变。在采样相时，CLKN为高电平、CLK为低电平，PMOS管MP1关断，电容101两端为低电平，此时存储在C3上的电压被加到采样开关管MN8的栅极，NMOS管MN5和采样开关MN8同时导通，使得采样开关MN8的栅电压跟随源极，保持栅源电压差为一定值，而与输入信号无关。用电容101代替常规电路中的MN10管，减少了采样相时NMOS管MN5漏端的寄生电容。PMOS管102的加入是为了在采样相关断NMOS管MN7，这样可以减小NMOS管MN5栅极的寄生电容。从而采样开关管MN8可以获得更高的栅源提升电压。
图3为常规Bootstrap开关栅压仿真结果，图4为本发明的Bootstrap开关栅压仿真结果，可以看出在电源电压3.3V的情况下，本发明的Bootstrap开关栅压比常规结构提高了0.3V，栅源提升电压更接近电源电压VDD。
图5为本发明Bootstrap开关的输出频谱。采样时钟频率为80MHz，输入共模为1.65V，摆幅为1V的正弦信号(VPP＝1V)，频率为38.9453MHz，做2048个点的FFT，在三次谐波处(36.8MHz)出现谐波杂散，无杂散动态范围(SFDR)为97dB。
本发明的栅源跟随技术(Bootstrap)开关电路的制作工作，可以通过现有技术的CMOS工艺实现。

Claims (3)

1.一种改进的栅源跟随采样开关设计方法，其特征在于，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻；所述常规栅源跟随开关包括：
(1)含两个NMOS管和两个电容构成的时钟倍乘电路：两个相同的NMOS管的漏极均接电源电压，每个NMOS管的源极与另一个NMOS管的栅极相连后分别接一个电容的上极板，两个电容的下极板分别接两相非交叠时钟，该两相非交叠时钟由时钟信号及其经倒相器输出的信号构成，上述两个电容之一的下极板接时钟信号，此电容的上极板为时钟倍乘电路的输出端；另一个电容的下极板接倒相器输出端；
(2)含七个NMOS管、两个PMOS管和一个电容构成的栅压导通开关：七个NMOS管、两个PMOS管分别按逆时针方向排序，第一个NMOS管的栅极接时钟倍乘电路的输出信号，第一个NMOS管漏极接电源电压，第一个NMOS管的源极接电容的上极板，电容的下极板接第二个NMOS管的漏极，第二个NMOS管的栅极接时钟信号，第二个NMOS管的源极接地；电容的上极板还接第一个PMOS管的源极，第一个PMOS管的栅极同时接第二个PMOS管、第三个NMOS管及第四个NMOS管漏极，第一个PMOS管的衬底与源极相连，第二个PMOS管和第三个NMOS管栅极接倒相器的输出端，第二个PMOS管源极接电源电压，电容的下极板同时接第三个NMOS管、第四个NMOS管的源极以及第五个NMOS管的漏极，第一个PMOS管的漏极与第四个NMOS管、第五个NMOS管的栅极相连，第五个NMOS管的源极接采样输入信号，第一个PMOS管的漏极与第七个NMOS管的漏极相连，第七个NMOS管的栅极接电源电压，第七个NMOS管的源极接第六个NMOS管的漏极，第六个NMOS管的栅极接时钟信号，第六个NMOS管的源极接地；
(3)由一个NMOS管构成的栅源跟随采样开关，NMOS管栅极接栅压导通开关中第五个NMOS管的栅极，NMOS管源极与栅压导通开关中第五个NMOS管的源极连接，此连接端为栅源跟随采样开关的输入，NMOS管漏极为栅源跟随采样开关的输出；
上述减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管是用一个电容替代上述栅源跟随开关中栅压导通开关电路中的第三个NMOS管，该电容上极板接第二个PMOS管漏极，下极板接时钟信号。
2.根据权利要求1所述方法设计的开关电路，其特征在于，在栅压导通开关电路中还增加一个PMOS管，PMOS管栅极接时钟信号，PMOS管源极接电源电压，PMOS管漏极接第七个NMOS管的源极。
3.根据权利要求2所述的开关电路，其特征在于替代电容取值不大于1pF。
CN200710025686A 2007-08-14 2007-08-14 一种改进的栅源跟随采样开关设计方法及其开关电路 Expired - Fee Related CN101110585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710025686A CN101110585B (zh) 2007-08-14 2007-08-14 一种改进的栅源跟随采样开关设计方法及其开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710025686A CN101110585B (zh) 2007-08-14 2007-08-14 一种改进的栅源跟随采样开关设计方法及其开关电路

Publications (2)

Publication Number Publication Date
CN101110585A CN101110585A (zh) 2008-01-23
CN101110585B true CN101110585B (zh) 2010-05-19

Family

ID=39042509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710025686A Expired - Fee Related CN101110585B (zh) 2007-08-14 2007-08-14 一种改进的栅源跟随采样开关设计方法及其开关电路

Country Status (1)

Country Link
CN (1) CN101110585B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546998B (zh) * 2009-04-15 2011-04-27 东南大学 一种高精度栅源跟随采样开关
EP2341622A3 (en) * 2009-12-03 2014-09-24 Nxp B.V. Switch-body NMOS-PMOS switch with complementary clocked switch-body NMOS-PMOS dummies
CN103346765A (zh) * 2013-07-09 2013-10-09 东南大学 一种栅源跟随采样开关
US9515645B2 (en) * 2014-06-03 2016-12-06 Infineon Technologies Ag System and method for a radio frequency switch
CN104796126A (zh) * 2015-03-25 2015-07-22 佛山酷微微电子有限公司 一种适于rfid的开关电路
US10727828B2 (en) 2016-09-12 2020-07-28 Analog Devices, Inc. Input buffer
TWI849512B (zh) 2016-09-12 2024-07-21 美商美國亞德諾半導體公司 自舉式切換電路
CN109217870A (zh) * 2017-07-07 2019-01-15 安徽爱科森齐微电子科技有限公司 一种高线性度采样开关电路
CN112953503B (zh) * 2021-02-01 2022-05-13 电子科技大学 一种高线性度的栅压自举开关电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724236B1 (en) * 2002-10-12 2004-04-20 Texas Instruments Incorporated Buffered bootstrapped input switch with cancelled charge sharing for use in high performance sample and hold switched capacitor circuits
CN1897465A (zh) * 2005-07-14 2007-01-17 三星电子株式会社 具有降低的沟道电导变化的采样和保持电路及其操作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724236B1 (en) * 2002-10-12 2004-04-20 Texas Instruments Incorporated Buffered bootstrapped input switch with cancelled charge sharing for use in high performance sample and hold switched capacitor circuits
CN1897465A (zh) * 2005-07-14 2007-01-17 三星电子株式会社 具有降低的沟道电导变化的采样和保持电路及其操作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-228988A 2004.08.12
王照钢，陈诚，任俊彦，许俊.一种低电压高精度125MHz采样/保持电路.微电子学34 3.2004,34(3),306-309.
王照钢,陈诚,任俊彦,许俊.一种低电压高精度125MHz采样/保持电路.微电子学34 3.2004,34(3),306-309. *

Also Published As

Publication number Publication date
CN101110585A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
CN101110585B (zh) 一种改进的栅源跟随采样开关设计方法及其开关电路
CN107370487B (zh) 一种基于nmos管的栅压自举开关电路
CN101621292B (zh) 开关电容积分器
CN103346765A (zh) 一种栅源跟随采样开关
CN105187039B (zh) 一种cmos栅压自举开关电路
Chen et al. A high-performance bootstrap switch for low voltage switched-capacitor circuits
CN102088282B (zh) 具有开关本体伪单元的开关本体pmos开关
CN103716054B (zh) 用于逐次逼近型模数转换器前端的宽带采样保持电路
CN111245413B (zh) 一种高速高线性度的栅压自举开关电路
EP4089915A1 (en) Buffer with gain selection
Baschirotto A low-voltage sample-and-hold circuit in standard CMOS technology operating at 40 Ms/s
CN101546998B (zh) 一种高精度栅源跟随采样开关
Yong et al. A 0.1 V input energy harvesting charge pump with dynamic gate biasing and capacitance scaling
CN102388537B (zh) 数模转换单元电路及数模转换器
CN104811034A (zh) 适合低电压操作的简单电荷泵电路
CN104685789A (zh) D/a转换器的控制方法和d/a转换器、a/d转换器的控制方法和a/d转换器
Dessouky et al. Rail-to-rail operation of very low voltage CMOS switched-capacitor circuits
CN109217870A (zh) 一种高线性度采样开关电路
Macedo et al. Track and hold for Giga-sample ADC applications using CMOS technology
CN103825567A (zh) 运算放大器电路
JP4520177B2 (ja) 信号処理回路
CN113179091B (zh) 一种固定斜率三角波信号发生与采样电路
CN118381324B (zh) 一种用于adc的升压开关电路
CN110971221B (zh) 一种延时电路
Harikumar et al. Design of a sampling switch for a 0.4-V SAR ADC using a multi-stage charge pump

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20140814

EXPY Termination of patent right or utility model