CN104796126A - 一种适于rfid的开关电路 - Google Patents

Abstract

本发明公开了一种适于RFID的开关电路，包括：P型MOS管P1、P型MOS管P2、P型MOS管P3、电容Cs、N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、N型MOS管N5，N型MOS管N6，N型MOS管N7，其中：P1和N1的栅极接收控制信号Clks的输入，N2和N7的栅极接收控制信号Clksb的输入；N5栅极连接着N4、N3、N6、P2、P3，N5源级漏级的一端连接着N4，由N5的源级漏级形成一个自举开关。本发明实施例的开关通过提高栅压来减小开关的导通电阻，从而减小时间延迟，提高转换速度。

Description

一种适于RFID的开关电路

技术领域

本发明涉及RFID阅读器技术领域，具体涉及一种适于RFID的开关电路。

背景技术

射频识别(RadfoFrequencyIdentification，简称RFID)技术是一种非接触式的自动识别技术，它通过电磁波或电感祸合方式传递信号，以完成对目标对象的自动识别。与条形码、磁卡、接触式IC卡等其它自动识别技术相比，即RFID技术具有识别过程无须人工干预、可同时识别多个目标、信息存储量大、可工作于各种恶劣环境等优点。因此，RFID技术已经被广泛地应用于固定资产管理、生产线自动化、动物和车辆识别、公路收费、门禁系统、仓储、商品防伪、航空包裹管理、集装箱管理等领域。

由于阅读器和卡片之间的信息传输是通过射频天线无线传输的，将卡片反馈回来的模拟信号转化成数字信号是个重要的课题，在模数转换的过程中，影响其速度的主要原因就是由开关电容电路引入的时间延迟问题。时间延迟为RC，R为开关的导通电阻，C为电容，引导开关技术就是通过提高栅压来减小开关的导通电阻，从而减小时间延迟，提高转换速度。

在一般的开关中为了减小MOS采样开关中的沟道电荷注入和时钟馈通效应，提高采样速率，现有技术中引入虚拟MOS器件，增加虚拟器件后的MOS采样开关如图1中所示。与普通的采样开关电路相比，电路中增加了由CLK_驱动的虚拟开关M2，当M1断开后，M2导通，前者沉积在CH上的沟道电荷被后者吸收以建立后者的沟道。然而这种开关速度比较慢，不能完全符合模数转换器的要求，在高频的情况下，更加明显不足。

发明内容

针对现有开关速度慢，不能符合模数转换器的要求，本发明提供了一种适于RFID的开关电路，从而提高开关速度，满足模数转换器的要求。

本发明提供了一种适于RFID的开关电路，包括：P型MOS管P1、P型MOS管P2、P型MOS管P3、电容Cs、N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、N型MOS管N5，N型MOS管N6，N型MOS管N7，其中：P1和N1的栅极接收控制信号Clks的输入，N2和N7的栅极接收控制信号Clksb的输入；

P1源级漏级的一端连接着P2、N6，P1源级漏级的另一端连接着N1、P3、N3；P2栅极连接着P3、N6、N3，P2源级漏级的一端连接着P1、N6，P2源级漏级的另一端连接着电容Cs、P3；P3栅极连接着N3、N1、P1，P3源级漏级的一端连接着P2、N6、N3，P3源级漏级的另一端连接着电容Cs、P2；

N1源级漏级的一端连接着P1、P3、N3，N1源级漏级的另一端连接着电容Cs、N2、N3、N4；N2源级漏级的一端接地，N2源级漏级的另一端连接着N1、Cs、N3、N4；N3栅极连接着N4、N5、N6、P3，N3源级漏级的一端连接着N2、Cs、N4、N1，N3源级漏级的另一端连接着N1、P3、P1；N4的栅极连接着N5、N3、N6、P2、P3，N4源级漏级的一端连接着N3、N2、Cs、N1，N4源级漏级的另一端连接着N5；N6栅极连接着P1、P2，N6源级漏级的一端连接着N5、N3、P2、P3、N4，N6源级漏级的另一端连接着N7；N7源级漏级的一端接地，N7源级漏级的另一端连接着N6；

N5栅极连接着N4、N3、N6、P2、P3，N5源级漏级的一端连接着N4，由N5的源级漏级形成一个自举开关。

本发明实施例中当clks为低电平，clksb为高电平，N1管导通，电容下极板被放电为0电平，电容上极板与电源之间的P2管因为N6、N7管导通所以P2的栅压降低后导通，使电容上极板充电至电源电压，此时电容两极板间电压为电源电压；当clks为高电平时，反相器使电容上极板右侧P3管导通，电容上极板与自举开关管N5栅极相连，并且由于开关管N5栅极为高电平，所以开关管左侧N4管导通，使电容下极板与开关管N5的源极相连，此时clksb为低电平，电容下极板成为“浮动节点”，开关管栅源电压等于电容两极板间电压，即电源电压。这种开关通过提高栅压来减小开关的导通电阻，从而减小时间延迟，提高转换速度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是现有技术中的增加虚拟器件后的MOS采样开关电路结构示意图；

图2是本发明实施例中的适于RFID的开关电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

图2示出了本发明实施例中的适于RFID的开关电路，包括：P型MOS管P1、P型MOS管P2、P型MOS管P3、电容Cs、N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、N型MOS管N5，N型MOS管N6，N型MOS管N7，其中：P1和N1的栅极接收控制信号Clks的输入，N2和N7的栅极接收控制信号Clksb的输入；P1源级漏级的一端连接着P2、N6，P1源级漏级的另一端连接着N1、P3、N3；P2栅极连接着P3、N6、N3，P2源级漏级的一端连接着P1、N6，P2源级漏级的另一端连接着电容Cs、P3；P3栅极连接着N3、N1、P1，P3源级漏级的一端连接着P2、N6、N3，P3源级漏级的另一端连接着电容Cs、P2；N1源级漏级的一端连接着P1、P3、N3，N1源级漏级的另一端连接着电容Cs、N2、N3、N4；N2源级漏级的一端接地，N2源级漏级的另一端连接着N1、Cs、N3、N4；N3栅极连接着N4、N5、N6、P3，N3源级漏级的一端连接着N2、Cs、N4、N1，N3源级漏级的另一端连接着N1、P3、P1；N4的栅极连接着N5、N3、N6、P2、P3，N4源级漏级的一端连接着N3、N2、Cs、N1，N4源级漏级的另一端连接着N5；N6栅极连接着P1、P2，N6源级漏级的一端连接着N5、N3、P2、P3、N4，N6源级漏级的另一端连接着N7；N7源级漏级的一端接地，N7源级漏级的另一端连接着N6；N5栅极连接着N4、N3、N6、P2、P3，N5源级漏级的一端连接着N4，由N5的源级漏级形成一个自举开关。

本发明实施例中当clks为低电平，clksb为高电平，N1管导通，电容下极板被放电为0电平，电容上极板与电源之间的P2管因为N6、N7管导通所以P2的栅压降低后导通，使电容上极板充电至电源电压，此时电容两极板间电压为电源电压；当clks为高电平时，反相器使电容上极板右侧P3管导通，电容上极板与自举开关管N5栅极相连，并且由于开关管N5栅极为高电平，所以开关管左侧N4管导通，使电容下极板与开关管N5的源极相连，此时clksb为低电平，电容下极板成为“浮动节点”，开关管栅源电压等于电容两极板间电压，即电源电压。这种开关通过提高栅压来减小开关的导通电阻，从而减小时间延迟，提高转换速度。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或光盘等。

以上对本发明实施例所提供的适于RFID的开关电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (1)

1.一种适于RFID的开关电路，其特征在于，包括：P型MOS管P1、P型MOS管P2、P型MOS管P3、电容Cs、N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、N型MOS管N5，N型MOS管N6，N型MOS管N7，其中：P1和N1的栅极接收控制信号Clks的输入，N2和N7的栅极接收控制信号Clksb的输入；

P1源级漏级的一端连接着P2、N6，P1源级漏级的另一端连接着N1、P3、N3；P2栅极连接着P3、N6、N3，P2源级漏级的一端连接着P1、N6，P2源级漏级的另一端连接着电容Cs、P3；P3栅极连接着N3、N1、P1，P3源级漏级的一端连接着P2、N6、N3，P3源级漏级的另一端连接着电容Cs、P2；

N1源级漏级的一端连接着P1、P3、N3，N1源级漏级的另一端连接着电容Cs、N2、N3、N4；N2源级漏级的一端接地，N2源级漏级的另一端连接着N1、Cs、N3、N4；N3栅极连接着N4、N5、N6、P3，N3源级漏级的一端连接着N2、Cs、N4、N1，N3源级漏级的另一端连接着N1、P3、P1；N4的栅极连接着N5、N3、N6、P2、P3，N4源级漏级的一端连接着N3、N2、Cs、N1，N4源级漏级的另一端连接着N5；N6栅极连接着P1、P2，N6源级漏级的一端连接着N5、N3、P2、P3、N4，N6源级漏级的另一端连接着N7；N7源级漏级的一端接地，N7源级漏级的另一端连接着N6；

N5栅极连接着N4、N3、N6、P2、P3，N5源级漏级的一端连接着N4，由N5的源级漏级形成一个自举开关。