CN101620888B - 多位阶单元存储器的读取方法及应用其的读取电路 - Google Patents

Abstract

本发明公开了一种多位阶单元存储器的读取方法及应用其的读取电路。该多位阶单元存储器的读取方法包括下列步骤：依序提供多个字线电压；依序提供对应至该多个字线电压的多个位线电压；此多个字线电压的其中之一大于此多个字线电压的另一，且对应的此多个位线电压的其中之一小于对应的此多个位线电压的另一。

Description

多位阶单元存储器的读取方法及应用其的读取电路

技术领域

本发明是有关于一种读取方法及读取电路，且特别是有关于一种多位阶单元(Multi-Level Cell，MLC)存储器的读取方法及应用其的读取电路。

背景技术

非易失性存储器的应用广泛，举凡手机、数字相机、个人数字助理(PDA)，皆为应用非易失性存储器的产品。非易失性存储器包括多种型式，一种常见的非易失性存储器为具有多位阶单元(Multi-Level Cell，MLC)的存储器。

请参照图1，其绘示的是传统MLC存储单元的结构图。MLC存储单元100包括左半单元110及右半单元120。各半单元可用以捕捉(trap)电荷，所捕捉的电荷量的多寡将影响各半单元的阈值电压的状态，来达到储存数据的目的。也就是说，根据各半单元的阈值电压的状态，便能够得知各半单元所储存的数据内容。再者，于具有多个MLC存储单元100的MLC存储器中，由于各个MLC存储单元100的物理特性并不完全相同，因此，即使储存相同的数据，各个MLC存储单元100的阈值电压也不会完全一样，故一般是以阈值电压分布(distribution)表示各半单元的状态。

请参照图2，其绘示MLC存储器的阈值电压分布的一例的示意图。于此例中，是假设每一个半单元可储存2个位的数据，因此，具有多个MLC存储单元100的MLC存储器的阈值电压分布具有四种阈值电压状态{11，10，00，01}。以对应至左半单元的阈值电压状态{11}为例，阈值电压状态{11}是指左半单元的阈值电压值介于2.0～3.1伏特的范围之间。阈值电压状态{11}代表左半单元储存的数据为“11”。

传统做法中，在进行读取操作时，是施加不同的字线电压至MLC存储单元100的栅极端G，以及施加对应的位线电压至MLC存储单元100所源极或漏极，再根据流过源极端S的电流大小，来判断MLC存储单元100所储存的数据。如图2所绘示，于读取MLC存储单元的数据时，所使用的字线电压是字线电压VG1～VG3至少其中之一。举例来说，字线电压VG1的电平是介于阈值电压状态{01}及{00}之间，即4.7～5.5伏特的范围之间。

MLC存储单元在读取操作时，可能会因为读取干扰(read disturb)而导致后续的读取错误。请参照图3，其绘示用以说明传统的MLC存储单元于读取干扰时的存储器单元100的示意图。请同时参照图2，当MLC存储单元100进行读取操作时，右半单元120所储存的电荷将会受到影响。也就是说，由于读取左半单元110所使用的字线电压VG与位线电压VBL，是接近于编程(program)右半单元120时所使用的字线电压VG与位线电压VBL，故此时读取左半单元110的操作将会影响右半单元120的阈值电压值。

特别地，于左半单元110的阈值电压属于阈值电压状态{01}，且右半单元120的阈值电压属于阈值电压状态{11}的情况下，对左半单元110进行读取操作时，右半单元120所受的影响最为严重。因此，若于读取左半单元110之后，要再读取右半单元120所储存的数据时，则可能会有读取错误的问题。

因此，如何避免上述的读取干扰，以避免相邻的半单元的阈值电压值被改变而导致储存数据错误的问题，以增加MLC存储器的读取正确性，是业界所致力的方向之一。

发明内容

有鉴于此，本发明的主要目的在于提供一种多位阶单元存储器的读取方法及应用其的读取电路，可减少读取干扰发生的可能性，以降低多位阶单元存储器的读取错误的现象，并增加读取的正确性。

根据本发明的第一方面，提出一种MLC存储器的读取方法。此方法包括下列步骤：依序提供多个字线电压；依序提供对应至该多个字线电压的多个位线电压。此多个字线电压的其中之一大于此多个字线电压的另一，且对应的此多个位线电压的其中之一小于对应的此多个位线电压的另一。

根据本发明的第二方面，提出一种读取电路，应用于一多位阶单元MLC存储器中，此电路包括一字线电压控制器及一位线电压控制器。字线电压控制器用以依序提供多个字线电压。位线电压控制器用以依序提供对应至该多个字线电压的多个位线电压。此多个字线电压的其中之一大于些字线电压的另一，且则对应的该多个位线电压的其中之一小于对应的该多个位线电压的另一。

为让本发明的上述内容能更明显易懂，下文特举多个较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示的是传统MLC存储单元的结构图。

图2绘示MLC存储器的阈值电压分布的一例的示意图。

图3绘示用以说明传统的MLC存储单元于读取干扰时的存储器单元的示意图。

图4绘示依照本发明的第一实施例的MLC存储器的读取方法的流程图。

图5绘示依照本发明的第一实施例的应用MLC存储器的读取方法的读取电路的示意图。

图6绘示MLC存储单元于进行读取操作时的一例的示意图。

图7绘示依照本发明的第二实施例的MLC存储器的读取方法的流程图。

图8绘示依照本发明的第二实施例的应用MLC存储器的读取方法的读取电路的示意图。

【主要元件符号说明】

100、M：MLC存储单元

500、800：读取电路

510、810：字线电压控制器

520、820：位线电压控制器

530、830：感测放大器

S110～S120、S710～S740：流程步骤

具体实施方式

第一实施例

请参照图4，其绘示依照本发明的第一实施例的多位阶单元(Multi-Level Cell，MLC)存储器的读取方法的流程图。此方法包括下列步骤。于步骤S410中，提供一第一字线(word line)电压及一第一位线(bit line)电压至MLC存储单元。于步骤S420中，提供一第二字线电压及一第二位线电压至MLC存储单元，其中，若第一字线电压大于第二字线电压，则第一位线电压小于第二位线电压。

请参照图5，其绘示依照本发明的第一实施例的应用MLC存储器的读取方法的读取电路的示意图。读取电路500包括一字线电压控制器510、一位线电压控制器520及一感测放大器530。于图5中，是以MLC存储器502的一MLC存储单元M为例，以将各元件的功能及操作方式说明如下。

字线电压控制器510用以提供一字线电压VG1或一字线电压VG2至MLC存储单元M。位线电压控制器520用以对应地提供一位线电压VBL1或一位线电压VBL2至MLC存储单元M。字线电压VG1与位线电压VBL1是同时被提供，字线电压VG2与位线电压VBL2是同时被提供。若字线电压VG1大于字线电压VG2，则位线电压VBL1小于位线电压VBL2。

也就是说，当字线电压控制器510所提供的字线电压的电平改变时，例如由字线电压VG2提高为字线电压VG1时(VG2<VG1)，位线电压控制器520所提供的位线电压应对应地改变，亦即由位线电压VBL2降低为位线电压VBL1(VBL2>VBL1)。

感测放大器530用以检测当字线电压VG1及位线电压VBL1提供给MLC存储单元M时，流经MLC存储单元M的电流Is1。感测放大器530还用以检测当字线电压VG2及位线电压VBL2提供给MLC存储单元M时，流经MLC存储单元M的电流Is2。感测放大器530更根据电流Is1及电流Is2的大小，来决定MLC存储单元M所储存的数据值。于实作上，字线电压被施加于MLC存储单元M的栅极端G，对应的位线电压被施加于MLC存储单元M的漏极端D，电流是流经MLC存储单元M的源极端S。

此外，于本实施例中，字线电压控制器510更用以提供一字线电压VG3至MLC存储单元M，位线电压控制器520更用以对应地提供一位线电压VBL3至MLC存储单元M。若字线电压VG2大于字线电压VG3，则位线电压VBL2小于位线电压VBL3。也就是说，若VG3<VG2<VG1，则VBL3>VBL2>VBL1。

兹针对于本实施例如何降低读取干扰的现象说明如下。请参照图6，其绘示MLC存储单元于进行读取操作时的一例的示意图。于此例中，是以读取干扰影响MLC存储器单元M最严重的情况为例，以凸显本实施例可显着地改善读取干扰的问题。请同时参照图2，假设图6的MLC存储单元M的左半单元110位于阈值电压状态{01}，且右半单元120(如斜线所绘示)位于阈值电压状态{11}，并以左半单元110的读取动作为例做说明。

传统的读取操作中，在读取属于阈值电压状态{01}的左半单元时，是通过字线电压控制器510分别提供字线电压VG1～VG3至少其中之一，并通过位线电压控制器520提供一固定的位线电压VBL’，来达成左半单元110的读取操作。然而，当读取电路500同时提供字线电压VG1及位线电压VBL’时，由于字线电压VG1具有相对较高的电平(例如：VG1＝5V及VBL’＝1.6V)。因此，右半单元120将会受到轻微的编程操作，而可能会改变所储存的数据的内容值。

于本实施例中，是通过降低施加于MLC存储单元M的漏极端D上的位线电压，来降低读取干扰的现象。也就是说，位线电压控制器520是提供具有相对较低电平的位线电压VBL1(VBL1<VBL’)，例如为1.4伏特，来降低热载子注入(Hot Carrier Injection)的效应。因此，于此例中，当读取电路500提供字线电压VG1及位线电压VBL1时，由于右半单元120的热载子注入的效应会被减轻，故可避免右半单元120所储存的电荷受到影响，且能降低读取干扰的现象。

然而，当吾人为了解决读取干扰，而降低位线电压的电平来进行读取操作时，却可能产生第二位效应(second bit effect)的问题。申请人发现，读取干扰通常发生于提供高字线电压之时，而第二位效应则通常发生于提供低字线电压之时。而读取干扰可通过降低位线电压来减轻，第二位效应则可通过提高位线电压来避免。因此，本实施例中，读取电路是配合字线电压的电平，来对应地提供具有不同电平的位线电压，以于降低读取干扰的现象的同时，亦能够同时减轻第二位效应所衍生的问题。

举例来说，读取干扰最严重之时，是左半单元110位于阈值电压状态{01}，右半单元位于阈值电压状态{11}，且对左半单元110进行读取操作之时。此时，字线电压控制器510在提供具有相对较高电平的字线电压VG1(VG1>VG2>VG3)时，位线电压控制器520被对应地提供一具有相对较低电平的位线电压VBL1(VBL1<VBL2<VBL3)。由于较低的位线电压VBL1与编程另一半单元时的电压相差较远，故可改善读取干扰的问题。

相对地，第二位效应最严重之时，乃左半单元110位于阈值电压状态{11}，右半单元位于阈值电压状态{01}，且在对左半单元110进行读取操作之时。此时，字线电压控制器510在提供具有相对较低电平的字线电压VG3(VG1>VG2>VG3)之时，位线电压控制器520被对应地提供一具有相对高电平的位线电压VBL3(VBL1<VBL2<VBL3)，来减轻第二位效应的问题。

此时，因为读取左半单元110时，左半单元110的信道长度将会受到右半单元120所捕捉的电荷量所影响。而较高位线电压将会使得信道较为远离右半单元120，而使得右半单元120所捕捉的电荷对左半单元110的影响减低。因此，本实施例是于提供较低电平的字线电压时，提供较高电平的位线电压，故可有效地减轻第二位效应。

因此，通过提供对应的字线电压及对应的位线电压，应用本实施例的MLC存储器读取方法的读取电路于进行读取操作时，不仅能有效地降低读取干扰，还能改善第二位效应的问题。

第二实施例

请参照图7，其绘示依照本发明的第二实施例的MLC存储器的读取方法的流程图，此方法包括下列步骤：于步骤S710中，依序提供多个字线电压。于步骤S720中，依序提供对应至该多个字线电压的多个位线电压，其中，若此多个字线电压的其中之一大于此多个字线电压的另一，则对应的此多个位线电压的其中之一小于对应的此多个位线电压的另一。在实施的一例中，上述的各个字线电压是与对应的位线电压同时被提供。于步骤S730中，检测流经MLC存储单元的多个电流值。于步骤S740中，根据此多个电流值决定MLC存储单元所储存的数据值。上述的各电流值是对应的字线电压及对应的位线电压提供给MLC存储单元时，流经MLC存储单元的电流大小。

请参照图8，其绘示依照本发明的第二实施例的应用MLC存储器的读取方法的读取电路的示意图。读取电路800包括一字线电压控制器810、一位线电压控制器820及一感测放大器830。于此实施例中，字线电压控制器810用以提供多个字线电压VG1～VGn，位线电压控制器820用以提供对应至该多个字线电压的多个位线电压VBL1～VBLn。其中，各个字线电压VG1～VGn是与对应的位线电压VBL1～VBLn同时被提供。举例来说，字线电压VG1及对应的位线电压VG1是同时被提供；字线电压VG2及对应的位线电压VG2是同时被提供；以此类推，字线电压VGn及对应的位线电压VGn是同时被提供。

此多个字线电压VG1～VGn的其中之一大于此多个字线电压VG1～VGn的另一；对应的此多个位线电压VBL1～VBLn的其中之一小于对应的此多个位线电压VBL1～VBLn的另一。举例来说，字线电压VG1大于字线电压VG2，而对应的位线电压VBL1小于对应的位线电压VBL2；字线电压VG2大于字线电压VG3，而对应的位线电压VBL2小于对应的位线电压VBL3；以此类推，此多个字线电压VG1～VGn之间的关系较佳地为VG1>VG2>...>VGi>VGn(i<n)，对应的此多个位线电压VBL1～VBLn之间的关系为VBL1<VBL2<VBLi<...<VBLn(i<n)。

感测放大器830用以检测流经MLC存储单元M的多个电流值Is1～Isn，并根据此多个电流值Is1～Isn决定MLC存储单元M所储存的数据值。其中，各电流值Is1～Isn是对应的字线电压VG1～VGn及对应的位线电压VBL1～VBLn提供给MLC存储单元M时，流经MLC存储单元M的电流大小。于实作上，字线电压被施加于MLC存储单元M的栅极端G，对应的位线电压被施加于MLC存储单元M的漏极端D，电流是流经MLC存储单元M的源极端S。

于本实施例中，相仿地，通过提供对应的字线电压及对应的位线电压，应用本发明实施例的MLC存储器读取方法的读取电路于进行读取操作时，不仅能有效地降低读取干扰，还能改善第二位效应的问题。再者，相较于第一实施例，本实施例的MLC存储器读取方法还能应用于可用以储存高于二位的数据的MLC存储单元。举例来说，若MLC存储单元的半个单元可用以储存三位的数据，则字线电压控制器将提供七个不同字线电压来进行读取动作。

本发明上述实施例所揭露的MLC存储器的读取方法应用其的读取电路，是可应用于具有硅氧氮氧硅(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)结构的MLC存储器、或应用于具有浮动栅(floating gate)结构的MLC存储器，然亦不限于此。虽然浮动栅(floating gate)结构的MLC存储器不会有第二位效应的问题，但应用本发明时仍可有效地降低读取干扰的现象。只要MLC存储器的每个存储单元具有多个位，均可应用本发明的MLC存储器的读取方法。

本发明上述实施例所揭露的MLC存储器的读取方法及应用其的读取电路，可降低MLC存储单元于读取操作时所产生的读取干扰、还可改善第二位效应、避免读取错误，而能提高读取操作的正确性。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定的范围为准。

Claims (4)

1.一种多位阶单元存储器的读取方法，其特征在于，该方法包括：

提供一第一字线电压及一第一位线电压至多位阶存储单元；以及

提供一第二字线电压及一第二位线电压至多位阶存储单元；

其中，若该第一字线电压大于该第二字线电压，则该第一位线电压小于该第二位线电压。

2.根据权利要求1所述的方法，其特征在于，该方法更包括：

检测当该第一字线电压及对应的该第一位线电压提供给一多位阶存储单元时，流经该多位阶存储单元的一第一电流；

检测当该第二字线电压及对应的该第二位线电压提供给该多位阶存储单元时，流经该多位阶存储单元的一第二电流；以及

根据该第一电流及该第二电流决定该多位阶存储单元所储存的数据值。

3.根据权利要求1所述的方法，其特征在于，该方法更包括：

检测流经一多位阶存储单元的多个电流值；以及

根据该多个电流值决定该多位阶存储单元所储存的数据值；

其中，各该多个电流值是对应的该字线电压及对应的该位线电压提供给该多位阶存储单元时，流经该多位阶存储单元的电流大小。

4.一种读取电路，应用于一多位阶单元存储器中，其特征在于，该电路包括：

一字线电压控制器，用以提供一第一字线电压或一第二字线电压至该多位阶存储单元；以及

一位线电压控制器，用以在该字线电压控制器提供该第一字线时提供一第一位线电压至该多位阶存储单元，在该字线电压控制器提供该第二字线时提供一第二位线电压至该多位阶存储单元；

其中，若该第一字线电压大于该第二字线电压，则该第一位线电压小于该第二位线电压。

Images