CN103811072B - 一种高可靠性NAND Flash的读取方法及其系统 - Google Patents
一种高可靠性NAND Flash的读取方法及其系统 Download PDFInfo
- Publication number
- CN103811072B CN103811072B CN201210461395.6A CN201210461395A CN103811072B CN 103811072 B CN103811072 B CN 103811072B CN 201210461395 A CN201210461395 A CN 201210461395A CN 103811072 B CN103811072 B CN 103811072B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- nand flash
- read
- state
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及数据存储技术领域，公开了一种高可靠性NAND Flash的读取方法及其系统，方法包括：在NAND Flash的外围电路中存储N个读取电压，所述N个读取电压按大小排列形成N+1个电压区间，在外围电路中分别存储各电压区间的统计次数，N为大于1的奇数；当接到读取命令时，分别用所述N个读取电压读取该页中各存储单元的存储状态，获取N份读取结果；依次确定各存储单元的存储状态和所处的电压区间，确定该页的读取结果，以及，对所述N个读取电压进行调整。本发明采用多次读取的方式，暂存每次读取的结果进行比较，配合ECC校验，可有效减少大规模读取中错误读取的概率，提高读取操作的准确性。
Description
技术领域
本发明涉及数据存储技术领域，尤其涉及一种高可靠性NAND Flash的读取方法及其系统。
背景技术
闪存(Flash Memory,闪速存储器，简称闪存)是诞生于20世纪80年代末的一种新型存储介质。由于具有非易失、高速、高抗震、低功耗、小巧轻便等优良特性，闪存近年来被广泛应用于移动通信、数据采集等领域的嵌入式系统和便携式设备上，如手机、便携式媒体播放器、数码相机、数码摄像机、传感器，也用于航空航天等领域，如航空航天器等。
NAND Flash是一种可在线进行电擦写的非易失半导体闪存，具有擦写速度快、低功耗、大容量、低成本等优点，应用非常广泛。近年来，随着音乐播放器、移动电话和存储卡等市场的蓬勃发展，NAND Flash的出货量节节攀升，半导体厂商通过缩小工艺尺寸和采用多值技术(MLC/TLC)，将NAND Flash的容量从几百Mbit提升到几个Gbit，但同时使得阈值电压的容限(即编程态的最小电压和擦除态的最大电压之间的范围)减小并且导致芯片的可靠性降低，因此，在现有工艺下，精确地调整NAND Flash的阈值电压就显得尤为重要。
以单值型的NAND Flash为例，传统的单值型NAND Flash读取机制如上图1所示，其原理为：在编程态和擦除态的阈值电压之间(即编程态的最小电压和擦除态的最大电压之间)选择一个适当的读取电压，进行一次读取，大于此读取电压的存储单元(cell)统一确定为编程态，小于此读取电压的存储单元(cell)统一确定为擦除态。
这种传统的一次读取方法存在一定缺陷。众所周知，存储单元的阈值分布本身存在非确定性，在经过多次编程擦除操作后，阈值的分布范围会进一步偏离理想，例如，在采用浮置栅的NAND Flash中，存在由影响阈值电压的元件的干扰效应引起的阈值电压的偏移现象，可能存在编程态和擦除态阈值窗口偏移的问题，例如存储器电压分布出现图2(a)或图2(b)所示的分布情况,甚至出现编程态和擦除态阈值窗口交叠的问题，例如存储器电压分布出现图2(c)所示的分布情况。此时，若采用传统的一次读取方式，在经过多次编程擦除操作后，会出现错误读取的位数逐渐增加，在进行大规模的页读取时，将很难直接得到最终正确的数据，造成读取错误。
发明内容
本发明的目的在于提出一种高可靠性NAND Flash的读取方法及其系统，能够有效降低出错位机率，提高读取操作的准确性，从而提高NAND Flash的可靠性。
为达此目的，本发明提出了一种高可靠性NAND Flash的读取方法，在所述NAND Flash的外围电路中存储N个读取电压，所述N个读取电压按大小排列形成N+1个电压区间，在所述NAND Flash的外围电路中分别存储各电压区间的统计次数，所述N为大于1的奇数；
当所述NAND Flash接到读取命令时，读取NAND Flash页的操作包括：
分别用所述N个读取电压读取该NAND Flash页中各存储单元的存储状态，获取N份读取结果，其中所述存储状态为擦除态或编程态；
依据所述N份读取结果，依次确定各存储单元的存储状态和所处的电压区间，当某存储单元位于某电压区间时，将该电压区间的统计次数加一，以及，
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果；
对所述N+1个电压区间的统计次数进行分析，当满足预设调整条件时，对所述N个读取电压或所述N+1个电压区间的统计次数进行调整。
进一步地，若该NAND Flash为ECC(Error Correcting Code,错误检查和纠正)闪存,则所述依据所述各存储单元的存储状态确定该NAND Flash页的读取结果之后还包括对该NAND Flash页的读取结果进行ECC校验。
进一步地，所述依据所述N份读取结果，依次确定各存储单元的存储状态具体包括：在所述N份读取结果中，依次对各存储单元的存储状态进行统计，当某存储单元中编程态次数大于擦除态次数时，将该存储单元内容确定为编程态，否则将该存储单元内容确定为擦除态。
进一步地，所述依次确定各存储单元所处的电压区间具体包括：从所述N份读取结果中，依次获取各存储单元的存储状态，当某存储单元在N份读取结果中的状态均为编程态时，将该存储单元所处的电压区间确定为大于最大读取电压的区间，当某存储单元在N份读取结果中的状态均为擦除态时，将该存储单元所处的电压区间确定为小于最小读取电压的区间，当某存储单元在某大小相邻的两读取电压的读取结果中的存储状态不同，将该存储单元所处的电压区间确定为该相邻两电压形成的区间。
进一步地，所述N为3。
根据本发明的同一构思，本发明还提供了一种高可靠性NAND Flash的读取系统，在所述NAND Flash的外围电路中存储有N个读取电压，以及所述N个读取电压按大小排列形成的N+1个电压区间的统计次数，所述N为大于1的奇数；
包括：
初步读取模块，用于当所述NAND Flash接到读取命令时，分别用所述N个读取电压读取该NAND Flash页中各存储单元的存储状态，获取N份读取结果，其中所述存储状态为擦除态或编程态；
单元分析与数据获取模块，用于当所述NAND Flash接到读取命令时，依据所述初步读取模块获取的N份读取结果，依次确定各存储单元的存储状态和所处的电压区间，当某存储单元位于某电压区间时，将该电压区间的统计次数加一，以及，
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果；
数据调整模块，用于当所述NAND Flash接到读取命令时，依据所述单元分析与数据获取模块中N+1个电压区间的统计次数，对所述N+1个电压区间的统计次数进行分析，当满足预设调整条件时，对所述N个读取电压或所述N+1个电压区间的统计次数进行调整。
进一步地，还包括ECC校验模块，用于当该NAND Flash为ECC闪存时,将单元分析与数据获取模块读取的页的读取结果进行ECC校验。
进一步地，所述单元分析与数据获取模块中依次确定各存储单元的存储状态具体包括：在所述N份读取结果中，依次对各存储单元的存储状态进行统计，当某存储单元中编程态次数大于擦除态次数时，将该存储单元内容确定为编程态，否则将该存储单元内容确定为擦除态。
进一步地，所述单元分析与数据获取模块中依次确定各存储单元所处的电压区间具体包括：从所述N份读取结果中，依次获取各存储单元的存储状态，当某存储单元在N份读取结果中的状态均为编程态时，将该存储单元所处的电压区间确定为大于最大读取电压的区间，当某存储单元在N份读取结果中的状态均为擦除态时，将该存储单元所处的电压区间确定为小于最小读取电压的区间，当某存储单元在某大小相邻的两读取电压的读取结果中的存储状态不同，将该存储单元所处的电压区间确定为该相邻两电压形成的区间。
进一步地，所述N为3。
本发明提出了一种缓解存储器阈值窗口交叠影响的读取方法，在大规模的页读取中采用多次读取的方式，暂存每次读取的结果进行比较，配合ECC校验，可有效减少大规模读取中错误读取的概率，提高读取操作的准确性。
附图说明
图1是现有技术中存储器读取机制示意图；
图2是现有技术中存储器电压分布三种情况的示意图；
图3是本发明实施例一所述高可靠NAND Flash的读取方法流程图；
图4是本发明实施例二所述高可靠NAND Flash的读取系统框图。
具体实施方式
本发明在所述NAND Flash的外围电路中存储N个读取电压，所述N个读取电压按大小排列形成N+1个电压区间，在所述NAND Flash的外围电路中分别存储各电压区间的统计次数。
其中N为大于1的奇数，例如，N可以为3、5或7等等。为奇数的目的是为了当使用不同的读取电压对同一存储单元cell读取的结果不同时，便于通过统计该单元的这些读取结果中编程态的次数和擦除态的次数，取次数相对较多的存储状态作为该单元的最终存储状态。
以N为3为例，例如，外围电路中存储有3个读取电压，分别为5V,4V,6V,这三个电压按从小到大的顺序排列后形成的4个电压区间从小到大依次为：U<4V,4V<U<5V,5V<U<6V,U>6V，在外围电路中分别存储各电压区间的统计次数。每次读取数据时，继续对各电压区间的统计次数进行统计，预先设定调整条件，依据所述统计数据对所述3个读取电压进行适应性调整，以备下次读取时使用。
下面结合附图并通过具体实施方式来具体说明当NAND Flash接到读取命令时，读取NAND Flash页的操作的方法和系统。
实施例一
图3是本发明实施例一所述高可靠NAND Flash的读取方法流程图，如图3所示，当所述NAND Flash接到读取命令时，以N＝3为例，具体的读取方法包括：
S301、用第一读取电压读取页，保存读取结果；
NAND Flash有多种结构，以SLC型的NAND Flash为例，数据是以bit的方式保存在存储单元cell。SLC型的NAND Flash中，一个cell中只能存储一个bit，这些cell以8个或者16个为单位组合，形成所谓的byte或word，这就是NAND Device的位宽，这些byte/word会再组成Page。例如三星的K9F1208U0M，每页528Byte，每32个page页形成一个Block块，一个block块为16kByte。正如硬盘的盘片被分为磁道，每个磁道又分为若干扇区，一块NAND flash也分为若干块，每个块分为若干页。一般而言，块、页之间的关系随着芯片的不同而不同。
NAND flash以页为单位读写数据，而以块为单位擦除数据。
本步骤与传统的读取操作相同，通过第一读取电压，进行第一次读取，将大于第一读取电压的存储单元(cell)确定为编程态，记为“0”，小于第一读取电压的存储单元(cell)确定为擦除态，记为“1”。将该页的读取结果保存起来。
S302、用第二读取电压读取页，保存读取结果；
本步骤与上步操作相同，通过第二读取电压，进行第二次读取，将大于第二读取电压的存储单元(cell)确定为编程态，记为“0”，小于第二读取电压的存储单元(cell)确定为擦除态，记为“1”。将该页的读取结果保存起来。
S303、用第三读取电压读取页，保存读取结果；
本步骤与上步操作相同，通过第三读取电压，进行第三次读取，将大于第三读取电压的存储单元(cell)确定为编程态，记为“0”，小于第三读取电压的存储单元(cell)确定为擦除态，记为“1”。将该页的读取结果保存起来。
S304、逐单元进行比较，确定存储状态，确定电压区间，修改该电压区间的统计次数；
依次获取各存储单元的存储状态，当某存储单元在N份读取结果中的状态均为编程态，则该存储单元的电压范围位于大于最大读取电压的区间，当某存储单元在N份读取结果中的状态均为擦除态，则该存储单元的电压范围位于小于最小读取电压的区间，当某存储单元在N份读取结果中的状态在某相邻的两读取电压的读取结果中有跳转，则该存储单元的电压范围位于该相邻两电压的区间之间。
以该NAND Flash页中八个存储单元为例，例如，第一次用读取电压4V读取时结果为10101101，第二次用读取电压5V读取时结果为11101101，第三次用读取电压6V读取时结果为11101111，则确定存储内容和确定电压区间结果如下：
第一位：三次读取均为1，最终确定存储状态为1，该存储单元的电压区间U<4V，将U<4V的统计次数加一；
第二位：三次读取依次为0，1，1，状态为1的次数为2次，状态为0的次数为1次，最终确定存储状态为1，该存储单元在某相邻的两读取电压4V和5V的读取结果中由0跳转到1，则该存储单元的电压范围位于该相邻两电压的区间之间，即该存储单元的电压区间为4V<U<5V，将4V<U<5V的统计次数加一；
第三位：与第一位分析相同，该存储单元的电压区间均为U<4V，将U<4V的统计次数加一；
第四位：三次读取均为0，最终确定存储状态为0，该存储单元的电压区间U>6V，将U>6V的统计次数加一；
第五位，第六位：与第一位分析相同，它们存储单元的电压区间均为U<4V，分别将U<4V的统计次数加一；
第七位：三次读取依次为0，0，1，状态为0的次数为2次，状态为1的次数为1次，最终确定存储状态为0，该存储单元在某相邻的两读取电压5V和6V的读取结果中由0跳转到1，则该存储单元的电压范围位于该相邻两电压的区间之间，即该存储单元的电压区间为5V<U<6V，将5V<U<6V的统计次数加一；
第八位：与第一位分析相同，该存储单元的电压区间均为U<4V，将U<4V的统计次数加一。
S305、对确定的存储内容进行ECC校验；
依上步，该八个存储单元确定的存储结果为11101101，依照上述方法确定该页全部存储单元的存储结果。
若该NAND Flash为ECC闪存，则对上述存储结果进行ECC较验，获取该页的最终存储结果。
S306、判断是否满足预设的调整条件，若是则执行步骤S307,否则结束；
获取最终存储结果之后，对所述N+1个电压区间的统计次数进行分析，判断是否满足预设的调整条件，若是则执行步骤S307,否则结束。
所述预设的调整条件为预先设定条件，目的在该NAND Flash使用过程中进行读取自适应，实现读取电压的自动化调整。
具体为依据N个读取电压和N+1个电压区间的统计次数来设定，同时可以结合NAND Flash的特性来设定。
S307、对N个读取电压或统计次数进行调整，结束。
例如，N为3时，三个电压从小到大依次为U1,U2,U3,电压区间为：U<U1,U1<U<U2,U2<U<U3,U>U3,可设定：当U1<U<U2的次数比U2<U<U3的次数大30时，U2+0.1V；当U2<U<U3的次数比U1<U<U2的次数大30时，U2-0.1V；当U<U1的次数除以U1<U<U2的次数大于500时，U1-0.2V；当U>U3的次数除以U2<U<U3的次数大于500时，U3+0.2V。
当N为5时，与上述操作的不同之处在于，在步骤S303之后还包括用第四读取电压读取页并保存读取结果和用第五读取电压读取页并保存读取结果，在步骤S304中逐单元进行比较，确定存储状态，确定电压区间，修改该电压区间的统计次数时依据上述分别通过5次读取电压读取并保存的NAND Flash页的读取结果。
依此类推，当N为7、9等奇数时，方法相似，在此不作赘述。
实施例二
根据本发明的同一构思，本发明还提供了一种高可靠NAND Flash的读取系统，图4是本发明实施例二所述高可靠NAND Flash的读取系统框图，如图4所示，本实施例所述的高可靠NAND Flash的读取系统包括：
初步读取模块，用于当所述NAND Flash接到读取命令时，分别用所述N个读取电压读取该NAND Flash页中各存储单元的存储状态，获取N份读取结果，其中所述存储状态为擦除态或编程态；
NAND Flash有多种结构，以SLC型的NAND Flash为例，数据是以bit的方式保存在存储单元cell。SLC型的NAND Flash中，一个cell中只能存储一个bit，这些cell以8个或者16个为单位组合，形成所谓的byte或word，这就是NAND Device的位宽，这些byte/word会再组成Page。例如三星的K9F1208U0M，每页528Byte，每32个page页形成一个Block块，一个block块为16kByte。正如硬盘的盘片被分为磁道，每个磁道又分为若干扇区，一块NAND flash也分为若干块，每个块分为若干页。一般而言，块、页之间的关系随着芯片的不同而不同。
NAND flash以页为单位读写数据，而以块为单位擦除数据。
本模块的具体读取操作与传统的读取操作相同，以N＝3为例，本模块功能为：
通过第一读取电压，进行第一次读取，将大于第一读取电压的存储单元(cell)确定为编程态，记为“0”，小于第一读取电压的存储单元(cell)确定为擦除态，记为“1”。将该页的读取结果保存起来。
再用相同方法，依次通过第二读取电压和第三读取电压分别读取该页内容，分别将读取结果保存起来。
单元分析与数据获取模块，用于当所述NAND Flash接到读取命令时，依据所述初步读取模块获取的N份读取结果，依次确定各存储单元的存储状态和所处的电压区间，当某存储单元位于某电压区间时，将该电压区间的统计次数加一，以及，
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果；
依次获取各存储单元的存储状态具体包括：当某存储单元在N份读取结果中的状态均为编程态，则该存储单元的电压范围位于大于最大读取电压的区间，当某存储单元在N份读取结果中的状态均为擦除态，则该存储单元的电压范围位于小于最小读取电压的区间，当某存储单元在N份读取结果中的状态在某相邻的两读取电压的读取结果中有跳转，则该存储单元的电压范围位于该相邻两电压的区间之间。
以该NAND Flash页中八个存储单元为例，例如，第一次用读取电压4V读取时结果为10101101，第二次用读取电压5V读取时结果为11101101，第三次用读取电压6V读取时结果为11101111，则确定存储内容和确定电压区间结果如下：
第一位：三次读取均为1，最终确定存储状态为1，该存储单元的电压区间U<4V，将U<4V的统计次数加一；
第二位：三次读取依次为0，1，1，状态为1的次数为2次，状态为0的次数为1次，最终确定存储状态为1，该存储单元在某相邻的两读取电压4V和5V的读取结果中由0跳转到1，则该存储单元的电压范围位于该相邻两电压的区间之间，即该存储单元的电压区间为4V<U<5V，将4V<U<5V的统计次数加一；
第三位：与第一位分析相同，该存储单元的电压区间均为U<4V，将U<4V的统计次数加一；
第四位：三次读取均为0，最终确定存储状态为0，该存储单元的电压区间U>6V，将U>6V的统计次数加一；
第五位，第六位：与第一位分析相同，它们存储单元的电压区间均为U<4V，分别将U<4V的统计次数加一；
第七位：三次读取依次为0，0，1，状态为0的次数为2次，状态为1的次数为1次，最终确定存储状态为0，该存储单元在某相邻的两读取电压5V和6V的读取结果中由0跳转到1，则该存储单元的电压范围位于该相邻两电压的区间之间，即该存储单元的电压区间为5V<U<6V，将5V<U<6V的统计次数加一；
第八位：与第一位分析相同，该存储单元的电压区间均为U<4V，将U<4V的统计次数加一。
依上述分析，该八个存储单元确定的存储结果为11101101，依照上述确定该页全部存储单元的存储结果。
ECC校验模块，用于当该NAND Flash为ECC闪存时,将单元分析与数据获取模块读取的页的读取结果进行ECC校验。
若该NAND Flash为ECC闪存，则对上述存储结果进行ECC较验，获取该页的最终存储结果。
数据调整模块，用于当所述NAND Flash接到读取命令时，依据所述单元分析与数据获取模块中N+1个电压区间的统计次数，对所述N+1个电压区间的统计次数进行分析，当满足预设调整条件时，对所述N个读取电压或所述N+1个电压区间的统计次数进行调整。
该模块用于所述单元分析与数据获取模块获取最终存储结果之后，对所述N+1个电压区间的统计次数进行分析，当所述N+1个电压区间的统计次数满足预设的调整条件时，对该NAND Flash进行读取自适应，实现读取电压的自动化调整。
所述预设的调整条件为预先设定条件，目的在该NAND Flash使用过程中进行读取自适应，实现读取电压的自动化调整。
具体为依据N个读取电压和N+1个电压区间的统计次数来设定，同时可以结合NAND Flash的特性来设定。
例如，N为3时，三个电压从小到大依次为U1,U2,U3,电压区间为：U<U1,U1<U<U2,U2<U<U3,U>U3,可设定：当U1<U<U2的次数比U2<U<U3的次数大30时，U2+0.1V；当U2<U<U3的次数比U1<U<U2的次数大30时，U2-0.1V；当U<U1的次数除以U1<U<U2的次数大于500时，U1-0.2V；当U>U3的次数除以U2<U<U3的次数大于500时，U3+0.2V。
本发明通过在大规模的页读取中采用多次读取的方式，暂存每次读取的结果进行比较，配合ECC校验，可有效减少大规模读取中错误读取的概率，提高读取操作的准确性。
当N为5时，与N＝3相比，只是在初步读取模块中还包括用第四读取电压读取页并保存读取结果和用第五读取电压读取页并保存读取结果，在单元分析与数据获取模块中逐单元进行比较，确定存储状态，确定电压区间，修改该电压区间的统计次数时依据上述分别通过5次读取电压读取并保存的NAND Flash页的读取结果。
依此类推，当N为7、9等奇数时，方法相似，在此不作赘述。
以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现，其软件程序存储在可读取的存储介质中，存储介质例如：计算机中的硬盘、光盘或软盘。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高可靠性NAND Flash的读取方法，其特征在于，在所述NAND Flash的外围电路中存储N个读取电压，所述N个读取电压按大小排列形成N+1个电压区间，在所述NAND Flash的外围电路中分别存储各电压区间的统计次数，所述N为大于1的奇数；
当所述NAND Flash接到读取命令时，读取NAND Flash页的操作包括：
分别用所述N个读取电压读取该NAND Flash页中各存储单元的存储状态，获取N份读取结果，其中所述存储状态为擦除态或编程态；
依据所述N份读取结果，依次确定各存储单元的存储状态和所处的电压区间，当某存储单元位于某电压区间时，将该电压区间的统计次数加一，以及，
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果；
对所述N+1个电压区间的统计次数进行分析，当满足预设调整条件时，对所述N个读取电压或所述N+1个电压区间的统计次数进行调整。
2.如权利要求1所述的高可靠性NAND Flash的读取方法，其特征在于，若该NAND Flash为ECC闪存,则所述依据所述各存储单元的存储状态确定该NAND Flash页的读取结果之后还包括对该NAND Flash页的读取结果进行ECC校验。
3.如权利要求1或2所述的高可靠性NAND Flash的读取方法，其特征在于，所述依据所述N份读取结果，依次确定各存储单元的存储状态具体包括：在所述N份读取结果中，依次对各存储单元的存储状态进行统计，当某存储单元中编程态次数大于擦除态次数时，将该存储单元内容确定为编程态，否则将该存储单元内容确定为擦除态。
4.如权利要求3所述的高可靠性NAND Flash的读取方法，其特征在于，所述依次确定各存储单元所处的电压区间具体包括：从所述N份读取结果中，依次获取各存储单元的存储状态，当某存储单元在N份读取结果中的状态均为编程态时，将该存储单元所处的电压区间确定为大于最大读取电压的区间，当某存储单元在N份读取结果中的状态均为擦除态时，将该存储单元所处的电压区间确定为小于最小读取电压的区间，当某存储单元在某大小相邻的两读取电压的读取结果中的存储状态不同，将该存储单元所处的电压区间确定为该相邻两电压形成的区间。
5.如权利要求3所述的高可靠性NAND Flash的读取方法，其特征在于，所述N为3。
6.一种高可靠性NAND Flash的读取系统，其特征在于，在所述NAND Flash的外围电路中存储有N个读取电压，以及所述N个读取电压按大小排列形成的N+1个电压区间的统计次数，所述N为大于1的奇数；
包括：
初步读取模块，用于当所述NAND Flash接到读取命令时，分别用所述N个读取电压读取该NAND Flash页中各存储单元的存储状态，获取N份读取结果，其中所述存储状态为擦除态或编程态；
单元分析与数据获取模块，用于当所述NAND Flash接到读取命令时，依据所述初步读取模块获取的N份读取结果，依次确定各存储单元的存储状态和所处的电压区间，当某存储单元位于某电压区间时，将该电压区间的统计次数加一，以及，
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果；
数据调整模块，用于当所述NAND Flash接到读取命令时，依据所述单元分析与数据获取模块中N+1个电压区间的统计次数，对所述N+1个电压区间的统计次数进行分析，当满足预设调整条件时，对所述N个读取电压或所述N+1个电压区间的统计次数进行调整。
7.如权利要求6所述的高可靠性NAND Flash的读取系统，其特征在于，还包括ECC校验模块，用于当该NAND Flash为ECC闪存时,将单元分析与数据获取模块读取的页的读取结果进行ECC校验。
8.如权利要求6或7所述的高可靠性NAND Flash的读取系统，其特征在于，所述单元分析与数据获取模块中依次确定各存储单元的存储状态具体包括：在所述N份读取结果中，依次对各存储单元的存储状态进行统计，当某存储单元中编程态次数大于擦除态次数时，将该存储单元内容确定为编程态，否则将该存储单元内容确定为擦除态。
9.如权利要求8所述的高可靠性NAND Flash的读取系统，其特征在于，所述单元分析与数据获取模块中依次确定各存储单元所处的电压区间具体包括：从所述N份读取结果中，依次获取各存储单元的存储状态，当某存储单元在N份读取结果中的状态均为编程态时，将该存储单元所处的电压区间确定为大于最大读取电压的区间，当某存储单元在N份读取结果中的状态均为擦除态时，将该存储单元所处的电压区间确定为小于最小读取电压的区间，当某存储单元在某大小相邻的两读取电压的读取结果中的存储状态不同，将该存储单元所处的电压区间确定为该相邻两电压形成的区间。
10.如权利要求8所述的高可靠性NAND Flash的读取系统，其特征在于，所述N为3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210461395.6A CN103811072B (zh) | 2012-11-15 | 2012-11-15 | 一种高可靠性NAND Flash的读取方法及其系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210461395.6A CN103811072B (zh) | 2012-11-15 | 2012-11-15 | 一种高可靠性NAND Flash的读取方法及其系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103811072A CN103811072A (zh) | 2014-05-21 |
| CN103811072B true CN103811072B (zh) | 2016-09-07 |
Family
ID=50707730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210461395.6A Active CN103811072B (zh) | 2012-11-15 | 2012-11-15 | 一种高可靠性NAND Flash的读取方法及其系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103811072B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538333B (zh) * | 2017-03-06 | 2022-02-11 | 北京兆易创新科技股份有限公司 | Nand闪存的读操作处理方法、装置和nand存储设备 |
| CN108628752B (zh) * | 2017-03-17 | 2021-10-01 | 北京兆易创新科技股份有限公司 | 一种数据存储方法和装置 |
| CN110838331A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 一种存储数据的读取方法及装置 |
| CN110390987A (zh) * | 2019-06-22 | 2019-10-29 | 合肥致存微电子有限责任公司 | 一种数据加速重读的方法以及存储设备 |
| CN112420111B (zh) * | 2020-11-24 | 2024-01-26 | 山东华芯半导体有限公司 | 一种NANDFlash LUN自组读电压序列的方法 |
| CN113707204B (zh) * | 2021-08-31 | 2023-08-08 | 长江存储科技有限责任公司 | 存储器编程方法及系统 |
| CN115295057B (zh) * | 2022-09-29 | 2023-01-10 | 杭州阿姆科技有限公司 | 一种快速获取nand最优读取数据的方法 |
| CN116564391B (zh) * | 2023-03-17 | 2024-03-01 | 平头哥(成都)半导体有限公司 | 存储控制芯片、固态硬盘和闪存读电压确定方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1917087A (zh) * | 2005-07-13 | 2007-02-21 | 秦蒙达闪存有限责任两合公司 | 非易失性半导体存储器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101486980B1 (ko) * | 2008-10-27 | 2015-01-30 | 삼성전자주식회사 | 불휘발성 메모리의 문턱 전압 산포의 분석 방법 |
| KR101578511B1 (ko) * | 2009-05-20 | 2015-12-18 | 삼성전자주식회사 | 리드 전압 설정 방법 |
-
2012
- 2012-11-15 CN CN201210461395.6A patent/CN103811072B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1917087A (zh) * | 2005-07-13 | 2007-02-21 | 秦蒙达闪存有限责任两合公司 | 非易失性半导体存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103811072A (zh) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811072B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
| CN101755305B (zh) | 存储器装置及操作存储器单元的方法 | |
| US10303535B2 (en) | Identifying asynchronous power loss | |
| US11948644B2 (en) | Two-part programming of memory cells | |
| CN101335048B (zh) | 多阶存储单元非易失性存储器的双重编程方法 | |
| EP2597648A2 (en) | Non-equal threshold voltage ranges in MLC NAND flash memory devices | |
| TWI733706B (zh) | 於規劃記憶體裝置時減少驗證檢查之技術 | |
| US20140380108A1 (en) | Method and system to obtain state confidence data using multistrobe read of a non-volatile memory | |
| CN104272393A (zh) | 为存储器的块调整编程步长的系统和方法 | |
| US9983916B2 (en) | Memory system and operating method thereof | |
| CN103870399B (zh) | 存储器管理方法、存储器控制器与存储器储存装置 | |
| EP2686850A1 (en) | Methods, devices, and systems for data sensing | |
| US11328777B2 (en) | Responding to power loss | |
| CN103811070B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
| CN104282339A (zh) | 读取电压设定方法、控制电路与存储器储存装置 | |
| CN103631529A (zh) | 数据写入方法、存储器控制器与存储器存储装置 | |
| US8090999B2 (en) | Memory media characterization for development of signal processors | |
| CN102237139B (zh) | 计算补偿电压与调整阀值电压方法及存储器装置与控制器 | |
| CN106155576B (zh) | 存储器管理方法、存储器存储装置和存储器控制电路单元 | |
| WO2023028846A1 (zh) | 存储器、存储器的编程方法及编程验证方法、存储器系统 | |
| CN103811071B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
| CN104572324A (zh) | 固态储存装置及其控制方法 | |
| CN103594116A (zh) | 数据读取方法、控制电路、存储器模块与存储器存储装置 | |
| CN106024063A (zh) | 一种非易失性存储器的数据读取装置及方法 | |
| US8995206B2 (en) | Device, method and computer readable program for accessing memory cells using shortened read attempts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |