CN1917087A - 非易失性半导体存储器 - Google Patents

非易失性半导体存储器 Download PDF

Info

Publication number
CN1917087A
CN1917087A CNA2006101058679A CN200610105867A CN1917087A CN 1917087 A CN1917087 A CN 1917087A CN A2006101058679 A CNA2006101058679 A CN A2006101058679A CN 200610105867 A CN200610105867 A CN 200610105867A CN 1917087 A CN1917087 A CN 1917087A
Authority
CN
China
Prior art keywords
memory
voltage
reads
zone
memory zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101058679A
Other languages
English (en)
Inventor
U·奥古斯丁
G·克伯尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda Flash GmbH
Original Assignee
Qimonda Flash GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Flash GmbH filed Critical Qimonda Flash GmbH
Publication of CN1917087A publication Critical patent/CN1917087A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种确定用于从非易失性半导体存储器读出数据的读取电压的方法，其中该半导体存储器包含分组成第一存储器区域和第二存储器区域的多个存储单元，该方法包括步骤：将给定数目的“0”存储于第二存储器区域；在第一存储器区域的存储单元内存储数量相等的“0”和“1”；确定第一读取电压，在该第一读取电压下从该第一存储器区域的存储单元读出相同数量的“0”和“1”；基于该第一读取电压源，确定第二读取电压，在该第二读取电压下读出的相同数目的“0”等于第二存储器区域中存储的“0”的数目；以及使用该第二读取电压作为读取该半导体存储器的存储单元的读取电压。

Description

非易失性半导体存储器
技术领域
本发明涉及非易失性半导体存储器，并涉及确定用于从这种存储器的存储单元读出数据的读取电压的方法。
背景技术
通过提高每个存储单元存储的位数可增大闪存(flash memory)的存储容量。氮化物可编程只读存储器(NROM)单元为每个单元能存储两位的非易失性存储单元。图1示出了本领域中已知的NROM单元的截面视图。在存储器中，单元的栅G将连接到字线，两个源/漏区S/D将连接到位线。栅G下方为所谓的ONO层，该层包含夹在顶部氧化物层TO和底部氧化物层BO之间的氮化物层NL。电荷可储存在氮化物层NL的第一位置B1和第二位置B2。各个位置中储存的电荷数量可以独立于另一个位置储存的电荷数量调整，使得可以在单个单元内存储两位。
储存电荷的数量决定阈值电压值Vth，即为使半导体衬底SB中ONO层下出现电子通道以便使存储单元传导电流，需要对栅G施加的电压。当电子被捕获在氮化物层上时，阈值电压Vth增大。高阈值电压Vth对应于单元不传导电流的编程状态(“0”)，而低阈值电压Vth对应于存储单元传导电流的擦除状态(“1”)。
编程第一位涉及对靠近第一位置B1的源/漏S/D施加例如4.5V电压，对第二源/漏S/D施加0V电压，对栅G施加9V电压，使得热电子将从单元的沟道隧穿到氮化物层NL。
擦除第一位涉及热空穴注入，通过对靠近第一位置B1的源/漏S/D施加例如8V的电压，浮置另一个源/漏S/D，并对栅G施加负电压而实现该热空穴注入。因此，被捕获在氮化物层上的电子通过Fowler-Nordheim隧穿进入半导体衬底SB。理想地，阈值电压Vth因此恢复到存储单元的原始未编程阈值电压。
读取第一位涉及对栅G施加读取电压VR(该电压介于已经被擦除的存储元件的阈值电压与已经被编程的存储元件的阈值电压之间，即介于高阈值电压与低阈值电压之间的电压)，对靠近第一位置B1的源/漏区S/D施加诸如0V的电势，对另一个源/漏S/D区施加1.5V的电势。通过感测从一个源/漏S/D到另一个源/漏S/D流过存储单元的电流，可以确定储存于存储单元内的状态。对于相同的栅电压，流过已擦除的存储单元的电流将大于流过已编程的存储单元的电流。
为了读取、编程、和擦除第二位，交换对靠近第一位置B1和第二位置B2的源/漏区S/D所施加的电压。
单个存储单元的阈值电压Vth尤其由于制造过程中的变化、工作条件、以及老化而变化。图2示出了存储擦除状态(“1”)和编程状态(“0”)的存储单元的阈值电压分布。水平轴代表使存储单元传导需要向栅极施加的电压，即单元的阈值电压，而垂直轴代表该电压下传导电流的存储单元N的数目。为了正确地读取储存在存储单元内的状态，对存储单元栅G施加的读取电压VR必须介于读取电压下限VL和读取电压上限VU之间。读取电压下限VL是指使所有已擦除的存储单元传导所需要的最小电压，读取电压上限VU是指所有已编程存储单元都不传导所允许的最大电压。如果读取电压VR小于读取电压下限VL，则被擦除的存储单元将被读取为已编程的，如果读取电压VR大于读取电压上限VU，则被编程的存储单元将被读取为已擦除的。介于读取电压上限VU和读取电压下限VL之间的电压范围形成了所谓的“读取电压窗口W”。如果读取电压VR位于该窗口内，则将正确地读取已擦除和已编程存储单元。
存储单元的阈值电压Vth随使用而改变。在编程期间，电子通过热电子注入被俘获在氮化物层NL中位置B1和B2之一附近。在擦除期间，从氮化物层清除电子。然而，在大量编程周期之后，阈值电压的分布会发生偏移，使得必须调整读取电压VR以避免存储器的读取故障。除了阈值电压Vth偏移之外，已擦除和已编程存储单元的阈值电压Vth分布的宽度随时间增大，使得读取电压窗口W随时间收缩。读取电压上限VU和读取电压下限VL之间的差值可以小到100mV。一旦已擦除和已编程存储单元的分布交叠，就不再可能区分已编程和已擦除存储单元。
为了正确地读取储存在存储单元中的数据，必须将读取电压VR调整到适当水平。确定适当的读取电压的一种方法为所谓的“移动参考概念”，其中将特定读取电压VR下从存储器区域读取的零的数目与编程到该存储器区域的零的数目进行比较。在该存储器区域被编程之前，由存储器控制器计算被编程的零的数目并将其储存在所谓的“零计数器”内。选择高的初始读取电压VR，并逐步减小，直到从该存储器区域读取的零的数目等于被编程到该存储器区域内的零的数目。
在图3A中示出了这种概念，该图示出了读取电压窗口W，并示出了读取电压VR如何随时间变化。以初始读取电压Vi开始，读取电压VR连续减小电压阶跃S，直到读取电压VR落在读取电压窗口W内。在每次减小之前，读取该存储器区域内的所有存储单元，并将读出的零的数目与编程到该存储器区域内的零的数目比较。阈值电压Vth可在1V与1.5V之间漂移且读取电压窗口W可以小到100mV，使得需要二十至三十个50mV的电压阶跃以找到适当的读取电压VR。
移动参考概念有几个缺点。在每次减小读取电压VR之前，必须读取存储器区域内的所有存储单元。这个过程相对缓慢(几微秒)，因为寻址存储单元所需的位线必须被充电和放电。如果在严重漂移的阈值电压分布下读取数据需要十至二十个阶跃，则响应时间长且这种存储器的读取性能差。另外，重复读取所有存储单元导致功耗增大，在半导体存储器用于移动装置的情形中这尤其是不期望的。
一种解决方法为减小阶跃数目并增大阶跃大小。然而，这导致如图3B、3C、3D所示的问题。如果初始读取电压Vi不够高，即，如果初始读取电压Vi在读取电压窗口W之下，则该算法失效，如图3B所示。如果阶跃数目有限且阶跃大小S小，则可能发生读取电压窗口W低于最终一个阶跃，如图3C所示。如果阶跃大小S过大，即，大于读取电压窗口W，也不可能找到正确的读取电平，如图3D所示。在这些情况中，如果读取电压过高则“0”将被读取为“1”，如果读取电压过低则“1”将被读取为“0”。这导致错误数据及读取故障。
发明内容
本发明提供了确定从包含多个存储单元(分组成第一存储器区域和第二存储器区域)的非易失性半导体存储器读出数据的读取电压的方法，该方法包括步骤：将给定数目的“0”存储于第二存储器区域，在第一存储器区域的存储单元内存储数量相等的“0”和“1”，使用初始第一读取电压读取第一存储器区域的存储单元，调整该第一读取电压并再次读取第一存储器区域的存储单元，直到从第一存储器区域的存储单元内读出相同数目的“0”和“1”，由此获得最终的第一读取电压，基于该最终的第一读取电压确定初始第二读取电压，使用初始第二读取电压读取第二存储器区域的存储单元，调整该第二读取电压并再次读取第二存储器区域的存储单元直到读出的“0”的数目等于存储于第二存储器区域内的“0”的数目，由此获得最终的第二读取电压，以及使用该最终的第二读取电压作为读取该半导体存储器的存储单元的读取电压。
本发明还提供了一种非易失性半导体存储器，包含分组成第一存储器区域和第二存储器区域的多个存储单元、连接到该第一存储器区域和第二存储器区域的字线解码器、连接到该第一存储器区域和第二存储器区域的多个读出放大器、连接到该多个读出放大器的读取电压控制单元、连接到该读取电压控制单元并连接到字线解码器的存储器控制器，其中该读取电压控制单元包含连接到该多个读出放大器的计数装置，其在第一工作模式下用于对从第一存储器区域读出的“0”的数目进行计数，在第二工作模式下用于对从第二存储器区域读出的“0”的数目进行计数。
附图说明
下面将通过非限制性示例并参考附图更加详细地描述本发明，附图中：
图1示出了现有技术中已知的NROM单元的截面视图；
图2示出了现有技术中已知的被编程及被擦除存储单元的阈值电压的分布；
图3A至3D示出了移动参考概念；
图4示出了根据本发明的半导体存储器的实施例；
图5详细示出了读取电压控制单元；以及
图6示出了根据本发明用于确定半导体存储器读取电压的方法的流程图。
具体实施方式
本发明的目标是克服移动参考概念的前述缺点，并提供确定正确地从存储单元读出数据的读取电压VR的方法。另外，总是可以找到适当的读取电压VR，且确定该读取电压VR所需的时间和电能应显著减少。
因此根据本发明提供了确定从包含多个存储单元的非易失性半导体存储器读出数据的读取电压的方法，所述存储单元分组成第一存储器区域和第二存储器区域，该方法包括步骤：将给定数目的“0”存储于第二存储器区域，在第一存储器区域的存储单元内存储数量相等的“0”和“1”，使用初始第一读取电压读取第一存储器区域的存储单元，调整该第一读取电压并再次读取第一存储器区域的存储单元，直到从第一存储器区域的存储单元读出相同数目的“0”和“1”，由此获得最终的第一读取电压，基于该最终的第一读取电压确定初始第二读取电压，使用初始第二读取电压读取第二存储器区域的存储单元，调整该第二读取电压并再次读取第二存储器区域的存储单元，直到读出的“0”的数目等于存储于第二存储器区域内的“0”的数目，由此获得最终的第二读取电压，以及使用该最终的第二读取电压作为读取该半导体存储器的存储单元的读取电压。
使用该方法，分两步确定用于读取存储单元的适当的读取电压，第一步为确定正确地读取第一存储器区域的存储单元所需的读取电压。由于将相同数量的“0”和“1”编程到第一存储器区域的存储单元内，通过调整该读取电压直到从该第一存储器区域的存储单元读出相同数量的“0”和“1”，即可找到适当的第一读取电压。编程相同数量的“0”和“1”避免了必须提供另外的存储器来储存该信息。由于第一和第二存储器区域为同一非易失性半导体存储器的一部分，最终的第一读取电压可用于确定读取第二存储器区域的存储单元的初始第二读取电压。第二步骤中，调整第二读取电压并再次读取第二存储器区域的存储单元，直到“0”的数目等于存储于第二存储器区域内的“0”的数目。
优选地，在第一存储器区域的存储单元内存储相同数量的“0”和“1”的步骤包括在第一存储器区域内存储二进制数及其补码。存储二进制数及其补码确保在第一存储器区域内存储相同数量的“0”和“1”。另外，可在该二进制数中编码用于确定该存储器的适当读取电压的有用信息。
优选地，该二进制数与存储于第二存储器区域内的“0”的数目有关。了解到第一存储器区域内存储了相同数量的“0”和“1”，可以确定所获得的最终的第一读取电压将确保正确地读取第一存储器区域内的该二进制数及其补码。因此该第一存储器区域可以可靠地用于存储二进制数，可从该二进制数获得存储于第二存储器区域内的“0”的数目。该信息可随后用于确定从第二存储器区域读出正确的“0”的数目的最终第二读取电压。
由于已经从第一存储器区域正确地读出了存储于第二存储器区域内的“0”的数目，与现有技术相比，可以以更为灵活的方式调整该第二读取电压。在现有技术中，关于存储于存储器区域内的“0”的数目的信息也存储在被称为零计数器的存储器区域的一部分内。因此，需要以高的初始读取电压开始并逐步减小该电压。如果读取电压过高，则存储“0”的单元将被读取成存储“1”。这也会发生于存储“0”的数目的零计数器的单元内，使得读出的“0”的数目高于预期值。读取电压随后将减小，直到从第二存储器区域读出的“0”的数目等于从零计数器读出的“0”的数目。本发明使得能够不依赖于存储器其余部分的读取电压确定零计数器的读取电压，使得可以更快地确定存储于该存储器内的“0”的数目。
优选地，该二进制数和该半导体存储器已经经过的读取与/或擦除周期的数目有关。将读取与/或擦除周期的数目存储于在第一存储器区域内存储的二进制数中，允许估计初始的第一读取电压，因为读取和擦除周期的数目影响阈值电压Vth的分布。
优选地，该二进制数与半导体存储器的使用时间有关。由于阈值电压分布不仅随擦除与/或擦除周期的数目而漂移，还随时间发生漂移，该信息可单独存储或者与关于擦除/读取周期数目的信息与/或存储于第二存储器区域内的“0”的数目的信息一起存储，从而在确定该半导体存储器的读取电压时提供额外信息。实际上，任何其它信息，例如上次成功的读取电压，可存储在该二进制数的一部分内，以用于确定适当的读取电压。
优选地，读取第一存储器区域的存储单元的步骤包含同时读取这些存储单元。如果同时读取第一存储器区域内的存储单元，则可以非常快速地确定最终的第一读取电压。通过为每个存储单元提供读出放大器，可以实现对第一存储器区域的存储单元的同时读取。这样，可以使用高的初始第一读取电压、小的阶跃大小以及大量的阶跃，来快速准确地确定最终的第一读取电压，而对该半导体存储器的读取性能没有负面影响。无需对位线进行充电或放电，只需调整对存储单元的栅施加的电压。第一存储器区域可以为存储单元页面内的第一字。
优选地，初始第一读取电压对应于该存储单元的允许读取电压上限。通过使用高的初始第一读取电压，可以保证读取电压窗口不在该初始第一读取电压之上。
优选地，调整第一读取电压的步骤包括以第一电压阶跃减小第一读取电压。逐步减小第一读取电压保证能够找到读出相同数目的“0”和“1”的第一读取电压。该最终的第一读取电压随后可用作第二读取电压的估计。显然，可以使用其它方法确定该最终的第一读取电压，例如以存储单元的最低允许读取电压开始并以第一电压阶跃增加该第一读取电压。实际上，可组合这两种方法以确定读取电压窗口的读取电压下限和上限，该读取电压下限和上限随后可组合以提供位于读取电压窗口中间的平均读取电压。还可有利地采用诸如随机值以及分治策略的其它方法。
优选地，确定初始第二读取电压的步骤包括以第二电压阶跃减小最终的第一读取电压。第二存储器区域包含的存储单元通常远多于第一存储器区域的存储单元，因为第二存储器区域用于存储用户数据而第一存储器区域主要用于确定适当的读取电压且可能仅为一个字。因此，第一存储器区域的存储单元的阈值电压分布比第二存储器区域的存储单元的阈值电压Vth的分布窄得多。因此最终的第一读取电压通常将会太高，使得通过以第二电压阶跃减小该最终第一读取电压可加速找到正确的第二读取电压。第二电压阶跃取决于所述分布的统计学特性，例如第一和第二存储器区域内存储单元的数目。取决于所述分布的差异，可能无需减小该最终的第一读取电压。例如如果确定最终的第一读取电压位于读取电压窗口的中间，也是这种情况。
优选地，调整第二读取电压的步骤包括以第三电压阶跃减小该第二读取电压。以这种方式调整第二读取电压，直到从第二存储器的存储单元读出的“0”的数目等于存储于第二存储器区域内的“0”的数目。另外，如上所述，在调整第一读取电压的步骤中，可以采用许多不同途径实现该目标。
本发明还提供了一种非易失性半导体存储器，其包括分组成第一存储器区域和第二存储器区域的多个存储单元、连接到该第一存储器区域和第二存储器区域的字线解码器、连接到该第一存储器区域和第二存储器区域的多个读出放大器、连接到该多个读取放大器的读取电压控制单元、连接到该读取电压控制单元并连接到字线解码器的存储器控制器，其中该读取电压控制单元包括连接到该多个读出放大器的计数装置，用于在第一工作模式下对从第一存储器区域读出的“0”的数目进行计数，在第二工作模式下对从第二存储器区域读出的“0”的数目进行计数。
优选地，存储器控制器选择第一和第二工作模式之一，并在第一工作模式中输出第一数目的“0”，在第二工作模式中输出第二数目的“0”。
优选地，读取电压控制单元包括连接到该计数装置和存储器控制器的比较器，其中在第一和第二工作模式的每一个中，如果计数装置计数的“0”的数目等于存储器控制器提供的“0”的数目，该比较器输出第一信号，而如果这两个“0”的数目不同，则比较器输出第二信号。
优选地，读取电压控制单元包含连接到存储器控制器并连接到比较器输出的读取电压发生器，向所述多个读出放大器输出读取电压，其中在第一工作模式下，由字线解码器选择第一存储器区域的存储单元，且读取电压发生器输出并调整第一读取电压直到该比较器输出第一信号；在第二工作模式下，由字线解码器选择第二存储器区域的存储单元，且读取电压控制单元输出并调整第二读取电压直到该比较器输出第一信号，其中第二读取电压的开始值基于第一读取电压，该比较器在该第一读取电压下在第一工作模式中输出第一信号。
优选地，第一存储器区域为一字。
优选地，存储器控制器输出的第一数目的“0”等于构成第一存储器区域的字的长度的一半。
优选地，存储器控制器输出的第二数目的“0”等于由存储器控制器编程到第二存储器区域内的“0”的数目。
优选地，由多个读出放大器并行地读取第一存储器区域的存储单元。通过将分开的读出放大器连接到第一存储器区域的每个存储单元可实现这一点。
优选地，第一存储器区域内的存储单元存储相同数目的“0”和“1”。
优选地，第一存储器区域内的存储单元存储二进制数及其补码。
优选地，该二进制数和储存于第二存储器区域内的“0”的数目相关。这样，可以通过读取第一存储器区域内的该二进制数而确定储存于第二存储器区域内的“0”的数目。
优选地，该二进制数和半导体存储器已经经过的读取或擦除周期的数目有关。
优选地，该存储单元为氮化物只读存储单元(NROM)。NROM单元的优点为每个单元内可存储两位。
优选地，该氮化物只读存储单元连接成虚接地阵列。虚接地阵列所需的布局面积较小，因为每个位线由两个存储单元共享。
图4示出了根据本发明的非易失性半导体存储器M的实施例。半导体存储器M包含在第一存储器区域A1及第二存储器区域A2内排列成字的存储单元(未示出)，可由字线解码器WL选择该存储器进行读取和写入。第一存储器区域A1对应于页面内的第一个字，第二存储器区域对应于该页面内的其余部分。可使用读出放大器SA并行地读出每个字内的存储单元。读出控制单元RC连接到读出放大器SA，并输入读取电压VR用于读取第一和第二存储器区域内的存储单元。由存储器控制器CN控制存储器M，该存储器控制器CN尤其连接到字线解码器WL和读取电压控制单元RC。读取电压控制单元RC具有两个输入，一个来自存储器控制器CN，另一个来自读出放大器SA。该存储单元可以是排列成虚接地阵列的氮化物只读存储单元(NROM)。
图5详细地示出了读取电压控制单元RC。来自读出放大器SA的输入连接到计数器CT，该计数器对由读出放大器SA输出的字内“0”的数目进行计数。另外还示出了连接到计数器CT和存储器控制器CN的比较器CM。比较器CM将存储器控制器CN输出的“0”的数目与计数器CT输出的“0”的数目比较。如果存储器控制器CN和计数器CT输入的“0”的数目相等，则比较器CM输出第一信号E1，如果存储器控制器CN和计数器CT输入的“0”的数目不同，则比较器CM输出第二信号E2。读取电压控制单元RC进一步包含连接到比较器CM输出以及存储器控制器CN的输出的读取电压发生器RG。该读取电压发生器RG用于向读出放大器SA提供读取电压VR。
存储器控制器CN可使半导体存储器M工作于两种模式。在第一工作模式下，由字线解码器WL选择由读出放大器SA读取的第一存储器区域A1。该读出放大器SA并行地读取第一存储器区域A1内的所有存储单元MC。通过为第一存储器区域A1的每个存储单元提供读出放大器可实现这一点。
在第一工作模式下，存储器控制器输出第一数目的“0”，其等于存储于第一存储器区域A1内的字的字长度的一半。如果第一存储器区域A1存储64位的字，则由存储器控制器CN输出的第一数目的“0”为32个。读取电压控制单元RC在读取第一存储器区域A1内存储单元MC时对读出放大器SA输出的“0”的数目进行计数，并调整读取电压VR，直到读出的“0”的数目等于由存储器控制器CN输出的“0”的第一数目。当这两个数目相等时，比较器CM输出第一信号E1。读取电压发生器RG随后使用和该条件对应的读取电压VR确定用于读取第二存储器区域内存储单元的第二初始读取电压。
在第二工作模式下，使用字线解码器WL从第二存储器区域A2选择存储单元，并由读出放大器SA读取所述存储单元。由存储器控制器CN输出第二数目的“0”。“0”的第二数目等于存储于第二存储器区域A2的存储单元MC内的“0”的数目。从第一存储器区域A1的存储单元读出该数目。在编程第二存储器区域A2内的存储单元之前，存储器控制器CN计算该数目并将其储存在第一存储器区域A1内。将从第二存储器区域A2的存储单元读出的“0”的数目与电压读取控制单元RC内存储器控制器CM输出的“0”的数目进行比较。然而，与第一存储器区域A1的存储单元相反，无法同时读取第二存储器区域A2内的所有存储单元，因为必须分开选择和读取第二存储器区域A2内的每个字。可以并行地读取一个字内的存储单元，但是必须按顺序读取这些字。和第一工作模式相似的是，调整由读取电压控制单元RC输出的读取电压VR，直到比较器CM输出第一信号E1，其表明从第二存储器区域A2内的存储单元读出的“0”的数目等于由存储器控制器CN输出的“0”的数目。
对于下述用于确定适于正确地从存储器M读出数据的读取电压的方法，需要在第一存储器区域A1内存储相同数量的“0”和“1”。通过在第一存储器区域A1内储存二进制数及其补码可实现这一点。如果存储于第二存储器区域A2内的“0”的数目被储存于第一存储器区域A1内，于是如果正确地读取第一存储器区域A1内的存储单元，则也可以正确地得知存储于第二存储器区域A2内“0”的数目。如果例如字长度为8位，意味着第一存储器区域A1内存储了8位且第二存储器区域A 2内存储了六个“0”，则代表数字6的二进制数“0110”及其补码“1001”在第一存储器区域A1内被储存为“10010110”，“0”的总数为4，“1”的总数为4。
重要的是，可同时读取第一存储器区域A1内的存储单元。因此可以非常快速地确定第一存储器区域A1的正确读取电压VR，并将其作为确定第二存储器区域A2的存储单元的读取电压VR的开始值。这使得总能以快速和节能的方式找到适当的读取电压VR。
图6示出了根据本发明实施例的方法。在第一步骤1中，用数据编程第二存储器区域A2。在第二步骤2中，用代表在第一步骤中被编程到第二存储器区域A2内“0”的数目的信息编程第一存储器区域A1。在第三步骤3中，使用初始第一读取电压Vi1读取第一存储器区域A1的存储单元。在询问4中，读取电压控制单元RC确定从第一存储器区域A1的存储单元读出的“0”和“1”的数目是否相同。如果不相同，在步骤5中调整第一读取电压V1，并重新读取第一存储器区域A1的存储单元，直到“0”的数目等于“1”的数目。“0”的数目等于“1”的数目时的电压称为最终的第一读取电压Vf1，该电压随后被用于确定用于读取第二存储器区域A2内存储单元的初始第二读取电压Vi2。在询问7中，确定从第二存储器区域A2中的存储单元读出的“0”的数目是否等于被编程到第二存储器区域A2内的“0”的数目。使用储存于第一存储器区域A1的存储单元内的信息或者使用外部零计数器可完成这一点。如果“0”的数目彼此不相同，则调整第二读取电压V2并重新读取第二存储器区域A2内的存储单元，直到确定从第二存储器区域A2的存储单元读出正确的“0”的数目的最终第二读取电压Vf2。在步骤9中，使用该最终的第二读取电压Vf2读取半导体存储器M的存储单元。
显然，代替对“0”进行计数，本领域技术人员也可以对“1”进行计数并使用本发明的方法和设备。
本领域技术人员可以理解，可对本发明的结构进行各种调整和变化而不离开本发明的范围和精神。鉴于前述内容，本发明旨在覆盖落在下述权利要求及其等效描述范围内的本发明的调整和变化。

Claims (33)

1.一种确定用于从非易失性半导体存储器读出数据的读取电压的方法，其中该半导体存储器包含分组成第一存储器区域和第二存储器区域的多个存储单元，该方法包括步骤：
将给定数目的“0”存储于第二存储器区域；
在第一存储器区域的存储单元内存储数量相等的“0”和“1”；
使用初始第一读取电压读取第一存储器区域的存储单元；
调整该第一读取电压，并再次读取第一存储器区域的存储单元直到从第一存储器区域的存储单元读出相同数目的“0”和“1”，由此获得最终的第一读取电压；
基于该最终的第一读取电压确定初始第二读取电压；
使用该初始第二读取电压读取第二存储器区域的存储单元；
调整该第二读取电压，并再次读取第二存储器区域的存储单元直到读出的“0”的数目等于存储于第二存储器区域内的“0”的数目，由此获得最终的第二读取电压；以及
使用该最终的第二读取电压作为读取该半导体存储器的存储单元的读取电压。
2.根据权利要求1的方法，其中在第一存储器区域的存储单元内存储相同数目的“0”和“1”的步骤包括在第一存储器区域内存储二进制数及其补码的步骤。
3.根据权利要求2的方法，其中该二进制数与储存于第二存储器区域内的“0”的数目有关。
4.根据权利要求2的方法，其中该二进制数与该半导体存储器已经经过的读取或擦除周期的数目有关。
5.根据权利要求2的方法，其中该二进制数与该半导体存储器的使用时间有关。
6.根据权利要求1的方法，其中读取第一存储器区域的存储单元的步骤包括同时读取第一存储器区域的存储单元的步骤。
7.根据权利要求2的方法，其中该初始第一读取电压对应于存储单元的允许读取电压的上限。
8.根据权利要求1的方法，其中调整该第一读取电压的步骤包括以第一电压阶跃减小第一读取电压的步骤。
9.根据权利要求1的方法，其中确定初始第二读取电压的步骤包括以第二电压阶跃减小该最终的第一读取电压。
10.根据权利要求8的方法，其中调整第二读取电压的步骤包括以第三电压阶跃减小该第二读取电压。
11.一种非易失性半导体存储器，包括：
分组成第一存储器区域和第二存储器区域的多个存储单元；
连接到该第一存储器区域和第二存储器区域的字线解码器；
连接到该第一存储器区域和第二存储器区域的多个读出放大器；
连接到该多个读出放大器的读取电压控制单元；以及
连接到该读取电压控制单元并连接到字线解码器的存储器控制器，
其中该读取电压控制单元包含连接到该多个读出放大器的计数器，其在第一工作模式下用于对从第一存储器区域读出的“0”的数目进行计数，在第二工作模式下用于对从第二存储器区域读出的“0”的数目进行计数。
12.根据权利要求11的半导体存储器，其中该存储器控制器选择第一和第二工作模式之一，并在第一工作模式下输出第一数目的“0”，在第二工作模式下输出第二数目的“0”。
13.根据权利要求12的半导体存储器，其中该读取电压控制单元包含连接到该计数器和存储器控制器的比较器，其中在第一和第二工作模式中的每一个下，如果该计数器计数的“0”的数目等于存储器控制器提供的“0”的数目，该比较器输出第一信号，而如果所述“0”的数目彼此不同，则该比较器输出第二信号。
14.根据权利要求11的半导体存储器，其中该读取电压控制单元包含连接到存储器控制器并连接到比较器的输出的读取电压发生器，并向该多个读出放大器输出读取电压，其中：
在第一工作模式下，由字线解码器选择第一存储器区域的存储单元，且该读取电压发生器输出并调整第一读取电压，直到该比较器输出第一信号，以及
在第二工作模式下，由字线解码器选择第二存储器区域的存储单元，且该读取电压发生器输出并调整第二读取电压，直到该比较器输出第一信号，其中该第二读取电压的开始值基于第一读取电压，该比较器在该第一读取电压下在第一工作模式中输出第一信号。
15.根据权利要求11的半导体存储器，其中该第一存储器区域为一字。
16.根据权利要求12的半导体存储器，其中该存储器控制器输出的“0”的第一数目等于该字的长度的一半。
17.根据权利要求12的半导体存储器，其中该存储器控制器输出的“0”的第二数目等于由存储器控制器编程到第二存储器区域内的“0”的数目。
18.根据权利要求11的半导体存储器，其中由多个读出放大器并行地读取第一存储器区域的存储单元。
19.根据权利要求11的半导体存储器，其中第一存储器区域内的存储单元存储相同数目的“0”和“1”。
20.根据权利要求11的半导体存储器，其中第一存储器区域内的存储单元存储二进制数及其补码。
21.根据权利要求20的半导体存储器，其中该二进制数和储存于第二存储器区域内“0”的数目相关。
22.根据权利要求20的半导体存储器，其中该二进制数和该半导体存储器已经经过的读取或擦除周期的数目有关。
23.根据权利要求12的半导体存储器，其中存储单元为氮化物只读存储单元。
24.根据权利要求23的半导体存储器，其中氮化物只读存储单元连接成虚接地阵列。
25.一种非易失性半导体存储器，包含：
分组成第一存储器区域和第二存储器区域的多个存储单元；
连接到该第一存储器区域和第二存储器区域的字线解码器；
连接到该第一存储器区域和第二存储器区域的多个读出放大器；
连接到该多个读出放大器的读取电压控制装置；以及
连接到读取电压控制装置并连接到字线解码器的存储器控制器，
其中该读取电压控制装置包含连接到该多个读出放大器的计数装置，其在第一工作模式下用于对从第一存储器区域读出的“0”的数目进行计数，在第二工作模式下用于对从第二存储器区域读出的“0”的数目进行计数。
26.根据权利要求25的半导体存储器，其中存储器控制器选择第一和第二工作模式之一，并在第一工作模式中输出第一数目的“0”，在第二工作模式中输出第二数目的“0”。
27.根据权利要求26的半导体存储器，其中该读取电压控制装置包含连接到该计数装置和存储器控制器的比较装置，其中在第一和第二工作模式中的每一个下，如果该计数装置计数的“0”的数目等于存储器控制器提供的“0”的数目，该比较装置输出第一信号，而如果所述“0”的数目彼此不同，则该比较装置输出第二信号。
28.根据权利要求25的半导体存储器，其中该读取电压控制装置包含连接到存储器控制器并连接到该比较装置的输出的读取电压发生装置，用于向该多个读出放大器输出读取电压，其中：
在第一工作模式中，由字线解码器选择第一存储器区域的存储单元，且该读取电压发生装置输出并调整第一读取电压，直到该比较装置输出第一信号，以及
在第二工作模式中，由字线解码器选择第二存储器区域的存储单元，且该读取电压发生装置输出并调整第二读取电压，直到该比较装置输出第一信号，其中该第二读取电压的开始值基于第一读取电压，该比较装置在该第一读取电压下在第一工作模式中输出第一信号。
29.一种确定用于从非易失性半导体存储器读出数据的读取电压的方法，其中该半导体存储器包含分组成第一存储器区域和第二存储器区域的多个存储单元，该方法包括步骤：
将给定数目的“0”存储于第二存储器区域；
在第一存储器区域的存储单元内存储数量相等的“0”和“1”；
确定第一读取电压，在该第一读取电压下从该第一存储器区域的存储单元读出相同数量的“0”和“1”；
基于该第一读取电压源，确定第二读取电压，在该第二读取电压下读出的相同数目的“0”等于第二存储器区域中存储的“0”的数目；以及
使用该第二读取电压作为读取该半导体存储器的存储单元的读取电压。
30.根据权利要求29的方法，其中在第一存储器区域的存储单元内存储相同数目的“0”和“1”的步骤包括在第一存储器区域内存储二进制数及其补码的步骤。
31.根据权利要求30的方法，其中该二进制数与储存于第二存储器区域内的“0”的数目有关。
32.根据权利要求30的方法，其中该二进制数与该半导体存储器已经经过的读取或擦除周期的数目有关。
33.根据权利要求30的方法，其中该二进制数与该半导体存储器的使用时间有关。
CNA2006101058679A 2005-07-13 2006-07-13 非易失性半导体存储器 Pending CN1917087A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/181387 2005-07-13
US11/181,387 US7167395B1 (en) 2005-07-13 2005-07-13 Non-volatile semiconductor memory

Publications (1)

Publication Number Publication Date
CN1917087A true CN1917087A (zh) 2007-02-21

Family

ID=37545300

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101058679A Pending CN1917087A (zh) 2005-07-13 2006-07-13 非易失性半导体存储器

Country Status (3)

Country Link
US (1) US7167395B1 (zh)
CN (1) CN1917087A (zh)
DE (1) DE102005037287B3 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811072A (zh) * 2012-11-15 2014-05-21 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
CN104102598A (zh) * 2013-04-09 2014-10-15 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN110729016A (zh) * 2018-07-16 2020-01-24 爱思开海力士有限公司 存储器装置、存储器系统及操作该存储器装置的方法
CN111863084A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制NOR flash存储器性能的方法和装置
CN115547397A (zh) * 2022-11-25 2022-12-30 芯天下技术股份有限公司 读取芯片配置文件信息的方法、装置、设备及存储介质

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619919B2 (en) * 2007-01-12 2009-11-17 Marvell World Trade Ltd. Multi-level memory
US7489563B2 (en) * 2007-01-30 2009-02-10 Qimonda Flash Gmbh & Co. Kg Memory device with adaptive sense unit and method of reading a cell array
US8225181B2 (en) * 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US7808836B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Non-volatile memory with adaptive setting of state voltage levels
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
KR101423052B1 (ko) * 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
US7821839B2 (en) * 2008-06-27 2010-10-26 Sandisk Il Ltd. Gain control for read operations in flash memory
US8670278B1 (en) * 2009-03-27 2014-03-11 Cypress Semiconductor Corporation Method and apparatus for extending the lifetime of a non-volatile trapped-charge memory
US8310877B2 (en) * 2011-01-06 2012-11-13 Freescale Semiconductor, Inc. Read conditions for a non-volatile memory (NVM)
US8909850B2 (en) * 2011-03-10 2014-12-09 Deere & Company Memory life extension method and apparatus
US8705291B2 (en) * 2011-05-27 2014-04-22 Seagate Technology Llc Sanitizing a non-volatile memory through charge accumulation
FR2989089B1 (fr) 2012-04-04 2020-02-07 Etablissement Francais Du Sang Oligonucleotides modifies comprenant des fonctions thiol et leur utilisation pour la detection d'acides nucleiques
US9053758B2 (en) * 2012-07-03 2015-06-09 Macronix International Co., Ltd. Reading method of memory
TWI492234B (zh) 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
US9529660B2 (en) 2015-03-03 2016-12-27 Intel Corporation Apparatus and method for detecting single flip-error in a complementary resistive memory
US9373395B1 (en) * 2015-03-04 2016-06-21 Intel Corporation Apparatus to reduce retention failure in complementary resistive memory
TWI721842B (zh) * 2020-03-27 2021-03-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790453A (en) * 1996-10-24 1998-08-04 Micron Quantum Devices, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
JPH10222994A (ja) * 1997-02-06 1998-08-21 Mitsubishi Electric Corp 半導体記憶装置の読み出し電圧制御装置
DE69905699T2 (de) * 1999-06-21 2003-10-16 St Microelectronics Srl Lesevorgang für nichtflüchtige Speicher mit einem mit der Lesespannung variablen Abtaststrom, und Anordnung zur Verwirkligung dieses Vorgangs
ITTO20010148A1 (it) * 2001-02-20 2002-08-20 St Microelectronics Srl Dispositivo e metodo di temporizzazione lettura di una memoria non volatile con minimizzazione del rumore di commutazione.

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811072A (zh) * 2012-11-15 2014-05-21 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
CN103811072B (zh) * 2012-11-15 2016-09-07 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
CN104102598A (zh) * 2013-04-09 2014-10-15 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN104102598B (zh) * 2013-04-09 2018-04-24 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN110729016A (zh) * 2018-07-16 2020-01-24 爱思开海力士有限公司 存储器装置、存储器系统及操作该存储器装置的方法
CN110729016B (zh) * 2018-07-16 2023-06-02 爱思开海力士有限公司 存储器装置、存储器系统及操作该存储器装置的方法
CN111863084A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制NOR flash存储器性能的方法和装置
CN115547397A (zh) * 2022-11-25 2022-12-30 芯天下技术股份有限公司 读取芯片配置文件信息的方法、装置、设备及存储介质

Also Published As

Publication number Publication date
DE102005037287B3 (de) 2007-01-04
US20070014160A1 (en) 2007-01-18
US7167395B1 (en) 2007-01-23

Similar Documents

Publication Publication Date Title
CN1917087A (zh) 非易失性半导体存储器
US9437316B2 (en) Continuous adjusting of sensing voltages
CN1104010C (zh) 一种用来对非易失存储单元编程的方法
CN101351847B (zh) 非易失性存储器的体效应读出方法
KR100327421B1 (ko) 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
CN1926635B (zh) 读取nand存储器以补偿存储元件之间的耦合效应的方法
KR101121610B1 (ko) 비휘발성 다중레벨 메모리 셀
US6343034B2 (en) Electrically alterable non-volatile memory with n-bits per cell
US6670669B1 (en) Multiple-bit non-volatile memory utilizing non-conductive charge trapping gate
CN102385924B (zh) 借助非易失性存储器的循环的开始编程电压偏移
EP0904588B1 (en) A device and method for multi-level charge/storage and reading out
US11043272B2 (en) Memory cell programming with a program pulse having a plurality of different voltage levels
CN1819055A (zh) 非易失性存储器存储单元读取方法
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
JP2007500918A (ja) メモリ・システムのトラッキング・セル
CN1234585A (zh) 非易失性半导体存储器件
CN1825484A (zh) 一种存储设备的操作方法
CN1892907A (zh) 用于非易失性半导体存储器件的基准方案
CN1909113A (zh) 用于感测存储单元的状态的方法和装置
CN1692448A (zh) 在存储器装置中恢复超擦比特的方法
KR100308132B1 (ko) 비휘발성 메모리소자와 그의 셀어레이 및 그의 데이타 센싱방법
CN103426472B (zh) Nor Flash存储器的编程系统及方法
CN1892905A (zh) 用于非易失性半导体存储单元的检测方案
US11017850B2 (en) Master set of read voltages for a non-volatile memory (NVM) to mitigate cross-temperature effects
CN1774769A (zh) 编程双单元存储器件以在各单元中储存多个数据状态的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication