CN103811071B - 一种高可靠性NAND Flash的读取方法及其系统 - Google Patents
一种高可靠性NAND Flash的读取方法及其系统 Download PDFInfo
- Publication number
- CN103811071B CN103811071B CN201210460852.XA CN201210460852A CN103811071B CN 103811071 B CN103811071 B CN 103811071B CN 201210460852 A CN201210460852 A CN 201210460852A CN 103811071 B CN103811071 B CN 103811071B
- Authority
- CN
- China
- Prior art keywords
- discharge time
- interval
- memory element
- nand flash
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及数据存储技术领域,公开了一种高可靠性NAND Flash的读取方法及其系统,方法包括:在外围电路中存储N个放电时间,所述N个放电时间按大小排列形成N+1个放电时间区间,在外围电路中分别存储各放电时间区间的统计次数,N为大于1的奇数;当接到读取命令时,依次在放电计时达到N个放电时间时读取页,获取N份读取结果;依据所述读取结果,对所述N+1个放电时间区间的统计次数进行分析,当满足预设调整条件时,对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。本发明采用多次读取的方式,暂存每次读取的结果进行比较,配合ECC校验,可有效减少大规模读取中错误读取的概率,提高读取操作的准确性。
Description
技术领域
本发明涉及数据存储技术领域,尤其涉及一种高可靠性NAND Flash的读取方法及其系统。
背景技术
闪存(Flash Memory,闪速存储器,简称闪存)是诞生于20世纪80年代末的一种新型存储介质。由于具有非易失、高速、高抗震、低功耗、小巧轻便等优良特性,闪存近年来被广泛应用于移动通信、数据采集等领域的嵌入式系统和便携式设备上,如手机、便携式媒体播放器、数码相机、数码摄像机、传感器,也用于航空航天等领域,如航空航天器等。
NAND Flash是一种可在线进行电擦写的非易失半导体闪存,具有擦写速度快、低功耗、大容量、低成本等优点,应用非常广泛。近年来,随着音乐播放器、移动电话和存储卡等市场的蓬勃发展,NAND Flash的出货量节节攀升,半导体厂商通过缩小工艺尺寸和采用多值技术(MLC/TLC),将NAND Flash的容量从几百Mbit提升到几个Gbit,但同时使得阈值电压的容限(即编程态的最小电压和擦除态的最大电压之间的范围)减小并且导致芯片的可靠性降低,因此,在现有工艺下,精确地调整NAND Flash的阈值电压就显得尤为重要。
以单值型的NAND Flash为例,传统的单值型NAND Flash读取机制如上图1所示,其原理为:在编程态和擦除态的阈值电压之间(即编程态的最小电压和擦除态的最大电压之间)选择一个适当的翻转点比较电压,进行一次读取,大于此翻转点比较电压的存储单元(cell)统一确定为编程态,小于此翻转点比较电压的存储单元(cell)统一确定为擦除态。
这种传统的一次读取方法存在一定缺陷。众所周知,存储单元的阈值分布本身存在非确定性,在经过多次编程擦除操作后,阈值的分布范围会进一步偏离理想,例如,在采用浮置栅的NAND Flash中,存在由影响阈值电压的元件的干扰效应引起的阈值电压的偏移现象,可能存在编程态和擦除态阈值窗口偏移的问题,例如存储器电压分布出现图2(a)或图2(b)所示的分布情况,甚至出现编程态和擦除态阈值窗口交叠的问题,例如存储器电压分布出现图2(c)所示的分布情况。此时,若采用传统的一次读取方式,在经过多次编程擦除操作后,会出现错误读取的位数逐渐增加,在进行大规模的页读取时,将很难直接得到最终正确的数据,造成读取错误。
发明内容
本发明的目的在于提出一种高可靠性NAND Flash的读取方法及其系统,能够有效降低出错位机率,提高读取操作的准确性,从而提高NAND Flash的可靠性。
为达此目的,本发明提出了一种高可靠性NAND Flash的读取方法,在所述NAND Flash的外围电路中存储N个放电时间,所述N个放电时间按大小排列形成N+1个放电时间区间,在所述NAND Flash的外围电路中分别存储各放电时间区间的统计次数,所述N为大于1的奇数;
当所述NAND Flash接到读取命令时:
给灵敏放大器的比较器施加翻转点比较电压,给所述NAND Flash页施加预设充电电压对各存储单元进行充电并计时,当计时超过预设充电时间阈值时,撤除所述预设充电电压,结束充电并进行放电计时,依次在放电计时达到所述N个放电时间时读取所述NAND Flash页,获取N份读取结果;
依据所述N份读取结果,依次确定各存储单元的存储状态和放电到电压等于翻转点比较电压时所处的放电时间区间,当某存储单元放电到电压等于翻转点比较电压时位于某放电时间区间时,将该放电时间区间的统计次数加一,以及,
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果;
对所述N+1个放电时间区间的统计次数进行分析,当满足预设调整条件时,对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。
进一步地,若该Nand Flash为ECC闪存,则所述依据所述各存储单元的存储状态确定该NAND Flash页的读取结果之后还包括对该NAND Flash页的读取结果进行ECC校验。
进一步地,所述依据所述N份读取结果,依次确定各存储单元的存储状态具体包括:在所述N份读取结果中,依次对各存储单元的存储状态进行统计,当某存储单元中编程态次数大于擦除态次数时,将该存储单元内容确定为编程态,否则将该存储单元内容确定为擦除态。
进一步地,所述依次确定各存储单元放电到电压等于翻转点比较电压时所处的放电时间区间具体包括:从所述N份读取结果中,依次获取各存储单元的存储状态,当某存储单元在N份读取结果中的状态均为编程态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为大于最大放电时间的区间,当某存储单元在N份读取结果中的状态均为擦除态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为小于最小放电时间的区间,当某存储单元在某大小相邻的两放电时间的读取结果中的存储状态不同,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为该相邻两放电时间形成的区间。
进一步地,所述N为3。
根据本发明的同一构思,本发明还提供了一种高可靠性NAND Flash的读取系统,在所述NAND Flash的外围电路中存储有N个放电时间,以及所述N个放电时间按大小排列形成的N+1个放电时间区间的统计次数,所述N为大于1的奇数;
包括:
初步读取模块,用于当所述NAND Flash接到读取命令时,在灵敏放大器的比较器施加翻转点比较电压,给所述NAND Flash页施加预设充电电压对各存储单元进行充电并计时,当计时超过预设充电时间阈值时,撤除所述预设充电电压,结束充电并进行放电计时,依次在放电计时达到所述N个放电时间时读取所述NAND Flash页,获取N份读取结果;
单元分析与数据获取模块,用于当所述NAND Flash接到读取命令时,依据所述N份读取结果,依次确定各存储单元的存储状态和放电到电压等于翻转点比较电压时所处的放电时间区间,当某存储单元放电到电压等于翻转点比较电压时位于某放电时间区间时,将该放电时间区间的统计次数加一,以及,
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果;
数据调整模块,用于当所述NAND Flash接到读取命令时,依据所述单元分析与数据获取模块中N+1个放电时间区间的统计次数,对所述N+1个放电时间区间的统计次数进行分析,当满足预设调整条件时,对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。
进一步地,还包括ECC校验模块,用于当该Nand Flash为ECC闪存时,将单元分析与数据获取模块读取的页的读取结果进行ECC校验。
进一步地,所述单元分析与数据获取模块中依次确定各存储单元的存储状态具体包括:在所述N份读取结果中,依次对各存储单元的存储状态进行统计,当某存储单元中编程态次数大于擦除态次数时,将该存储单元内容确定为编程态,否则将该存储单元内容确定为擦除态。
进一步地,所述依次确定各存储单元放电到电压等于翻转点比较电压时所处的放电时间区间具体包括:从所述N份读取结果中,依次获取各存储单元的存储状态,当某存储单元在N份读取结果中的状态均为编程态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为大于最大放电时间的区间,当某存储单元在N份读取结果中的状态均为擦除态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为小于最小放电时间的区间,当某存储单元在某大小相邻的两放电时间的读取结果中的存储状态不同,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为该相邻两放电时间形成的区间。
进一步地,所述N为3。
本发明提出了一种缓解存储器阈值窗口交叠影响的读取方法,在大规模的页读取中采用多次读取的方式,暂存每次读取的结果进行比较,配合ECC校验,可有效减少大规模读取中错误读取的概率,提高读取操作的准确性。
附图说明
图1是现有技术中存储器读取机制示意图;
图2是现有技术中存储器电压分布三种情况的示意图;
图3是本发明实施例一所述高可靠NAND Flash的读取方法流程图;
图4是本发明实施例二所述高可靠NAND Flash的读取系统框图。
具体实施方式
本发明在所述NAND Flash的外围电路中存储N个放电时间,所述N个放电时间按大小排列形成N+1个放电时间区间,在所述NAND Flash的外围电路中分别存储各放电时间区间的统计次数。
其中N为大于1的奇数,例如,N可以为3、5或7等等。为奇数的目的是为了当同一存储单元cell放电到电压等于翻转点比较电压时所处的放电时间区间时,便于通过统计该单元的这些读取结果中编程态的次数和擦除态的次数,取次数相对较多的存储状态作为该单元的最终存储状态。
以N为3为例,例如,外围电路中存储有3个翻转点比较电压,分别为5μs,4μs,6μs,这三个电压按从小到大的顺序排列后形成的4个放电时间区间从小到大依次为:T<4μs,4μs<T<5μs,5μs<T<6μs,T>6μs,在外围电路中分别存储各放电时间区间的统计次数。每次读取数据时,继续对各放电时间区间的统计次数进行统计,预先设定调整条件,依据所述统计数据对所述3个翻转点比较电压进行适应性调整,以备下次读取时使用。
下面结合附图并通过具体实施方式来具体说明当NAND Flash接到读取命令时,读取NAND Flash页的操作的方法和系统。
实施例一
图3是本发明实施例一所述高可靠NAND Flash的读取方法流程图,如图3所示,当所述NAND Flash接到读取命令时,在灵敏放大器的翻转点施加翻转点比较电压,给所述NAND Flash页施加预设充电电压对各存储单元进行充电并计时,当计时超过预设充电时间阈值时,撤除所述预设充电电压,结束充电并进行放电计时,依次在放电计时达到所述N个放电时间时读取所述NAND Flash页,获取N份读取结果。以N=3为例,具体的读取方法包括:
S301、当放电计时达到第一放电时间时,读取页并保存读取结果;
Nand Flash有多种结构,以SLC型的NAND Flash为例,数据是以bit的方式保存在存储单元cell。SLC型的NAND Flash中,一个cell中只能存储一个bit,这些cell以8个或者16个为单位组合,形成所谓的byte或word,这就是NAND Device的位宽,这些byte/word会再组成Page。例如三星的K9F1208U0M,每页528Byte,每32个page页形成一个Block块,一个block块为16kByte。正如硬盘的盘片被分为磁道,每个磁道又分为若干扇区,一块Nand flash也分为若干块,每个块分为若干页。一般而言,块、页之间的关系随着芯片的不同而不同。
Nand flash以页为单位读写数据,而以块为单位擦除数据。
当放电计时达到第一放电时间时,读取所述NAND Flash页,获取读取结果。
具体包括:当放电计时达到第一放电时间时,依次比较各存储单元电压与翻转点比较电压的大小,将大于翻转点比较电压的存储单元(cell)确定为编程态,记为“0”,将小于翻转点比较电压的存储单元(cell)确定为擦除态,记为“1”。将该页的读取结果保存起来。
S302、当放电计时达到第二放电时间时,读取页并保存读取结果;
本步骤与上步操作相同,当放电计时达到第二放电时间时,读取所述NANDFlash页,获得读取结果。
具体包括:当放电计时达到第二放电时间时,依次比较各存储单元电压与翻转点比较电压的大小,将大于翻转点比较电压的存储单元(cell)确定为编程态,记为“0”,将小于翻转点比较电压的存储单元(cell)确定为擦除态,记为“1”。将该页的读取结果保存起来。
S303、当放电计时达到第三放电时间时,读取页并保存读取结果;
本步骤与上两步操作均相同,通过在放电计时达到第三放电时间时,读取所述NAND Flash页,获得读取结果。
具体包括:当放电计时达到第三放电时间时,将大于翻转点比较电压的存储单元(cell)确定为编程态,记为“0”,将小于翻转点比较电压的存储单元(cell)确定为擦除态,记为“1”。将该页的读取结果保存起来。
S304、逐单元进行比较,确定存储内容,确定放电时间区间,修改对应放电时间区间的统计次数;
依次获取各存储单元的存储状态,当某存储单元在N份读取结果中的状态均为编程态时,将该存储单元电压等于翻转点比较电压时所处的放电时间区间确定为大于最大放电时间的区间,当某存储单元在N份读取结果中的状态均为擦除态时,将该存储单元电压等于翻转点比较电压时所处的放电时间区间确定为小于最小放电时间的区间,当某存储单元在某大小相邻的两放电时间的读取结果中的存储状态不同,将该存储单元电压等于翻转点比较电压时所处的放电时间区间确定为该相邻两放电时间形成的区间。
以该NAND Flash页中八个存储单元为例,例如,放电时间达到第一放电时间4μs时读取时结果为10101101,放电时间达到第二放电时间4μs时读取时结果为11101101,放电时间达到第三放电时间4μs时读取时结果为11101111,则确定存储内容和确定放电时间区间结果如下:
第一位:三次读取均为1,最终确定存储状态为1,该存储单元的放电时间区间T<4μs,将T<4μs的统计次数加一;
第二位:三次读取依次为0,1,1,状态为1的次数为2次,状态为0的次数为1次,最终确定存储状态为1,该存储单元在相邻的两放电时间4μs和5μs的读取结果中由0跳转到1,则该存储单元在放电到电压等于翻转点比较电压时放电时间范围位于该相邻两时间的区间之间,即该存储单元的放电时间区间为4μs<T<5μs,将4μs<T<5μs的统计次数加一;
第三位:与第一位分析相同,该存储单元的放电时间区间均为T<4μs,将T<4μs的统计次数加一;
第四位:三次读取均为0,最终确定存储状态为0,该存储单元的放电时间区间T>6μs,将T>6μs的统计次数加一;
第五位,第六位:与第一位分析相同,它们存储单元的放电时间区间均为T<4μs,分别将T<4μs的统计次数加一;
第七位:三次读取依次为0,0,1,状态为0的次数为2次,状态为1的次数为1次,最终确定存储状态为0,该存储单元在某相邻的两翻转点比较电压5μs和6μs的读取结果中由0跳转到1,则该存储单元在放电到电压等于翻转点比较电压时放电时间位于该相邻两电压的区间之间,即该存储单元的放电时间区间为5μs<T<6μs,将5μs<T<6μs的统计次数加一;
第八位:与第一位分析相同,该存储单元的放电时间区间均为T<4μs,将T<4μs的统计次数加一。
S305、对确定的存储内容进行ECC校验;
依上步,该八个存储单元确定的存储结果为11101101,依照上述方法确定该页全部存储单元的存储结果。
若该Nand Flash为ECC闪存,则对上述存储结果进行ECC较验,获取该页的最终存储结果。
S306、判断是否满足预设的调整条件,若是则执行步骤S307,否则结束;
获取最终存储结果之后,对所述N+1个放电时间区间的统计次数进行分析,判断是否满足预设的调整条件,若是则执行步骤S307,否则结束。
所述预设的调整条件为预先设定条件,目的是在该Nand Flash使用过程中进行读取自适应,实现翻转点比较电压的自动化调整。
具体为依据N个放电时间和N+1个放电时间区间的统计次数来设定,同时可以结合Nand Flash的特性来设定。
S307、对N个放电时间或统计次数进行调整,结束。
例如,N为3时,三个翻转点比较电压从小到大依次为T1,T2,T3,放电时间区间为:T<T1,T1<T<T2,T2<T<T3,T>T3,可设定:当T1<T<T2的次数比T2<T<T3的次数大30时,T2+0.1μs;当T2<T<T3的次数比T1<T<T2的次数大30时,T2-0.1μs;当T<T1的次数除以T1<T<T2的次数大于500时,T1-0.2μs;当T>T3的次数除以T2<T<T3的次数大于500时,T3+0.2μs。
当N为5时,与上述操作的不同之处在于,在步骤S303之后还包括,分别读取当放电时间达到第四或第五放电时间时的该页的结果,并分别将读取结果保存起来,在步骤S304中对5份读取结果逐单元进行比较,确定存储状态,确定放电时间区间,修改该放电时间区间的统计次数。
依此类推,当N为7、9等奇数时,方法相似,在此不作赘述。
实施例二
根据本发明的同一构思,本发明还提供了一种高可靠NAND Flash的读取系统,所述系统中,所述NAND Flash的外围电路中存储有N个放电时间,以及所述N个放电时间按大小排列形成的N+1个放电时间区间的统计次数,所述N为大于1的奇数。
图4是本实施例所述高可靠NAND Flash的读取系统框图,如图4所示,本实施例所述的高可靠NAND Flash的读取系统包括:
初步读取模块,用于当所述NAND Flash接到读取命令时,在灵敏放大器的比较器施加翻转点比较电压,给所述NAND Flash页施加预设充电电压对各存储单元进行充电并计时,当计时超过预设充电时间阈值时,撤除所述预设充电电压,结束充电并进行放电计时,依次在放电计时达到所述N个放电时间时读取所述NAND Flash页,获取N份读取结果。
Nand Flash有多种结构,以SLC型的NAND Flash为例,数据是以bit的方式保存在存储单元cell。SLC型的NAND Flash中,一个cell中只能存储一个bit,这些cell以8个或者16个为单位组合,形成所谓的byte或word,这就是NAND Device的位宽,这些byte/word会再组成Page。例如三星的K9F1208U0M,每页528Byte,每32个page页形成一个Block块,一个block块为16kByte。正如硬盘的盘片被分为磁道,每个磁道又分为若干扇区,一块Nand flash也分为若干块,每个块分为若干页。一般而言,块、页之间的关系随着芯片的不同而不同。
Nand flash以页为单位读写数据,而以块为单位擦除数据。
以N=3为例,NAND Flash的外围电路中存储有第一放电时间、第二放电时间和第三放电时间,本模块功能为:
在放电计时依次达到第一放电时间、第二放电时间和第三放电时间时读取所述NAND Flash页,获取3份读取结果。
具体为:当放电计时达到第一放电时间时,依次比较各存储单元电压与翻转点比较电压的大小,将大于翻转点比较电压的存储单元(cell)确定为编程态,记为“0”,将小于翻转点比较电压的存储单元(cell)确定为擦除态,记为“1”。将该页的读取结果保存起来。
当放电计时达到第二放电时间时,依次比较各存储单元电压与翻转点比较电压的大小,将大于翻转点比较电压的存储单元(cell)确定为编程态,记为“0”,将小于翻转点比较电压的存储单元(cell)确定为擦除态,记为“1”。将该页的读取结果保存起来。
当放电计时达到第三放电时间时,依次比较各存储单元电压与翻转点比较电压的大小,将大于翻转点比较电压的存储单元(cell)确定为编程态,记为“0”,将小于翻转点比较电压的存储单元(cell)确定为擦除态,记为“1”。将该页的读取结果保存起来。
再用相同方法,再依次将放电计时达到第二放电时间和第三放电时间时该页内容读取并保存起来。
单元分析与数据获取模块,用于当所述NAND Flash接到读取命令时,依据所述初步读取模块获取的N份读取结果,依次确定各存储单元的存储状态和所处的放电时间区间,当某存储单元位于某放电时间区间时,将该放电时间区间的统计次数加一,以及,依据所述各存储单元的存储状态确定该NAND Flash页的读取结果;
依次确定各存储单元的存储状态和所处的放电时间区间具体包括:当某存储单元在N份读取结果中的状态均为编程态时,将该存储单元电压等于翻转点比较电压时所处的放电时间区间确定为大于最大放电时间的区间;当某存储单元在N份读取结果中的状态均为擦除态时,将该存储单元电压等于翻转点比较电压时所处的放电时间区间确定为小于最小放电时间的区间;当某存储单元在某大小相邻的两放电时间的读取结果中的存储状态不同,将该存储单元电压等于翻转点比较电压时所处的放电时间区间确定为该相邻两放电时间形成的区间。
以该NAND Flash页中八个存储单元为例,例如,放电时间达到第一放电时间4μs时读取时结果为10101101,放电时间达到第二放电时间4μs时读取时结果为11101101,放电时间达到第三放电时间4μs时读取时结果为11101111,则确定存储内容和确定放电时间区间结果如下:
第一位:三次读取均为1,最终确定存储状态为1,该存储单元的放电时间区间T<4μs,将T<4μs的统计次数加一;
第二位:三次读取依次为0,1,1,状态为1的次数为2次,状态为0的次数为1次,最终确定存储状态为1,该存储单元在相邻的两放电时间4μs和5μs的读取结果中由0跳转到1,则该存储单元在放电到电压等于翻转点比较电压时放电时间范围位于该相邻两时间的区间之间,即该存储单元的放电时间区间为4μs<T<5μs,将4μs<T<5μs的统计次数加一;
第三位:与第一位分析相同,该存储单元的放电时间区间均为T<4μs,将T<4μs的统计次数加一;
第四位:三次读取均为0,最终确定存储状态为0,该存储单元的放电时间区间T>6μs,将T>6μs的统计次数加一;
第五位,第六位:与第一位分析相同,它们存储单元的放电时间区间均为T<4μs,分别将T<4μs的统计次数加一;
第七位:三次读取依次为0,0,1,状态为0的次数为2次,状态为1的次数为1次,最终确定存储状态为0,该存储单元在某相邻的两翻转点比较电压5μs和6μs的读取结果中由0跳转到1,则该存储单元在放电到电压等于翻转点比较电压时放电时间位于该相邻两电压的区间之间,即该存储单元的放电时间区间为5μs<T<6μs,将5μs<T<6μs的统计次数加一;
第八位:与第一位分析相同,该存储单元的放电时间区间均为T<4μs,将T<4μs的统计次数加一。
依上述分析,该八个存储单元确定的存储结果为11101101,依照上述确定该页全部存储单元的存储结果。
ECC校验模块,用于当该Nand Flash为ECC闪存时,将单元分析与数据获取模块读取的页的读取结果进行ECC校验。
若该Nand Flash为ECC闪存,则对上述存储结果进行ECC较验,获取该页的最终存储结果。
数据调整模块,用于当所述NAND Flash接到读取命令时,依据所述单元分析与数据获取模块中N+1个放电时间区间的统计次数,对所述N+1个放电时间区间的统计次数进行分析,当满足预设调整条件时,对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。
该模块用于所述单元分析与数据获取模块获取最终存储结果之后,对所述N+1个放电时间区间的统计次数进行分析,当所述N+1个放电时间区间的统计次数满足预设的调整条件时,对该Nand Flash进行读取自适应,实现翻转点比较电压的自动化调整。
所述预设的调整条件为预先设定条件,目的在该Nand Flash使用过程中进行读取自适应,实现翻转点比较电压的自动化调整。
具体为依据N个放电时间和N+1个放电时间区间的统计次数来设定,同时可以结合Nand Flash的特性来设定。
例如,N为3时,三个翻转点比较电压从小到大依次为T1,T2,T3,放电时间区间为:T<T1,T1<T<T2,T2<T<T3,T>T3,可设定:当T1<T<T2的次数比T2<T<T3的次数大30时,T2+0.1μs;当T2<T<T3的次数比T1<T<T2的次数大30时,T2-0.1μs;当T<T1的次数除以T1<T<T2的次数大于500时,T1-0.2μs;当T>T3的次数除以T2<T<T3的次数大于500时,T3+0.2μs。
当N为5时,与N=3相比,与上述操作的不同之处在于,在初步读取模块中还包括,分别读取当放电时间达到第四或第五放电时间时的该页的结果,并分别将读取结果保存起来,在在单元分析与数据获取模块中对5份读取结果逐单元进行比较,确定存储状态,确定放电时间区间,修改该放电时间区间的统计次数。
依此类推,当N为7、9等奇数时,方法相似,在此不作赘述。
本发明通过在大规模的页读取中采用多次读取的方式,暂存每次读取的结果进行比较,配合ECC校验,可有效减少大规模读取中错误读取的概率,提高读取操作的准确性。
以上实施例提供的技术方案中的全部或部分内容可以通过软件编程实现,其软件程序存储在可读取的存储介质中,存储介质例如:计算机中的硬盘、光盘或软盘。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种高可靠性NAND Flash的读取方法,其特征在于,在所述NANDFlash的外围电路中存储N个放电时间,所述N个放电时间按大小排列形成N+1个放电时间区间,在所述NAND Flash的外围电路中分别存储各放电时间区间的统计次数,所述N为大于1的奇数;
当所述NAND Flash接到读取命令时:
在灵敏放大器的翻转点施加翻转点比较电压,给所述NAND Flash页施加预设充电电压对各存储单元进行充电并计时,当计时超过预设充电时间阈值时,撤除所述预设充电电压,结束充电并进行放电计时,依次在放电计时达到所述N个放电时间时读取所述NAND Flash页,获取N份读取结果;
依据所述N份读取结果,依次确定各存储单元的存储状态和放电到电压等于翻转点比较电压时所处的放电时间区间,当某存储单元放电到电压等于翻转点比较电压时位于某放电时间区间时,将该放电时间区间的统计次数加一,以及,
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果;
对所述N+1个放电时间区间的统计次数进行分析,当满足预设调整条件时,对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。
2.如权利要求1所述的高可靠性NAND Flash的读取方法,其特征在于,若该NAND Flash为ECC闪存,则所述依据所述各存储单元的存储状态确定该NAND Flash页的读取结果之后还包括对该NAND Flash页的读取结果进行ECC校验。
3.如权利要求1或2所述的高可靠性NAND Flash的读取方法,其特征在于,所述依据所述N份读取结果,依次确定各存储单元的存储状态具体包括:在所述N份读取结果中,依次对各存储单元的存储状态进行统计,当某存储单元中编程态次数大于擦除态次数时,将该存储单元内容确定为编程态,否则将该存储单元内容确定为擦除态。
4.如权利要求3所述的高可靠性NAND Flash的读取方法,其特征在于,所述依次确定各存储单元放电到电压等于翻转点比较电压时所处的放电时间区间具体包括:从所述N份读取结果中,依次获取各存储单元的存储状态,当某存储单元在N份读取结果中的状态均为编程态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为大于最大放电时间的区间,当某存储单元在N份读取结果中的状态均为擦除态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为小于最小放电时间的区间,若某存储单元在相邻的两放电时间读取结果不同,则将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为所述两放电时间形成的放电时间区间。
5.如权利要求3所述的高可靠性NAND Flash的读取方法,其特征在于,所述N为3。
6.一种高可靠性NAND Flash的读取系统,其特征在于,在所述NANDFlash的外围电路中存储有N个放电时间,以及所述N个放电时间按大小排列形成的N+1个放电时间区间的统计次数,所述N为大于1的奇数;
包括:
初步读取模块,用于当所述NAND Flash接到读取命令时,在灵敏放大器的翻转点施加翻转点比较电压,给所述NAND Flash页施加预设充电电压对各存储单元进行充电并计时,当计时超过预设充电时间阈值时,撤除所述预设充电电压,结束充电并进行放电计时,依次在放电计时达到所述N个放电时间时读取所述NAND Flash页,获取N份读取结果;
单元分析与数据获取模块,用于当所述NAND Flash接到读取命令时,依据所述N份读取结果,依次确定各存储单元的存储状态和放电到电压等于翻转点比较电压时所处的放电时间区间,当某存储单元放电到电压等于翻转点比较电压时位于某放电时间区间时,将该放电时间区间的统计次数加一,以及,
依据所述各存储单元的存储状态确定该NAND Flash页的读取结果;
数据调整模块,用于当所述NAND Flash接到读取命令时,依据所述单元分析与数据获取模块中N+1个放电时间区间的统计次数,对所述N+1个放电时间区间的统计次数进行分析,当满足预设调整条件时,对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。
7.如权利要求6所述的高可靠性NAND Flash的读取系统,其特征在于,还包括ECC校验模块,用于当该NAND Flash为ECC闪存时,将单元分析与数据获取模块读取的页的读取结果进行ECC校验。
8.如权利要求6或7所述的高可靠性NAND Flash的读取系统,其特征在于,所述单元分析与数据获取模块中依次确定各存储单元的存储状态具体包括:在所述N份读取结果中,依次对各存储单元的存储状态进行统计,当某存储单元中编程态次数大于擦除态次数时,将该存储单元内容确定为编程态,否则将该存储单元内容确定为擦除态。
9.如权利要求8所述的高可靠性NAND Flash的读取系统,其特征在于,所述依次确定各存储单元放电到电压等于翻转点比较电压时所处的放电时间区间具体包括:从所述N份读取结果中,依次获取各存储单元的存储状态,当某存储单元在N份读取结果中的状态均为编程态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为大于最大放电时间的区间,当某存储单元在N份读取结果中的状态均为擦除态时,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为小于最小放电时间的区间,当某存储单元在某大小相邻的两放电时间的读取结果中的存储状态不同,将该存储单元放电到电压等于翻转点比较电压时所处的放电时间区间确定为该相邻两放电时间形成的区间。
10.如权利要求8所述的高可靠性NAND Flash的读取系统,其特征在于,所述N为3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210460852.XA CN103811071B (zh) | 2012-11-15 | 2012-11-15 | 一种高可靠性NAND Flash的读取方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210460852.XA CN103811071B (zh) | 2012-11-15 | 2012-11-15 | 一种高可靠性NAND Flash的读取方法及其系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103811071A CN103811071A (zh) | 2014-05-21 |
CN103811071B true CN103811071B (zh) | 2016-10-19 |
Family
ID=50707729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210460852.XA Active CN103811071B (zh) | 2012-11-15 | 2012-11-15 | 一种高可靠性NAND Flash的读取方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103811071B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104978153B (zh) * | 2015-07-10 | 2018-12-25 | 北京兆易创新科技股份有限公司 | 资料存储型闪存中配置信息的方法与装置 |
CN106856102B (zh) * | 2015-12-08 | 2020-11-03 | 西安格易安创集成电路有限公司 | 一种Nand Flash的编程方法 |
CN110797076B (zh) * | 2019-10-16 | 2021-09-14 | 中国科学院微电子研究所 | 一种NAND Flash时序测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013601A (zh) * | 2006-01-24 | 2007-08-08 | 旺宏电子股份有限公司 | 用于控制非易失性存储器检测时间的方法及装置 |
CN101042924A (zh) * | 2006-03-24 | 2007-09-26 | 晶豪科技股份有限公司 | 决定闪存元件感测时间的方法和装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7352628B2 (en) * | 2006-06-19 | 2008-04-01 | Sandisk Corporation | Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory |
KR101486980B1 (ko) * | 2008-10-27 | 2015-01-30 | 삼성전자주식회사 | 불휘발성 메모리의 문턱 전압 산포의 분석 방법 |
-
2012
- 2012-11-15 CN CN201210460852.XA patent/CN103811071B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013601A (zh) * | 2006-01-24 | 2007-08-08 | 旺宏电子股份有限公司 | 用于控制非易失性存储器检测时间的方法及装置 |
CN101042924A (zh) * | 2006-03-24 | 2007-09-26 | 晶豪科技股份有限公司 | 决定闪存元件感测时间的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103811071A (zh) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103811072B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
CN106158039B (zh) | 非易失性存储器中的动态读取低谷搜索 | |
US11948644B2 (en) | Two-part programming of memory cells | |
CN103870399B (zh) | 存储器管理方法、存储器控制器与存储器储存装置 | |
CN104303160B (zh) | 存储器及感测参数确定方法 | |
KR20070024707A (ko) | 다중-레벨 비트 플래시 메모리 소거 알고리즘 | |
CN104282339B (zh) | 读取电压设定方法、控制电路与存储器储存装置 | |
US20190065366A1 (en) | Memory device with dynamic cache management | |
US8861278B2 (en) | Non-volatile memory device and cache program method of the same | |
CN103811070B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
US9105337B2 (en) | Memories and methods of programming memories | |
US8687431B2 (en) | Programming methods and memories | |
US20230148366A1 (en) | Memory device, method for programming memory device, program verification method and memory system | |
CN103811071B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
CN105988880B (zh) | 存储器管理方法、存储器控制电路单元及存储器储存装置 | |
CN101958142B (zh) | 一种存储单元的数据读取方法和用于mlc的灵敏放大器 | |
US8787057B2 (en) | Fast analog memory cell readout using modified bit-line charging configurations | |
CN106155576B (zh) | 存储器管理方法、存储器存储装置和存储器控制电路单元 | |
US8446768B2 (en) | Control device for nonvolatile memory and method of operating control device | |
CN103489485A (zh) | 一种闪存质量检测方法及装置 | |
US20130044547A1 (en) | Device, method and computer readable program for accessing memory cells using shortened read attempts | |
CN206210397U (zh) | 一种非易失性存储器的数据读取装置 | |
CN104751898B (zh) | Nor型flash数据恢复的方法 | |
CN210052532U (zh) | 一种多层单元nand闪存 | |
CN106024062B (zh) | 一种非易失性存储器的数据读取装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |