CN103870399B - 存储器管理方法、存储器控制器与存储器储存装置 - Google Patents
存储器管理方法、存储器控制器与存储器储存装置 Download PDFInfo
- Publication number
- CN103870399B CN103870399B CN201210551905.9A CN201210551905A CN103870399B CN 103870399 B CN103870399 B CN 103870399B CN 201210551905 A CN201210551905 A CN 201210551905A CN 103870399 B CN103870399 B CN 103870399B
- Authority
- CN
- China
- Prior art keywords
- physical page
- degree
- physical
- bias
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
一种存储器管理方法以及使用此方法的存储器控制器与存储器储存装置。本存储器管理方法包括施予不同的检测偏压来读取储存在可复写式非易失性存储器模块的物理页面中的数据并且根据所读取的数据来计算对应的错误位数。本存储器管理方法还包括根据所计算的错误位数来估计每一物理页面的磨损程度值并且根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块。基此，本存储器管理方法可有效地识别可复写式非易失性存储器模块的磨损程度并且使用对应的机制来操作可复写式非易失性存储器模块，由此避免数据错误。
Description
技术领域
本发明是有关于一种用于管理可复写式非易失性存储器模块的存储器管理方法及使用此方法的存储器控制器与存储器储存装置。
背景技术
数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本型计算机。固态硬盘就是一种以闪存作为储存媒体的储存装置。因此，近年闪存产业成为电子产业中相当热门的一环。
在与非(NAND)型闪存中，存储单元会由位线(Bit Line)与字线(Word Line)来串起而形成一存储单元阵列(memory cell array)。目前NAND型闪存可根据每一存储单元可储存的数据位数而区分为多阶存储单元(Multi-Level Cell，MLC)闪存及单阶存储单元(Single-Level Cell，SLC)闪存。SLC闪存的每个存储单元仅能储存1个位数据，而MLC闪存的每个存储单元可储存至少2个以上的位数据。例如，以4层存储单元闪存为例，每一存储单元可储存2个位数据(即，“11”、“10”、“00”与“01”)。
图1是根据已知技术所绘示的闪存元件的示意图。
请参照图1，闪存元件1包含用于储存电子的电荷捕捉层(charge traping layer)2、用于施加偏压的控制栅极(Control Gate)3、穿遂氧化层(Tunnel Oxide)4与多晶硅间介电层(Interpoly Dielectric)5。当欲写入数据至闪存元件1时，可通过将电子注入电荷捕捉层2以改变闪存元件1的临界电压，由此定义闪存元件1的数字高低态，而实现储存数据的功能。在此，注入电子至电荷捕捉层2的过程称为编程。反之，当欲将所储存的数据移除时，通过将所注入的电子从电荷捕捉层2中移除，则可使闪存元件1回复为未被编程前的状态。
在写入与抹除过程中，闪存元件1会随着电子的多次的注入与移除而造成老化，导致电子写入速度增加并造成临界电压分布变宽。因此，在闪存元件1被编程后无法被正确地识别其储存状态，而产生错误位。如何有效地识别闪存元件的老化程度，并且对应的调整操作闪存元件的机制是本领域技术人员所致力的目标。
发明内容
本发明提供一种存储器管理方法，其能够有效地识别可复写式非易失性存储器模块的磨损程度并且对应地调整操作可复写式非易失性存储器模块的机制。
本发明提供一种存储器控制器，其能够有效地识别可复写式非易失性存储器模块的磨损程度并且对应地调整操作可复写式非易失性存储器模块的机制。
本发明提供一种存储器储存装置，其能够有效地识别可复写式非易失性存储器模块的磨损程度并且对应地调整操作可复写式非易失性存储器模块的机制。
本发明范例实施例提出一种存储器管理方法，用于一可复写式非易失性存储器模块，此可复写式非易失性存储器模块具有多个存储单元，此些存储单元组成多个物理页面，此些物理页面构成多个物理区块，每一存储单元包括多个储存状态，此些储存状态包括第一储存状态与第二储存状态。本存储器管理方法包括：记录每一物理页面的磨损程度值；以及根据此些物理页面的磨损程度值来操作此可复写式非易失性存储器模块。在此，记录每一物理页面的磨损程度值的步骤包括：编程此些物理页面之中的第一物理页面，以写入数据至此第一物理页面；施予第一检测偏压至此第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第一检测偏压所读取的数据中的一第一错误位数；施予第二检测偏压至此第一物理页面以从此第一物理页面中读取数据并且计算在使用第二检测偏压所读取的数据中的第二错误位数；以及依据第一错误位数与第二错误位数产生对应第一物理页面的磨损程度值，其中第一检测偏压大于第二检测偏压，第一检测偏压小于对应第二储存状态的验证偏压，并且第二检测偏压大于第一储存状态的验证偏压。
在本发明的一实施例中，上述的存储器管理方法还包括：根据此些物理页面的磨损程度值计算每一物理区块的磨损程度值。
在本发明的一实施例中，上述的根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块的步骤包括：加总此些物理页面的磨损程度值，以获得对应此可复写式非易失性存储器模块的目前磨损程度值；判断此可复写式非易失性存储器模块的目前磨损程度值与此可复写式非易失性存储器模块的先前磨损程度值之间的差值是否大于一磨损门坎值；以及倘若此可复写式非易失性存储器模块的目前磨损程度值与此可复写式非易失性存储器模块的先前磨损程度值之间的差值大于此磨损门坎值时，从此些物理区块之中选择一第一物理区块，从此些物理区块之中选择一第二物理区块，将储存在第一物理区块中的数据搬移至第二物理区块，并且将原先映射至第一物理区块的物理页面的逻辑地址重新映射至第二物理区块的物理页面，其中第一物理区块为此些物理区块之中已储存数据的物理区块之中具有最小磨损程度值的物理区块并且第二物理区块为此些物理区块之中未储存数据的物理区块之中具有最大磨损程度值的物理区块。
在本发明的一实施例中，上述的根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块的步骤包括：根据第一物理页面的磨损程度值，调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一；以及使用对应此第一物理页面的初始写入偏压与写入偏压脉冲时间编程属于第一物理页面的存储单元，以将数据写入至第一物理页面。
在本发明的一实施例中，上述的根据此第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的步骤包括：随着第一物理页面的磨损程度值增加，降低对应此第一物理页面的初始写入偏压。
在本发明的一实施例中，上述的根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的步骤包括：随着第一物理页面的磨损程度值增加，减少对应第一物理页面的写入偏压脉冲时间。
在本发明的一实施例中，上述的根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块的步骤包括：随着第一物理页面的磨损程度值增加，增加对应属于第一物理页面的存储单元的储存状态的验证偏压。
本发明一范例实施例提出一种存储器控制器，用于控制可复写式非易失性存储器模块，可复写式非易失性存储器模块具有多个存储单元，此些存储单元组成多个物理页面，此些物理页面构成多个物理区块，每一存储单元包括多个储存状态，此些储存状态包括第一储存状态与第二储存状态。本存储器控制器包括主机接口、存储器接口与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口与存储器接口。存储器管理电路用以记录每一物理页面的磨损程度值，并且根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块。其中，在记录每一物理页面的磨损程度值的运作中，存储器管理电路编程此些物理页面之中的第一物理页面以写入数据至第一物理页面，施予第一检测偏压至第一物理页面以从第一物理页面中读取数据并且计算在使用第一检测偏压所读取的数据中的第一错误位数，施予第二检测偏压至第一物理页面以从第一物理页面中读取数据并且计算在使用第二检测偏压所读取的数据中的第二错误位数，并且依据第一错误位数与第二错误位数产生对应第一物理页面的磨损程度值。在此，第一检测偏压大于第二检测偏压，第一检测偏压小于对应第二储存状态的验证偏压，并且第二检测偏压大于第一储存状态的验证偏压。
在本发明的一实施例中，上述的存储器管理电路还用以根据此些物理页面的磨损程度值计算每一物理区块的磨损程度值。
在本发明的一实施例中，在根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块的运作中，存储器管理电路会加总此些物理页面的磨损程度值，以获得对应此可复写式非易失性存储器模块的目前磨损程度值。此外，存储器管理电路会判断此可复写式非易失性存储器模块的目前磨损程度值与可复写式非易失性存储器模块的先前磨损程度值之间的差值是否大于磨损门坎值。倘若此可复写式非易失性存储器模块的目前磨损程度值与此可复写式非易失性存储器模块的先前磨损程度值之间的差值大于磨损门坎值时，存储器管理电路会从此些物理区块之中选择第一物理区块，从此些物理区块之中选择第二物理区块，将储存在第一物理区块中的数据搬移至第二物理区块，并且将原先映射至第一物理区块的物理页面的逻辑地址重新映射至第二物理区块的物理页面，其中第一物理区块为此物理区块之中已储存数据的物理区块之中具有最小磨损程度值的物理区块并且第二物理区块为此些物理区块之中未储存数据的物理区块之中具有最大磨损程度值的物理区块。
在本发明的一实施例中，在根据此些物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，存储器管理电路会根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一，并且使用对应此第一物理页面的初始写入偏压与写入偏压脉冲时间来编程属于第一物理页面的存储单元，以将数据写入至第一物理页面。
在本发明的一实施例中，在上述根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的运作中，存储器管理电路会随着第一物理页面的磨损程度值增加，降低对应第一物理页面的初始写入偏压。
在本发明的一实施例中，在上述根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的运作中，存储器管理电路会随着第一物理页面的磨损程度值增加，减少对应第一物理页面的写入偏压脉冲时间。
在本发明的一实施例中，在上述根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的运作中，存储器管理电路会随着第一物理页面的磨损程度值增加，增加对应属于第一物理页面的存储单元的储存状态的验证偏压。
本发明一范例实施例提出一种存储器储存装置，其包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器用以电性连接至主机系统。可复写式非易失性存储器模块具有多个存储单元，此些存储单元组成多个物理页面，此些物理页面构成多个物理区块，每一存储单元包括多个储存状态，此些储存状态包括第一储存状态与第二储存状态。存储器控制器电性连接至连接器与可复写式非易失性存储器模块。存储器控制器用以记录每一物理页面的磨损程度值，并且根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块。其中，在记录每一物理页面的磨损程度值的运作中，存储器控制器编程此些物理页面之中的第一物理页面以写入数据至第一物理页面，施予第一检测偏压至第一物理页面以从第一物理页面中读取数据并且计算在使用第一检测偏压所读取的数据中的第一错误位数，施予第二检测偏压至第一物理页面以从第一物理页面中读取数据并且计算在使用第二检测偏压所读取的数据中的第二错误位数，并且依据第一错误位数与第二错误位数产生对应第一物理页面的磨损程度值。在此，第一检测偏压大于第二检测偏压，第一检测偏压小于对应第二储存状态的验证偏压，并且第二检测偏压大于第一储存状态的验证偏压。
在本发明的一实施例中，上述的存储器控制器还用以根据此些物理页面的磨损程度值计算每一物理区块的磨损程度值。
在本发明的一实施例中，在根据此些物理页面的磨损程度值来操作可复写式非易失性存储器模块的运作中，存储器控制器会加总此些物理页面的磨损程度值，以获得对应此可复写式非易失性存储器模块的目前磨损程度值。此外，存储器控制器会判断此可复写式非易失性存储器模块的目前磨损程度值与可复写式非易失性存储器模块的先前磨损程度值之间的差值是否大于磨损门坎值。倘若此可复写式非易失性存储器模块的目前磨损程度值与此可复写式非易失性存储器模块的先前磨损程度值之间的差值大于磨损门坎值时，存储器控制器会从此些物理区块之中选择第一物理区块，从此些物理区块之中选择第二物理区块，将储存在第一物理区块中的数据搬移至第二物理区块，并且将原先映射至第一物理区块的物理页面的逻辑地址重新映射至第二物理区块的物理页面，其中第一物理区块为此物理区块之中已储存数据的物理区块之中具有最小磨损程度值的物理区块并且第二物理区块为此些物理区块之中未储存数据的物理区块之中具有最大磨损程度值的物理区块。
在本发明的一实施例中，在根据此些物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，存储器控制器会根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一，并且使用对应此第一物理页面的初始写入偏压与写入偏压脉冲时间来编程属于第一物理页面的存储单元，以将数据写入至第一物理页面。
在本发明的一实施例中，在上述根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的运作中，存储器控制器会随着第一物理页面的磨损程度值增加，降低对应第一物理页面的初始写入偏压。
在本发明的一实施例中，在上述根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的运作中，存储器控制器会随着第一物理页面的磨损程度值增加，减少对应第一物理页面的写入偏压脉冲时间。
在本发明的一实施例中，在上述根据第一物理页面的磨损程度值调整对应第一物理页面的初始写入偏压与写入偏压脉冲时间的至少其中之一的运作中，存储器控制器会随着第一物理页面的磨损程度值增加，增加对应属于第一物理页面的存储单元的储存状态的验证偏压。
基于上述，本发明范例实施例的存储器管理方法、存储器控制器与存储器储存装置能够有效地识别存储单元的磨损程度并且对应的调整操作可复写式非易失性存储器模块的方式，由此正确地将数据写入至存储单元中，避免数据遗失。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据已知技术所绘示的闪存元件的示意图。
图2是根据本发明范例实施例所绘示的存储器管理方法的流程图。
图3是根据第一范例实施例所绘示的主机系统与存储器储存装置。
图4是根据一范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。
图5是根据一范例实施例所绘示的主机系统与存储器储存装置的示意图。
图6是绘示根据第一范例实施例所绘示的存储器储存装置的概要方块图。
图7是根据第一范例实施例所绘示的可复写式非易失性存储器模块的概要方块图。
图8是根据一范例实施例所绘示的存储单元阵列的示意图。
图9是根据一范例实施例所绘示储存于存储单元阵列中的写入数据所对应的栅极电压的统计分配图。
图10是根据一范例实施例所绘示的编程存储单元的示意图。
图11是根据一范例实施例所绘示的从存储单元中读取数据的示意图。
图12是根据另一范例实施例所绘示的从存储单元中读取数据的示意图。
图13是根据本发明范例实施例所绘示的管理可复写式非易失性存储器模块的示意图。
图14是根据一范例实施例所绘示的存储器控制器的概要方块图。
图15是根据本发明一范例实施例绘示施予检测偏压的示意图。
图16是根据本发明第一范例实施例所绘示的存储器管理方法的流程图。
图17是根据本发明第二范例实施例所绘示的存储器管理方法的流程图。
图18-20是根据第三范例实施例所绘示的编程存储单元的示意图。
图21是根据本发明第三范例实施例所绘示的存储器管理方法的流程图。
图22是根据本发明第四范例实施例所绘示的存储器管理方法的流程图。
图23是根据本发明第五范例实施例所绘示的存储器管理方法的流程图。
[主要元件标号说明]
1：闪存元件 2：电荷捕捉层
3：控制栅极 4：穿遂氧化层
5：多晶硅间介电层
S1001、S1003、S1005、S1007：存储器管理方法的步骤
1000：主机系统 1100：计算机
1102：微处理器 1104：随机存取存储器
1106：输入/输出装置 1108：系统总线
1110：数据传输接口 1202：鼠标
1204：键盘 1206：显示器
1252：打印机 1256：随身盘
1214：存储卡 1216：固态硬盘
1310：数字相机 1312：SD卡
1314：MMC卡 1316：存储棒
1318：CF卡 1320：嵌入式储存装置
100：存储器储存装置 102：连接器
104：存储器控制器 106：可复写式非易失性存储器模块
2202：存储单元阵列 2204：字线控制电路
2206：位线控制电路 2208：行解码器
2210：数据输入/输出缓冲器 2212：控制电路
702：存储单元 704：位线
706：字线 708：源极线
712：选择栅漏极晶体管 714：选择栅源极晶体管
VA：第一门坎偏压 VB：第二门坎偏压
VC：第三门坎偏压 VD：第四门坎偏压
VE：第五门坎偏压 VF：第六门坎偏压
VG：第七门坎偏压 400(0)～400(N)：物理区块
202：存储器管理电路 206：存储器接口
252：缓冲存储器 254：电源管理电路
256：错误检查与校正电路 DB1：第一检测偏压
DB2：第二检测偏压
S1601、S1603、S1605、S1607、S1609、S1611：存储器管理方法的步骤
S1701、S1703、S1705：存储器管理方法的步骤
S2101、S2103、S2105：存储器管理方法的步骤
S2201、S2203、S2205：存储器管理方法的步骤
S2301、S2303、S2305：存储器管理方法的步骤
具体实施方式
在写入与抹除过程中，闪存元件会随着电子多次的注入与移除而造成部分结构磨损，例如穿遂氧化层，导致电子写入速度增加并造成临界电压分布变宽。为了能够使数据被正确地储存，如图2所示，本发明范例实施例所提出的存储器管理方法包括施予不同的检测偏压来读取物理页面中的数据(S1001)；根据所读取的数据来计算对应的错误位数(S1003)；根据以不同检测偏压所读取的数据的错误位数来估计磨损程度值(S1005)；以及根据此些磨损程度值来操作可复写式非易失性存储器模块(S1007)。为了能够使本发明能够更清楚地被理解，以下将以数个范例实施例来作详细说明。
[第一范例实施例]
一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
图3是根据第一范例实施例所绘示的主机系统与存储器储存装置。
请参照图3，主机系统1000一般包括计算机1100与输入/输出(input/output,I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random access memory,RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图4的鼠标1202、键盘1204、显示器1206与打印机1252。必须了解的是，图4所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其它装置。
在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其它元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图4所示的随身盘1256、存储卡1214或固态硬盘(Solid StateDrive,SSD)1216等的可复写式非易失性存储器储存装置。
一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以计算机系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数字相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数字相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图5所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
图6是绘示根据第一范例实施例所绘示的存储器储存装置的概要方块图。
请参照图6，存储器储存装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模块106。
在本范例实施例中，连接器102是兼容于通用序列总线(Universal Serial Bus,USB)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合并列先进附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速外围零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、安全数字(Secure Digital,SD)接口标准、序列先进附件(Serial Advanced TechnologyAttachment,SATA)标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、多媒体储存卡(Multi Media Card,MMC)接口标准、嵌入式多媒体储存卡(Embedded MultimediaCard,eMMC)接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、小型快闪(Compact Flash,CF)接口标准、集成式驱动电子接口(Integrated DeviceElectronics,IDE)标准或其它适合的标准。
存储器控制器104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块106是电性连接至存储器控制器104，并且用以储存主机系统1000所写入的数据。在本范例实施例中，可复写式非易失性存储器模块106为多阶存储单元(Multi Level Cell,MLC)NAND型闪存模块(即，一个存储单元中可储存2个位数据的闪存模块)。然而，本发明不限于此，可复写式非易失性存储器模块106亦可是单阶存储单元(Single Level Cell,SLC)NAND型闪存模块(即，一个存储单元中可储存1个位数据的闪存模块)、多阶存储单元(Trinary Level Cell，TLC)NAND型闪存模块(即，一个存储单元中可储存3个位数据的闪存模块)、其它闪存模块或其它具有相同特性的存储器模块。
图7是根据第一范例实施例所绘示的可复写式非易失性存储器模块的概要方块图。
请参照图7，可复写式非易失性存储器模块106包括存储单元阵列2202、字线控制电路2204、位线控制电路2206、行解码器(column decoder)2208、数据输入/输出缓冲器2210与控制电路2212。
存储单元阵列2202包括用以储存数据的多个存储单元702、多个选择栅漏极(select gate drain,SGD)晶体管712与多个选择栅源极(select gate source,SGS)晶体管714、以及连接此些存储单元的多条位线704、多条字线706、与共享源极线708(如图8所示)。存储单元702是以阵列方式配置在位线704与字线706的交叉点上。当从存储器控制器104接收到写入指令或读取数据时，控制电路2212会控制字线控制电路2204、位线控制电路2206、行解码器2208、数据输入/输出缓冲器2210来写入数据至存储单元阵列2202或从存储单元阵列2202中读取数据，其中字线控制电路2204用以控制施予至字线706的偏压，位线控制电路2206用以控制施予至位线704的偏压，行解码器2208依据指令中的解码列地址以选择对应的位线，并且数据输入/输出缓冲器2210用以暂存数据。
在本范例实施例中，可复写式非易失性存储器模块106为MLC NAND型闪存模块，其使用多种栅极电压来代表多位(bits)的数据。具体来说，存储单元阵列2202的每一存储单元具有多个状态，并且此些状态是以多个门坎偏压来区分。
图9是根据一范例实施例所绘示储存于存储单元阵列中的写入数据所对应的栅极电压的统计分配图。
请参照图9，以MLC NAND型闪存为例，每一存储单元中的栅极电压可依据第一门坎偏压VA、第二门坎偏压VB与第三门坎偏压VC而区分为4种储存状态，并且此些储存状态分别地代表“11”、“10”、“00”与“01”。换言之，每一个储存状态包括最低有效位(LeastSignificant Bit，LSB)以及最高有效位(Most Significant Bit，MSB)。在本范例实施例中，储存状态(即，“11”、“10”、“00”与“01”)中从左侧算起的第1个位的值为LSB，而从左侧算起的第2个位的值为MSB。因此，在第一范例实施例中，每一存储单元可储存2个位数据。必须了解的是，图8所绘示的栅极电压及其储存状态的对应仅为一个范例。在本发明另一范例实施例中，栅极电压与储存状态的对应亦可是随着栅极电压越大而以“11”、“10”、“01”与“00”排列。或者，栅极电压所对应的储存状态亦可为对实际储存值进行映射或反相后的值，此外，在另一范例时实例中，亦可定义从左侧算起的第1个位的值为MSB，而从左侧算起的第2个位的值为LSB。
在本范例实施例中，每一存储单元可储存2个位数据，因此同一条字线上的存储单元会构成2个物理页面(即，下物理页面与上物理页面)的储存空间。也就是说，每一存储单元的LSB是对应下物理页面，并且每一存储单元的MSB是对应上物理页面。此外，在存储单元阵列2202中数个物理页面会构成一个物理区块，并且物理区块为执行抹除运作的最小单位。亦即，每一物理区块含有最小数目的一并被抹除的存储单元。
存储单元阵列2202的存储单元的数据写入(或称为编程)是利用施予一特定端点的电压，例如是控制栅极电压来改变栅极中的一电荷捕捉层的电子量，因而改变了存储单元的通道的导通状态，以呈现不同的储存状态。例如，当下页面数据为1且上页面数据为1时，控制电路2212会控制字线控制电路2204不改变存储单元中的栅极电压，而将存储单元的储存状态保持为“11”。当下页面数据为1且上页面数据为0时，字线控制电路2204会在控制电路2212的控制下改变存储单元中的栅极电压，而将存储单元的储存状态改变为“10”。当下页面数据为0且上页面数据为0时，字线控制电路2204会在控制电路2212的控制下改变存储单元中的栅极电压，而将存储单元的储存状态改变为“00”。并且，当下页面数据为0且上页面数据为1时，字线控制电路2204会在控制电路2212的控制下改变存储单元中的栅极电压，而将存储单元的储存状态改变为“01”。
图10是根据一范例实施例所绘示的编程存储单元的示意图。
请参照图10，在本范例实施例中，存储单元的编程是通过脉冲写入/验证临界偏压方法来完成。具体来说，欲将数据写入至存储单元时，存储器控制器104会设定初始写入偏压以及写入偏压脉冲时间，并且指示可复写式非易失性存储器模块106的控制电路2212使用所设定的初始写入偏压以及写入偏压脉冲时间来编程存储单元，以进行数据的写入。之后，存储器控制器104会使用验证偏压来对存储单元进行验证，以判断存储单元是否已处于正确的储存状态。倘若存储单元未被编程至正确的储存状态时，存储器控制器104指示控制电路2212以目前施予的写入偏压加上一增量阶跃脉冲程序(Incremental-step-pulseprogramming,ISPP)调整值作为新的写入偏压(亦称为重复写入偏压)并且依据新的写入偏压与写入偏压脉冲时间再次来编程存储单元。反之，倘若存储单元已被编程至正确的储存状态时，则表示数据已被正确地写入至存储单元。例如，初始写入偏压会被设定为16伏特(Voltage,V)，写入偏压脉冲时间会被设定为18微秒(microseconds,μs)并且增量阶跃脉冲程序调整值被设定为0.6V，但本发明不限于此。
图11是根据一范例实施例所绘示的从存储单元中读取数据的示意图。
请参照图11，存储单元阵列2202的存储单元的读取运作是通过施予读取偏压于控制门(control gate)，通过存储单元的通道(存储单元用以电连接位线与源极线的路径，例如是存储单元源极至漏极间的路径)的导通状态，来识别存储单元储存的数据。在读取下页数据的运作中，字线控制电路2204会使用第二门坎偏压VB作为读取偏压来施予至存储单元并且依据存储单元的通道是否导通和对应的表达式(1)来判断下页数据的值：
LSB＝(VB)Lower_pre1 (1)
其中(VB)Lower_pre1表示通过施予第二门坎偏压VB而获得的第1下页验证值。
例如，当第二门坎偏压VB小于存储单元的栅极电压时，存储单元的通道不会导通并输出值'0'的第1下页验证值，由此LSB会被识别处于第一状态为0。例如，当第二门坎偏压VB大于存储单元的栅极电压时，存储单元的通道会导通并输出值'1'的第1下页验证值，由此，此LSB会被识别处于第二状态。在此，第一状态被识别为’0’并且第二状态被识别为’1’。也就是说，用以呈现LSB为1的栅极电压与用以呈现LSB为0的栅极电压可通过第二门坎偏压VB而被区分。
在读取上页数据的运作中，字线控制电路2204会分别地使用第三门坎偏压VC与第一门坎偏压VA作为读取偏压来施予至存储单元并且依据存储单元的通道是否导通和对应的表达式(2)来判断上页数据的值：
MSB＝((VA)Upper_pre2)xor(～(VC)Upper_pre1) (2)
其中(VC)Upper_pre1表示通过施予第三门坎偏压VC而获得的第1上页验证值，并且(VA)Upper_pre2表示通过施予第一门坎偏压VA而获得的第2上页验证值，其中符号”～”代表反相。此外，在本范例实施例中，当第三门坎偏压VC小于存储单元的栅极电压时，存储单元的通道不会导通并输出值'0'的第1上页验证值((VC)Upper_pre1)，当第一门坎偏压VA小于存储单元的栅极电压时，存储单元的通道不会导通并输出值'0'的第2上页验证值((VA)Upper_pre2)。
因此，在本范例实施例中，依照表达式(2)，当第三门坎偏压VC与第一门坎偏压VA皆小于存储单元的栅极电压时，在施予第三门坎偏压VC下存储单元的通道不会导通并输出值'0'的第1上页验证值并且在施予第一门坎偏压VA下存储单元的通道不会导通并输出值'0'的第2上页验证值。此时，MSB会被识别为处于第二状态，即，’1’。
例如，当第三门坎偏压VC大于存储单元的栅极电压且第一门坎偏压VA小于存储单元的栅极电压小于存储单元的栅极电压时，在施予第三门坎偏压VC下存储单元的通道会导通并输出值'1'的第1上页验证值，并且在施予第一门坎偏压VA下存储单元的通道不会导通并输出值'0'的第2上页验证值。此时，MSB会被识别为处于第一状态，即，’0’。
例如，当第三门坎偏压VC与第一门坎偏压VA皆大于存储单元的栅极电压时，在施予第三门坎偏压VC下，存储单元的通道会导通并输出值'1'的第1上页验证值，并且在施予第一门坎偏压VA下存储单元的通道会导通并输出值'1'的第2上页验证值。此时，MSB会被识别为处于第二状态，即，’1’。
必须了解的是，尽管本发明是以MLC NAND型闪存来作说明。然而，本发明不限于此，其它多层存储单元NAND型闪存亦可依据上述原理进行数据的读取。
例如，以TLC NAND型闪存为例(如图12所示)，每一个储存状态包括左侧算起的第1个位的最低有效位LSB、从左侧算起的第2个位的中间有效位(Center Significant Bit，CSB)以及从左侧算起的第3个位的最高有效位MSB，其中LSB对应下页面，CSB对应中页面，MSB对应上页面。在此范例中，每一存储单元中的栅极电压可依据第一门坎偏压VA、第二门坎偏压VB、第三门坎偏压VC、第四门坎偏压VD、第五门坎偏压VE、第六门坎偏压VF与第七门坎偏压VG而区分为8种储存状态(即，“111”、“110”、“100”、“101”、“001”、“000”、“010”与“011”)。再例如，以SLC NAND型闪存为例(未绘示)，每一个储存状态仅能储存一个位数据，因此，每一存储单元中的栅极电压可依据一个门坎偏压来识别存储单元的储存状态(即，“1”、“0”)。
图13是根据本发明范例实施例所绘示的管理可复写式非易失性存储器模块的示意图。
请参照图13，存储器控制器104(或存储器管理电路202)会以物理页面为单位来对可复写式非易失性存储器模块106的存储单元702进行写入运作并且以物理区块为单位来对可复写式非易失性存储器模块106的存储单元702进行抹除运作。具体来说，可复写式非易失性存储器模块106的存储单元702会构成多个物理页面，并且此些物理页面会构成多个物理区块400(0)～400(N)。物理区块为抹除的最小单位。亦即，每一物理区块含有最小数目的一并被抹除的存储单元。物理页面为编程的最小单元。即，一个物理页面为写入数据的最小单元。每一物理页面通常包括数据位区与冗余位区。数据位区包含多个物理存取地址用以储存使用者的数据，而冗余位区用以储存系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，位于同一条字线上的存储单元的LSB会构成一个下物理页面；位于同一条字线上的存储单元的CSB会构成一个中物理页面；并且位于同一条字线上的存储单元的MSB会构成一个上物理页面。
图14是根据一范例实施例所绘示的存储器控制器的概要方块图。必须了解的是，图14所示的存储器控制器的结构仅为一范例，本发明不以此为限。
请参照图14，存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。
存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
在本范例实施例中，存储器管理电路202的控制指令是以固件型式来实作。例如，存储器管理电路202具有微处理器单元(未绘示)与只读存储器(未绘示)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以程序码型式储存于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是，此只读存储器具有驱动码，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令加载至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以一硬件型式来实作。例如，存储器管理电路202包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块106的物理区块；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。
主机接口204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口204是兼容于USB标准。然而，必须了解的是本发明不限于此，主机接口204亦可以是兼容于PATA标准、IEEE 1394标准、PCI Express标准、SD标准、SATA标准、UHS-I接口标准、UHS-II接口标准、MS标准、MMC标准、eMMC接口标准、UFS接口标准、CF标准、IDE标准或其它适合的数据传输标准。
存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。
在本发明一范例实施例中，存储器控制器104还包括缓冲存储器252、电源管理电路254以及错误检查与校正电路256。
缓冲存储器252是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
电源管理电路254是电性连接至存储器管理电路202并且用以控制存储器储存装置100的电源。
错误检查与校正电路256是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。在本范例实施例中，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。具体来说，错误检查与校正电路256会被设计能够校正一数目的错误位(以下称为最大可校正错误位数)。例如，最大可校正错误位数为24。倘若发生在所读取的数据的错误位的数目非大于24个时，错误检查与校正电路256就能够依据错误校正码将错误位校正回正确的值。反之，错误检查与校正电路256就会回报错误校正失败且存储器管理电路202会将指示数据已遗失的消息传送给主机系统1000。
在本范例实施例中，在对可复写式非易失性存储器模块106执行写入运作(即，如图10所示的编程)时，存储器控制器104(或存储器管理电路202)更会施予检测偏压至所写入的物理页面，由此计算此物理页面的磨损程度值。具体来说，在以验证偏压确认完成编程后，存储器控制器104(或存储器管理电路202)会施予第一检测偏压至此物理页面来读取数据以计算以此第一检测偏压所读取的数据中的错误位数(以下称为第一错误位数)，施予第二检测偏压至此物理页面来读取数据以计算以此第二检测偏压所读取的数据中的错误位数(以下称为第二错误位数)，并且计算第一错误位数与第二错误位数的差作为对应此物理页面的磨损程度值。在此，第一检测偏压为小于对应存储单元的其中一个储存状态(以下称为第二储存状态)的验证偏压，第二检测偏压大于第二储存状态的前一个储存状态(以下称为第一储存状态)的验证电压，并且第一检测偏压大于第二检测偏压。特别是，在一范例实施例中，第二检测偏压会被设定为大于第二储存状态的前一个储存状态(以下称为第一储存状态)的验证电压和增量阶跃脉冲程序调整值的总和，由此可更利于计算错误位数。
图15是根据本发明一范例实施例绘示施予检测偏压的示意图。
请参照图15，以MLC NAND型闪存为例，存储单元储存状态区分为储存状态“11”、储存状态“10”、储存状态“00”与储存状态“01”。例如，在将数据写入至物理页面后，存储器控制器104(或存储器管理电路202)会施予第一检测偏压DB1至此物理页面来读取数据并且计算应为储存状态“10”但被识别为储存状态“00”的存储单元的错误位数(即，第一错误位数)。之后，存储器控制器104(或存储器管理电路202)会施予第二检测偏压DB2至此物理页面来读取数据并且计算应为储存状态“10”但被识别为储存状态“00”的存储单元的错误位数(即，第二错误位数)。然后，存储器控制器104(或存储器管理电路202)会计算在此物理页面中第一错误位数和第二错误位数之间的差作为此物理页面的磨损程度值。特别是，当此物理页面被多次使用而磨损(如图15的虚线所示)时，其存储单元的错误位数会增加，因此，第一错误位数和第二错误位数之间的差会随之增加，由此可识别物理页面的磨损程度值。也就是说，在本范例实施中，在编程后，存储器控制器104(或存储器管理电路202)会比对原始写入数据与读出数据来取得错误位数。必须了解的是，上述计算方式仅为计算磨损程度值的一个范例，本发明不限于此。在另一范例实施例中，亦可使用一公式来计算，例如，以第二错误位数除以第一错误位数作为上述磨损程度值；或者以第二错误位数除以第一错误位数后再取对数(log)作为上述磨损程度值；或者以第二错误位数除以第一错误位数后再取自然对数(ln)作为上述磨损程度值。此外，必须了解的是，在此，是以储存状态“10”与储存状态“00”分别地作为用以检测物理页面的磨损程度值的第一储存状态与第二储存状态。然而，本发明不限于此，例如，在本发明另一范例实施例中，第一储存状态与第二储存状态亦可分别为储存状态“11”与储存状态“10”。或者，第一储存状态与第二储存状态亦可分别为储存状态“00”与储存状态“01”。
值得一提的是，在本范例实施例中，如上所述，在编程可复写式非易失性存储器模块106的物理页面后，存储器控制器104(或存储器管理电路202)会施予检测偏压至所写入的物理页面，由此计算此物理页面的磨损程度值。然而，在另一范例实施例中，存储器控制器104(或存储器管理电路202)亦可在编程一个ECC帧(frame)后就根据上述方式来计算存储单元的磨损程度值。
在本范例实施例，存储器控制器104(或存储器管理电路202)会记录物理页面的磨损程度值。例如，存储器控制器104(或存储器管理电路202)会将每个物理页面的磨损程度值储存至可复写式非易失性存储器模块106的物理区块(例如，属于用以储存系统数据的系统物理区块)中。特别是，在本范例实施例中，存储器控制器104(或存储器管理电路202)会根据物理页面的磨损程度值来执行平均磨损(wear-leveling)运作。
图16是根据本发明第一范例实施例所绘示的存储器管理方法的流程图。
请参照图16，在步骤S1601中，存储器控制器104(或存储器管理电路202)会读取对应可复写式非易失性存储器模块106的先前磨损程度值。例如，当存储器储存装置100被执行开卡程序时，存储器控制器104(或存储器管理电路202)会将此先前磨损程度值设定为0。
在步骤S1603中，存储器控制器104(或存储器管理电路202)会加总物理页面的磨损程度值，以作为对应可复写式非易失性存储器模块106的目前磨损程度值。
在步骤S1605中，存储器控制器104(或存储器管理电路202)会依据每一物理页面的磨损程度值来计算每一物理区块的磨损程度值。例如，存储器控制器104(或存储器管理电路202)会计算一个物理区块内所有物理页面的平均磨损程度值来作为此物理区块的磨损程度值。
在步骤S1607中，存储器控制器104(或存储器管理电路202)会判断对应可复写式非易失性存储器模块106的目前磨损程度值与对应可复写式非易失性存储器模块106的先前磨损程度值之间的差值是否大于磨损门坎值。例如，此磨损门坎值被设定为1000，但本发明不以此为限。
倘若对应可复写式非易失性存储器模块106的目前磨损程度值与对应可复写式非易失性存储器模块106的先前磨损程度值之间的差值大于此磨损门坎值时，在步骤S1609中，存储器控制器104(或存储器管理电路202)会从可复写式非易失性存储器模块106中已写入数据的物理区块之中选择具有最小磨损程度值的物理区块(以下称为第一物理区块)，从可复写式非易失性存储器模块106中未写入数据的物理区块之中选择具有最大磨损程度值的物理区块(以下称为第二物理区块)，将储存在第一物理区块中的数据搬移至第二物理区块，并且将原先映射至第一物理区块的物理页面的逻辑地址重新映射至第二物理区块的物理页面。
然后，在步骤S1611中，存储器控制器104(或存储器管理电路202)会以对应可复写式非易失性存储器模块106的目前磨损程度值来修改对应可复写式非易失性存储器模块106的先前磨损程度值(即，将先前磨损程度值设定成目前磨损程度值)。
倘若对应可复写式非易失性存储器模块106的目前磨损程度值与对应可复写式非易失性存储器模块106的先前磨损程度值之间的差值非大于该磨损门坎值时，则图16所示的流程会被中止。
[第二范例实施例]
第二范例实施例的存储器储存装置的结构与第一范例实施例的存储器储存装置是类似，其不同之处在于第二范例实施例的存储器控制器(或存储器管理电路)会根据物理页面的磨损程度值来调整编程时所使用的初始写入偏压。以下将使用第一范例实施例的元件标号来说明第二范例实施例的差异之处。
在本范例实施例中，存储器控制器104(或存储器管理电路202)会根据每个物理页面的磨损程度来调整编程时所使用的初始写入偏压，用以调整电荷捕捉层所含的电子量，以避免过度写入而产生错误位。具体来说，存储器控制器104(或存储器管理电路202)会随着物理页面的磨损程度值增加，而降低对应此物理页面的初始写入偏压。
例如，当欲对一个物理页面进行编程时，存储器控制器104(或存储器管理电路202)会判断此物理页面的磨损程度值是否小于第一门坎值。倘若此物理页面的磨损程度值是否小于此第一门坎值时，存储器控制器104(或存储器管理电路202)会使用第一写入偏压作为初始写入偏压。倘若此物理页面的磨损程度值非小于第一门坎值时，存储器控制器104(或存储器管理电路202)会判断此物理页面的磨损程度值是否小于第二门坎值。并且，倘若此物理页面的磨损程度值小于第二门坎值时，存储器控制器104(或存储器管理电路202)会使用第二写入偏压作为初始写入偏压。倘若此物理页面的磨损程度值非小于第二门坎值时，存储器控制器104(或存储器管理电路202)会使用第三写入偏压作为初始写入偏压。在此，第二门坎值是大于第一门坎值，第一写入偏压大于第二写入偏压且第二写入偏压大于第三写入偏压。例如，第一门坎值为500；第二门坎值为1000；第一写入偏压为16V；第二写入偏压为14V，并且第三写入偏压为12V。也就是说，如表1所示，在本范例实施例中，存储器控制器104(或存储器管理电路202)使用脉冲写入/验证临界电压方法来编程物理页面时，所使用的写入偏压(即，初始写入偏压(Vpro_0)、第一重复写入偏压(Vpro_1)、第二重复写入偏压(Vpro_2)…)会根据物理页面的磨损程度值(WD)而有所不同。
| 物理页面 | Vpro_0 | Vpro_1 | Vpro_2 | … |
| WD<500 | 16V | 16.6V | 17.2V | … |
| 500<＝WD<1000 | 14V | 14.6V | 15.2V | … |
| 1000<＝WD | 12V | 12.3V | 13.2V | … |
表1
必须了解的是，尽管在上述范例中，是以两个门坎值(第一门坎值与第二门坎值)来区分物理页面的磨损程度并且以第一写入偏压、第二写入偏压与第三写入偏压来设定对应不同磨损程度的物理页面的初始写入偏压，但本发明不限于此。在本发明范例另一范例实施例中，物理页面的磨损程度可被分为更多个等级，并且每个物理页面的写入偏压可根据下述公式来计算：
Vpgm(i,n)＝IVpgm-i×A+(n)×C
其中i表示物理页面的磨损程度，n为重复写入次数，IVpgm预设初始写入偏压，A预设补偿值且C为增量阶跃脉冲程序调整值。在此，Vpgm(0,0)表示在物理页面的磨损为最小程度(例如，WD<500)时的初始写入偏压，Vpgm(0,1)表示在物理页面的磨损为最小程度(例如，WD<500)时的第一重复写入偏压，以此类推。在另一范例实施例中，预设补偿值可因磨损程度的不同而进行相对应的改变，其中，此改变可是线性或非线性的增加或减少。
图17是根据本发明第二范例实施例所绘示的存储器管理方法的流程图。
请参照图17，在步骤S1701中，物理页面的磨损程度值会被记录。
在步骤S1703中，对应物理页面的初始写入偏压会根据物理页面的磨损程度值被调整。
在步骤S1705中，对应物理页面的初始写入偏压与写入偏压脉冲时间会被用来开始编程存储单元，以将数据写入至物理页面中。
[第三范例实施例]
第三范例实施例的存储器储存装置的结构与第一范例实施例的存储器储存装置是类似，其不同之处在于第三范例实施例的存储器控制器(或存储器管理电路)会根据物理页面的磨损程度值来调整编程时所使用的写入偏压脉冲时间。以下将使用第一范例实施例的元件标号来说明第三范例实施例的差异之处。
一般来说，存储器控制器104(或存储器管理电路202)会将一预设时间(例如，16微秒)作为可复写式非易失性存储器模块106的物理页面的写入偏压脉冲时间。并且，在进行物理页面的编程时，存储器控制器104(或存储器管理电路202)会使用此写入偏压脉冲时间来配合初始写入偏压将电子注入至存储单元中。在本范例实施例中，存储器控制器104(或存储器管理电路202)会随着物理页面的磨损程度值增加，而减少对应此物理页面的写入偏压脉冲时间。
图18-20是根据第三范例实施例所绘示的编程存储单元的示意图。
请参照图18-19，例如，当欲对一个存储单元进行编程时，存储器控制器104(或存储器管理电路202)会判断此存储单元所属物理页面的磨损程度值是否小于第一门坎值。倘若此存储单元所属物理页面的磨损程度值是否小于此第一门坎值时，存储器控制器104(或存储器管理电路202)会使用第一时间作为写入偏压脉冲时间(如图18所示)。倘若此存储单元所属物理页面的磨损程度值非小于第一门坎值时，存储器控制器104(或存储器管理电路202)会判断此存储单元所属物理页面的磨损程度值小于第二门坎值。并且，倘若此存储单元所属物理页面的磨损程度值小于第二门坎值时，存储器控制器104(或存储器管理电路202)会使用第二时间作为写入偏压脉冲时间(如图19所示)。倘若此存储单元所属物理页面的磨损程度值非小于第二门坎值时，存储器控制器104(或存储器管理电路202)会使用第三时间作为写入偏压脉冲时间(如图20所示)。例如，第一时间为18微秒，第二时间为14.4微秒且第三时间为11.7微秒。也就是说，如表1所示，在本范例实施例中，存储器控制器104(或存储器管理电路202)使用脉冲写入/验证临界电压方法来编程存储单元时，所使用的写入偏压脉冲时间会根据物理页面的磨损程度值(WD)而有所不同。
| 物理页面 | 写入偏压脉冲时间 |
| WD<500 | 18微秒 |
| 500<＝WD<1000 | 14.4微秒 |
| 1000<＝WD | 11.7微秒 |
表2
图21是根据本发明第三范例实施例所绘示的存储器管理方法的流程图。
请参照图21，在步骤S2101中，物理页面的磨损程度值会被记录。
在步骤S2103中，对应物理页面的写入偏压脉冲时间会根据物理页面的磨损程度值被调整。
在步骤S2105中，对应物理页面的初始写入偏压与写入偏压脉冲时间会被用来开始编程存储单元，以将数据写入至物理页面中。
[第四范例实施例]
第四范例实施例的存储器储存装置的结构与第一范例实施例的存储器储存装置是类似，其不同之处在于第四范例实施例的存储器控制器(或存储器管理电路)会根据物理页面的磨损程度值来调整编程时所使用的初始写入偏压与写入偏压脉冲时间。以下将使用第一范例实施例的元件标号来说明第四范例实施例的差异之处。
在本范例实施例中，存储器控制器(或存储器管理电路)亦可根据每个物理页面的磨损程度来同时调整编程时所使用的初始写入偏压与写入偏压脉冲时间，以减少注入存储单元的电子量，由此避免过度写入而产生错误位。
例如，当物理页面的磨损程度值非小于第一门坎值且小于第二门坎值时，初始写入偏压调整为原始初始写入偏压的90％并且写入偏压脉冲时间会被调整为原写入偏压脉冲时间的90％；当物理页面的磨损程度值非小于第二门坎值且小于第三门坎值时，初始写入偏压调整为原始初始写入偏压的85％并且写入偏压脉冲时间会被调整为原写入偏压脉冲时间的80％；以及当存储单元的磨损程度值非小于第三门坎值时，初始写入偏压调整为原始初始写入偏压的80％并且写入偏压脉冲时间会被调整为原写入偏压脉冲时间的70％。
图22是根据本发明第四范例实施例所绘示的存储器管理方法的流程图。
请参照图22，在步骤S2201中，物理页面的磨损程度值会被记录。
在步骤S2203中，对应物理页面的初始写入偏压与写入偏压脉冲时间会根据物理页面的磨损程度值被调整。
在步骤S2205中，对应物理页面的初始写入偏压与写入偏压脉冲时间会被用来开始编程存储单元，以将数据写入至物理页面中。
[第五范例实施例]
第五范例实施例的存储器储存装置的结构与第一范例实施例的存储器储存装置是类似，其不同之处在于第二范例实施例的存储器控制器(或存储器管理电路)会根据物理页面的磨损程度值来调整编程时所使用的验证偏压。
在本范例实施例中，存储器控制器104(或存储器管理电路202)会根据每个物理页面的磨损程度来调整编程时所使用的验证偏压。具体来说，存储器控制器104(或存储器管理电路202)会随着物理页面的磨损程度值增加，而增加对应此物理页面的验证偏压。
例如，当欲对一个物理页面进行编程时，存储器控制器104(或存储器管理电路202)会判断此物理页面的磨损程度值是否小于一门坎值。倘若此物理页面的磨损程度值是否小于此门坎值时，存储器控制器104(或存储器管理电路202)会使用预设的验证偏压来验证所编程的存储单元。并且，倘若此物理页面的磨损程度值非小于此门坎值时，存储器控制器104(或存储器管理电路202)会将预设的验证偏压加上验证偏压调整值来作为新的验证偏压。
图23是根据本发明第五范例实施例所绘示的存储器管理方法的流程图。
请参照图23，在步骤S2301中，物理页面的磨损程度值会被记录。
在步骤S2303中，对应物理页面的验证偏压会根据物理页面的磨损程度值被调整。
在步骤S2305中，对应物理页面的验证偏压会被用于在编程存储单元过程中验证存储单元的储存状态，由此正确地将数据写入至物理页面中。
综上所述，本发明范例实施例的存储器管理方法、存储器控制器与存储器储存装置是以两个检测偏压来检测物理页面的错误位增量，由此决定物理页面的磨损程度值。此外，本发明范例实施例的存储器管理方法、存储器控制器与存储器储存装置会根据物理页面的磨损程度值来操作可复写式非易失性存储器模块，由此可有效地防止数据遗失的发生。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (21)
1.一种存储器管理方法，用于一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个存储单元，该多个存储单元组成多个物理页面，该多个物理页面构成多个物理区块，每一该多个存储单元包括多个储存状态，该多个储存状态至少包括一第一储存状态与一第二储存状态，该存储器管理方法包括：
记录每一该多个物理页面的一磨损程度值；以及
根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块，
其中记录每一该多个物理页面的磨损程度值的步骤包括：
编程该些物理页面之中的一第一物理页面，以写入一数据至该第一物理页面；
施予一第一检测偏压至该第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第一检测偏压所读取的数据中的一第一错误位数；
施予一第二检测偏压至该第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第二检测偏压所读取的数据中的一第二错误位数；以及
依据该第一错误位数与该第二错误位数产生对应该第一物理页面的磨损程度值，
其中该第一检测偏压大于该第二检测偏压，该第一检测偏压小于对应该第二储存状态的一验证偏压，并且该第二检测偏压大于该第一储存状态的一验证偏压。
2.根据权利要求1所述的存储器管理方法，还包括：
根据该多个物理页面的磨损程度值计算每一该多个物理区块的磨损程度值。
3.根据权利要求2所述的存储器管理方法，其中上述根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的步骤包括：
加总该多个物理页面的磨损程度值，以获得对应该可复写式非易失性存储器模块的一目前磨损程度值；
判断该可复写式非易失性存储器模块的目前磨损程度值与该可复写式非易失性存储器模块的一先前磨损程度值之间的差值是否大于一磨损门坎值；以及
倘若该可复写式非易失性存储器模块的目前磨损程度值与该可复写式非易失性存储器模块的先前磨损程度值之间的差值大于该磨损门坎值时，从该多个物理区块之中选择一第一物理区块，从该多个物理区块之中选择一第二物理区块，将储存在该第一物理区块中的数据搬移至该第二物理区块，并且将原先映射至该第一物理区块的该多个物理页面的逻辑地址重新映射至该第二物理区块的该多个物理页面，
其中该第一物理区块为该多个物理区块之中已储存数据的物理区块之中具有最小磨损程度值的物理区块并且该第二物理区块为该多个物理区块之中未储存数据的物理区块之中具有最大磨损程度值的物理区块。
4.根据权利要求1所述的存储器管理方法，其中上述根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的步骤包括：
根据该第一物理页面的磨损程度值，调整对应该第一物理页面的一初始写入偏压与一写入偏压脉冲时间的至少其中之一；以及
使用对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间编程属于该第一物理页面的存储单元，以将数据写入至该第一物理页面。
5.根据权利要求4所述的存储器管理方法，其中上述根据该第一物理页面的磨损程度值调整对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间的至少其中之一的步骤包括：
随着该第一物理页面的磨损程度值增加，降低对应该第一物理页面的所述初始写入偏压。
6.根据权利要求4所述的存储器管理方法，其中上述根据该第一物理页面的磨损程度值调整对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间的至少其中之一的步骤包括：
随着该第一物理页面的磨损程度值增加，减少对应该第一物理页面的所述写入偏压脉冲时间。
7.根据权利要求1所述的存储器管理方法，其中上述根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的步骤包括：
随着该第一物理页面的磨损程度值增加，增加对应属于该第一物理页面的存储单元的该多个储存状态的验证偏压。
8.一种存储器控制器，用于控制一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个存储单元，该多个存储单元组成多个物理页面，该多个物理页面构成多个物理区块，每一该多个存储单元包括多个储存状态，该多个储存状态至少包括一第一储存状态与一第二储存状态，该存储器控制器包括：
一主机接口，用以电性连接至一主机系统；
一存储器接口，用以电性连接至所述可复写式非易失性存储器模块；以及
一存储器管理电路，电性连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以记录每一该多个物理页面的一磨损程度值，并且根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块，
其中在记录每一该多个物理页面的磨损程度值的运作中，所述存储器管理电路编程该多个物理页面之中的一第一物理页面以写入一数据至该第一物理页面，施予一第一检测偏压至该第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第一检测偏压所读取的数据中的一第一错误位数，施予一第二检测偏压至该第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第二检测偏压所读取的数据中的一第二错误位数，并且依据该第一错误位数与该第二错误位数产生对应该第一物理页面的磨损程度值，
其中该第一检测偏压大于该第二检测偏压，该第一检测偏压小于对应该第二储存状态的一验证偏压，并且该第二检测偏压大于该第一储存状态的一验证偏压。
9.根据权利要求8所述的存储器控制器，其中所述存储器管理电路还用以根据该多个物理页面的磨损程度值计算每一该多个物理区块的磨损程度值。
10.根据权利要求9所述的存储器控制器，其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器管理电路会加总该多个物理页面的磨损程度值，以获得对应该可复写式非易失性存储器模块的一目前磨损程度值，
其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器管理电路会判断该可复写式非易失性存储器模块的目前磨损程度值与该可复写式非易失性存储器模块的一先前磨损程度值之间的差值是否大于一磨损门坎值，
其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，倘若该可复写式非易失性存储器模块的目前磨损程度值与该可复写式非易失性存储器模块的先前磨损程度值之间的差值大于该磨损门坎值时，所述存储器管理电路会从该多个物理区块之中选择一第一物理区块，从该多个物理区块之中选择一第二物理区块，将储存在该第一物理区块中的数据搬移至该第二物理区块，并且将原先映射至该第一物理区块的该些物理页面的逻辑地址重新映射至该第二物理区块的该些物理页面，
其中该第一物理区块为该些物理区块之中已储存数据的物理区块之中具有最小磨损程度值的物理区块并且该第二物理区块为该些物理区块之中未储存数据的物理区块之中具有最大磨损程度值的物理区块。
11.根据权利要求8所述的存储器控制器，其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器管理电路会根据该第一物理页面的磨损程度值调整对应该第一物理页面的一初始写入偏压与一写入偏压脉冲时间的至少其中之一，并且使用对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间编程属于该第一物理页面的存储单元，以将数据写入至该第一物理页面。
12.根据权利要求11所述的存储器控制器，其中在上述根据该第一物理页面的磨损程度值调整对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间的至少其中之一的运作中，所述存储器管理电路会随着该第一物理页面的磨损程度值增加，降低对应该第一物理页面的所述初始写入偏压。
13.根据权利要求11所述的存储器控制器，其中在上述根据该第一物理页面的磨损程度值调整对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间的至少其中之一的运作中，所述存储器管理电路会随着该第一物理页面的磨损程度值增加，减少对应该第一物理页面的所述写入偏压脉冲时间。
14.根据权利要求8所述的存储器控制器，其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器管理电路会随着该第一物理页面的磨损程度值增加，增加对应属于该第一物理页面的存储单元的该多个储存状态的验证偏压。
15.一种存储器储存装置，包括：
一连接器，用以电性连接至一主机系统；
一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个存储单元，该多个存储单元组成多个物理页面，该多个物理页面构成多个物理区块，每一该多个存储单元包括多个储存状态，该多个储存状态至少包括一第一储存状态与一第二储存状态；以及
一存储器控制器，电性连接至所述连接器与所述可复写式非易失性存储器模块，
其中所述存储器控制器用以记录每一该多个物理页面的一磨损程度值，并且根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块，
其中在记录每一该多个物理页面的磨损程度值的运作中，所述存储器控制器编程该多个物理页面之中的一第一物理页面以写入一数据至该第一物理页面，施予一第一检测偏压至该第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第一检测偏压所读取的数据中的一第一错误位数，施予一第二检测偏压至该第一物理页面以从该第一物理页面中读取该数据并且计算在使用该第二检测偏压所读取的数据中的一第二错误位数，并且依据该第一错误位数与该第二错误位数产生对应该第一物理页面的磨损程度值，
其中该第一检测偏压大于该第二检测偏压，该第一检测偏压小于对应该第二储存状态的一验证偏压，并且该第二检测偏压大于该第一储存状态的一验证偏压。
16.根据权利要求15所述的存储器储存装置，其中所述存储器控制器还用以根据该多个物理页面的磨损程度值计算每一该多个物理区块的磨损程度值。
17.根据权利要求16所述的存储器储存装置，其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器控制器会加总该多个物理页面的磨损程度值，以获得对应该可复写式非易失性存储器模块的一目前磨损程度值，
其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器控制器会判断该可复写式非易失性存储器模块的目前磨损程度值与该可复写式非易失性存储器模块的一先前磨损程度值之间的差值是否大于一磨损门坎值，
其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，倘若该可复写式非易失性存储器模块的目前磨损程度值与该可复写式非易失性存储器模块的先前磨损程度值之间的差值大于该磨损门坎值时，所述存储器控制器会从该多个物理区块之中选择一第一物理区块，从该多个物理区块之中选择一第二物理区块，将储存在该第一物理区块中的数据搬移至该第二物理区块，并且将原先映射至该第一物理区块的该多个物理页面的逻辑地址重新映射至该第二物理区块的该多个物理页面，
其中该第一物理区块为该多个物理区块之中已储存数据的物理区块之中具有最小磨损程度值的物理区块并且该第二物理区块为该多个物理区块之中未储存数据的物理区块之中具有最大磨损程度值的物理区块。
18.根据权利要求15所述的存储器储存装置，其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器控制器会根据该第一物理页面的磨损程度值调整对应该第一物理页面的一初始写入偏压与一写入偏压脉冲时间的至少其中之一，并且使用对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间编程属于该第一物理页面的存储单元，以将数据写入至该第一物理页面。
19.根据权利要求18所述的存储器储存装置，其中在上述根据该第一物理页面的磨损程度值调整对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间的至少其中之一的运作中，所述存储器控制器会随着该第一物理页面的磨损程度值增加，降低对应该第一物理页面的所述初始写入偏压。
20.根据权利要求18所述的存储器储存装置，其中在上述根据该第一物理页面的磨损程度值调整对应该第一物理页面的所述初始写入偏压与所述写入偏压脉冲时间的至少其中之一的运作中，所述存储器控制器会随着该第一物理页面的磨损程度值增加，减少对应该第一物理页面的所述写入偏压脉冲时间。
21.根据权利要求15所述的存储器储存装置，其中在根据该多个物理页面的磨损程度值来操作该可复写式非易失性存储器模块的运作中，所述存储器控制器会随着该第一物理页面的磨损程度值增加，增加对应属于该第一物理页面的存储单元的该多个储存状态的验证偏压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210551905.9A CN103870399B (zh) | 2012-12-18 | 2012-12-18 | 存储器管理方法、存储器控制器与存储器储存装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210551905.9A CN103870399B (zh) | 2012-12-18 | 2012-12-18 | 存储器管理方法、存储器控制器与存储器储存装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103870399A CN103870399A (zh) | 2014-06-18 |
| CN103870399B true CN103870399B (zh) | 2017-03-01 |
Family
ID=50908951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210551905.9A Active CN103870399B (zh) | 2012-12-18 | 2012-12-18 | 存储器管理方法、存储器控制器与存储器储存装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103870399B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106611608B (zh) * | 2015-10-23 | 2019-01-15 | 群联电子股份有限公司 | 存储器控制电路单元、存储器储存装置与数据传输方法 |
| KR20170083386A (ko) * | 2016-01-08 | 2017-07-18 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| TWI599880B (zh) * | 2016-03-22 | 2017-09-21 | 威盛電子股份有限公司 | 非揮發性記憶體裝置及其操作方法 |
| TWI576699B (zh) * | 2016-03-31 | 2017-04-01 | 慧榮科技股份有限公司 | 紀錄資料區塊的使用時間的方法及其裝置 |
| KR102643916B1 (ko) * | 2016-10-18 | 2024-03-08 | 삼성전자주식회사 | 스토리지 장치, 메모리 시스템, 및 그것의 읽기 전압 결정 방법 |
| CN107391035B (zh) * | 2017-07-11 | 2019-05-10 | 华中科技大学 | 一种通过编程错误感知降低固态盘磨损的方法 |
| CN109669620B (zh) * | 2017-10-13 | 2021-11-30 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
| CN111143253A (zh) * | 2018-11-02 | 2020-05-12 | 群联电子股份有限公司 | 数据储存方法、存储器控制电路单元以及存储器储存装置 |
| US10936209B2 (en) * | 2019-06-06 | 2021-03-02 | Micron Technology, Inc. | Memory error indicator for high-reliability applications |
| US11056205B1 (en) * | 2020-06-22 | 2021-07-06 | Macronix International Co., Ltd. | Memory device and write method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101419834A (zh) * | 2007-10-22 | 2009-04-29 | 群联电子股份有限公司 | 平均磨损方法及使用此方法的控制器 |
| CN102237139A (zh) * | 2010-04-27 | 2011-11-09 | 群联电子股份有限公司 | 计算补偿电压与调整阀值电压方法及存储器装置与控制器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7523013B2 (en) * | 2006-05-15 | 2009-04-21 | Sandisk Corporation | Methods of end of life calculation for non-volatile memories |
| US8732389B2 (en) * | 2009-06-23 | 2014-05-20 | Seagate Technology Llc | Memory wear control |
-
2012
- 2012-12-18 CN CN201210551905.9A patent/CN103870399B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101419834A (zh) * | 2007-10-22 | 2009-04-29 | 群联电子股份有限公司 | 平均磨损方法及使用此方法的控制器 |
| CN102237139A (zh) * | 2010-04-27 | 2011-11-09 | 群联电子股份有限公司 | 计算补偿电压与调整阀值电压方法及存储器装置与控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103870399A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103870399B (zh) | 存储器管理方法、存储器控制器与存储器储存装置 | |
| CN101681300B (zh) | 存储器系统 | |
| US9263142B2 (en) | Programming a memory cell using a dual polarity charge pump | |
| TWI498898B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| US8923045B2 (en) | Multi-level cell (MLC) update with protected mode capability | |
| TWI498911B (zh) | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
| CN104282339B (zh) | 读取电压设定方法、控制电路与存储器储存装置 | |
| CN108766495B (zh) | 数据写入方法、存储器控制器与存储器存储装置 | |
| TWI515734B (zh) | 資料儲存方法、記憶體控制電路單元以及記憶體儲存裝置 | |
| TWI545572B (zh) | 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN105023609A (zh) | 数据写入方法、存储器控制电路单元与存储器储存装置 | |
| TWI479489B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
| TWI512462B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
| CN102693758B (zh) | 数据读取方法、存储器储存装置及其存储器控制器 | |
| CN104952486B (zh) | 数据储存方法、存储器控制电路单元以及存储器储存装置 | |
| CN105988880B (zh) | 存储器管理方法、存储器控制电路单元及存储器储存装置 | |
| TWI556248B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN104102598B (zh) | 数据读取方法、控制电路、存储器模块与存储器储存装置 | |
| CN106445404B (zh) | 存储器编程方法、存储器控制电路单元与存储器存储装置 | |
| US10403379B1 (en) | Erased block reverification method for solid state storage device | |
| CN105989887B (zh) | 抹除操作配置方法、存储器控制电路单元与存储器 | |
| CN104679441B (zh) | 时间估测方法、存储器存储装置、存储器控制电路单元 | |
| CN104167220B (zh) | 数据读取方法、控制电路、存储器模块与存储器存储装置 | |
| US20140050024A1 (en) | Data reading method, and circuit, rewritable non-volatile memory module and memory storage apparatus using the same | |
| CN104142801B (zh) | 数据写入方法、存储器控制器与存储器储存装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |