CN102237139A - 计算补偿电压与调整阀值电压方法及存储器装置与控制器 - Google Patents

Abstract

本发明提供一种计算补偿电压与调整阀值电压方法及存储器装置与控制器。在本发明中，写入数据至可复写式非易失性存储器，再读取可复写式非易失性存储器中的数据，通过比对方式而获得错误位元信息。依据错误位元信息，计算阀值电压的补偿电压，进而依据补偿电压调整阀值电压。

Description

计算补偿电压与调整阀值电压方法及存储器装置与控制器

技术领域

本发明涉及一种存储器系统，且特别涉及一种通过错误位元信息来计算补偿电压与调整阀值电压的方法及存储器装置与控制器。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对数字内容的储存需求也急速增加。由于快闪存储器(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合使用者随身携带作为数字档案传递与交换的储存媒体。固态硬盘(Solid State Drive，SSD)就是以快闪存储器作为储存媒体的一个例子，并且已广泛使用于电脑主机系统中作为主硬盘。

目前的快闪存储器主要分为两种，分别为反或快闪存储器(NORFlash)与反及快闪存储器(NAND Flash)。其中，反及快闪存储器存在着两种不同的储存模式，即多层记忆胞(Multi-Level Cell，MLC)及单层记忆胞(Single-Level Cell，SLC)。单层记忆胞在每个记忆胞中储存1个位元，而多层记忆胞则可在每个记忆胞中储存2个以上的位元。

一般而言，由位元线(Bit Line)与字元线(Word Line)串起的记忆胞阵列(memory cell array)，其在读取或写入数据到指定的记忆胞时，其余非指定的记忆胞则会受到干扰(disturb)，进而改变这些记忆胞写入的临界电压。另外，长期闲置、存储器漏电、或是多次使用(Eraseor Program)而造成磨耗(Wear)等情形，亦会使得记忆胞写入的临界电压改变。此时，将会造成写入数据在读出时发生错误。

发明内容

本发明提供一种计算补偿电压与调整阀值电压的方法及存储器装置与控制器，用以计算补偿电压来调整阀值电压，以降低数据读取的判断错误。

本发明提出一种调整阀值电压的方法，适用于可复写式非易失性存储器。此方法包括：写入数据至可复写式非易失性存储器中，并且自可复写式非易失性存储器中读取数据；比对所读取的数据与所写入的数据而获得错误位元信息；再依据错误位元信息计算阀值电压的补偿电压；并且，通过补偿电压来调整阀值电压。在此，上述数据对应至可复写式非易失性存储器的其中一种储存状态，而上述阀值是用来区分这些储存状态其中两者的电压范围。

本发明还提出一种计算补偿电压的方法，适用于可复写式非易失性存储器，此可复写式非易失性存储器具有多条字元线，且每一字元线具有多个页面，而可复写式非易失性存储器包括多个储存状态，这些储存状态至少包括第一储存状态以及第二储存状态，第一储存状态与第二储存状态两者的电压范围是由一阀值电压来区分。当其中一页面产生的错误位元数大于第一预设值时，自此页面找出多个错误位元位置。自这些错误位元位置读取出对应的位元数据。统计这些位元数据之中在写入时为第一储存状态而在读取时为第二储存状态的第一错误位元数。并且，统计这些位元数据之中在写入时为第二储存状态而在读取时为第一储存状态的第二错误位元数。之后，依据第一错误位元数与第二错误位元数计算补偿电压。

本发明提出一种可复写式非易失性存储器装置，其包括可复写式非易失性存储器、连接器以及存储器控制器。在此，连接器用以接收数据。而存储器控制器耦接至可复写式非易失性存储器与连接器，用以执行至少下列程序：写入数据至可复写式非易失性存储器中；从可复写式非易失性存储器中读取数据，并且比对所读取的数据与所写入的数据而获得错误位元信息；再依据错误位元信息，计算阀值电压的补偿电压，之后通过补偿电压来调整阀值电压。在此，上述所读取的数据对应至可复写式非易失性存储器的其中一种储存状态，而上述阀值是用来区分这些储存状态其中两者的电压范围。

本发明提出一种存储器控制器，用于管理可复写式非易失性存储器，其中可复写式非易失性存储器具有多个实体区块，这些实体区块分别具有数个页面，且对应于同一实体区块的页面可独立写入且同时抹除。此存储器控制器包括存储器管理电路、存储器接口以及主机接口。存储器接口耦接至存储器管理电路，并且用以耦接至可复写式非易失性存储器。主机接口耦接至存储器管理电路，其用以接收数据。在此，存储器管理电路用以执行至少下列程序：写入数据至可复写式非易失性存储器中；从可复写式非易失性存储器中读取数据，并且比对所读取的数据与所写入的数据获得错误位元信息；再依据错误位元信息，计算阀值电压的补偿电压，之后通过补偿电压来调整阀值电压。在此，上述所读取的数据对应至可复写式非易失性存储器的其中一种储存状态，而上述阀值是用来区分这些储存状态其中两者的电压范围。

基于上述，本发明适当地补偿阀值电压，可降低读取数据的错误，而达到可更正的错误范围内。据此，能够延长可复写式非易失性存储器装置的使用寿命。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A是根据本发明范例实施例所示的使用可复写式非易失性存储器装置的主机系统的方块图；

图1B是根据本发明范例实施例所示的电脑、输入/输出装置与可复写式非易失性存储器装置的示意图；

图1C是根据本发明另一范例实施例所示的主机系统与可复写式非易失性存储器装置的示意图；

图2A是根据本发明范例实施例所示的可复写式非易失性存储器装置的方块图；

图2B、图2C是根据本发明范例实施例所示的存储器控制器的方块图；

图2D是根据本发明范例实施例所示的存储器管理单元的方块图；

图3是根据本发明范例实施例所示的调整阀值电压的方法流程图；

图4是根据本发明范例实施例所示的计算补偿电压的方法流程图；

图5是根据本发明范例实施例所示的3位元记忆胞的储存状态的错误位元数的统计示意图。

主要附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存取存储器；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：打印机；

1212：随身碟；

1214：记忆卡；

1216：固态硬盘；

1310：数字相机；

1312：SD卡；

1314：MMC卡；

1316：CF卡；

1318：记忆棒；

1320：嵌入式储存装置；

100：可复写式非易失性存储器装置；

210：连接器；

220：存储器控制器；

230：可复写式非易失性存储器；

221：主机接口；

223：存储器管理电路；

225：存储器接口；

227：缓冲区；

231：微处理器单元；

233：存储器管理单元；

241：数据写入模块；

243：比对模块；

245：计算模块；

S305～S325：本发明范例实施例的调整阀值电压的方法各步骤；

S405～S470：本发明范例实施例的计算错误位元数的方法各步骤。

具体实施方式

一般而言，快闪存储器若长期闲置、存储器漏电、或是多次使用(Eraseor Program)而造成磨耗(Wear)等情形，会使得记忆胞写入的临界电压改变。此时，倘若仍使用原有的阀值电压，将会造成数据判断错误。据此，本发明提供一个存储器系统及其阀值电压调整方法与其存储器控制器，以调整阀值电压。

图1A是根据本发明范例实施例所示的使用可复写式非易失性存储器装置的主机系统的方块图。图1B是根据本发明范例实施例所示的电脑、输入/输出装置与可复写式非易失性存储器装置的示意图。图1C是根据本发明另一范例实施例所示的主机系统与可复写式非易失性存储器装置的示意图。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output，I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory，RAM)1104、系统总线1108以及数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可更包括其他装置。

在本发明实施例中可复写式非易失性存储器装置100是透过数据传输接口1110与主机系统1000的其他元件耦接。通过微处理器1102、随机存取存储器(Random Access Memory，RAM)1104与输入/输出装置1106的处理，使得主机系统1000可将数据写入至可复写式非易失性存储器装置100或从可复写式非易失性存储器装置100中读取数据。例如，可复写式非易失性存储器装置100可以是如图1B所示的随身碟1212、记忆卡1214或固态硬盘(SolidState Drive，SSD)1216。

一般而言，主机系统1000可实质地为可储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来进行说明，然而，在本发明另一范例实施例中主机系统1000可以是数字相机、摄影机、通信装置、音讯播放器或视讯播放器等系统。例如，在主机系统为数字相机(摄影机)1310时，可复写式非易失性存储器装置100则为其所使用的安全数字(securedigital，SD)卡1312、多媒体储存卡(Multi Media Card，MMC)1314、小型快闪(Compact Flash，CF)卡1316、记忆棒(Memory Stick，MS)1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接耦接于主机系统1000的基板上。

图2A是根据本发明范例实施例所示的可复写式非易失性存储器装置的方块图。请参照图2A，可复写式非易失性存储器装置100包括连接器210、存储器控制器220以及可复写式非易失性存储器230。存储器控制器220耦接至可复写式非易失性存储器230与连接器210。

在此，连接器210例如为SD连接器。然而，必须了解的是本发明不限于此，连接器210亦可以是序列先进附件(Serial Advanced TechnologyAttachment，SATA)连接器、通用序列总线(Universal Serial Bus，USB)连接器、电气和电子工程师协会(Institute of Electrical and ElectronicEngineers，IEEE)1394连接器、高速周边零件连接接口(PeripheralComponent Interconnect Express，PCI Express)连接器、MS连接器、MMC连接器、CF连接器、整合式驱动电子接口(Integrated Device Electronics，IDE)连接器或其他适合的数据传输的连接器。

可复写式非易失性存储器230例如为多层记忆胞(Multi Level Cell，MLC)NAND快闪存储器。然而，必须了解的是，本发明不限于此。在本发明另一范例实施例中，单层记忆胞(Single Level Cell，SLC)NAND快闪存储器亦可应用于本发明。

具体而言，可复写式非易失性存储器230具有多条字元线(word line)，且每一字元线具有多个页面。例如，在本发明范例实施例中，可复写式非易失性存储器230为MLC NAND快闪存储器，并且MLC NAND快闪存储器的实体区块的程式化可分为多阶段。例如，以2位元的记忆胞为例，实体区块的程式化可分为2阶段。第一阶段是下页面(lower page)的写入部分，其物理特性类似于SLC NAND快闪存储器，在完成第一阶段之后才会程式化上页面(upper page)，其中下页面的写入速度会快于上页面。因此，每一实体区块的页面可区分为慢速页面(即，上页面)与快速页面(即，下页面)。

一般而言，可复写式非易失性存储器230包括多个储存状态，而且可复写式非易失性存储器230中至少具有一个阀值电压来区分这些储存状态的电压范围。以可复写式非易失性存储器230为非易失性存储器晶片(NVM chips)而言，非易失性存储器晶片是由阵列式记忆胞(memory cell)和写入(Programming)、读取(read)电压控制电路组成。数据的写入即是利用控制高电压来改变记忆胞的临界电压，而数据的读取则是使用一个阀值电压来区分记忆胞的临界电压。在实际应用上，可复写式非易失性存储器230包括多个记忆胞阵列与多个电压控制电路。在这些电压控制电路中设定阀值电压可用以改变其读取控制闸(control gate)电压的值。

以单层记忆胞而言，记忆胞的临界电压有两个电压范围需要被区分，所以至少利用一个阀值电压来区分此两种储存状态。透过这两个电压范围来代表两种储存状态，即，储存状态“0”与储存状态“1”。倘若记忆胞的临界电压小于阀值电压，则记忆胞会导通，代表此记忆胞会储存数据“1”；反之，倘若记忆胞的临界电压未小于阀值电压，则记忆胞不导通，代表此记忆胞储存数据“0”。

另外，多层记忆胞使用多能阶(level)临界电压来代表多位元(bits)的数据。若可复写式非易失性存储器230的每个记忆胞中储存2个位元(4level)，其储存状态则包括“00”、“01”、“10”及“11”，且具有3个阀值电压。而若可复写式非易失性存储器230的每个记忆胞中储存3个位元(8level)，其储存状态则包括“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”，且具有至少7个阀值电压来区分这8个能阶所对应的储存状态。

存储器控制器220用以执行调整阀值电压的方法的各个程序。存储器控制器220会写入一数据至可复写式非易失性存储器230。自可复写式非易失性存储器230读取数据，并且藉以比对所读取的数据与所写入的数据而获得错误位元信息。存储器控制器220再依据错误位元信息，计算阀值电压的补偿电压，以通过补偿电压来调整阀值电压。在此，上述所读取的数据对应至可复写式非易失性存储器的其中一种储存状态，而上述阀值是用来区分这些储存状态其中两者的电压范围。

图2B、图2C是根据本发明范例实施例所示的存储器控制器的方块图。在图2B中，存储器控制器220包括主机接口221、存储器管理电路223以及存储器接口225。

在图2B中，主机接口221用以接收与识别主机系统1000所传送的指令。在本实施例中，主机接口221为SD接口。然而，必须了解的是本发明不限于此，主机接口221亦可以是SATA接口、USB接口、IEEE 1394接口、PCI Express接口、MS接口、MMC接口、CF接口、IDE接口或其他适合的数据传输接口。

存储器接口225是用以存取可复写式非易失性存储器230。也就是说，欲写入至可复写式非易失性存储器230的数据会经由存储器接口225转换为可复写式非易失性存储器230所能接受的格式。

存储器管理电路223用以执行根据本实施例的调整阀值电压的方法与计算补偿电压的方法。在本实施例中，存储器管理电路223中包括微处理器单元231与存储器管理单元233。其中，存储器管理单元233是以一韧体型式实作在存储器控制器220中。例如，将包括多个程式指令的存储器管理单元233烧录至一程式存储器(例如，只读存储器(Read Only Memory，ROM))中并且将此程式存储器嵌入在存储器控制器220中，当可复写式非易失性存储器装置100运作时，存储器管理电路223会透过微处理器单元231来执行存储器管理单元233的多个机器指令以完成根据本发明实施例的调整阀值电压的方法与计算补偿电压的方法。

举例而言，图2D是根据本发明范例实施例所示的存储器管理单元的方块图。请参照图2D，存储器管理单元233包括数据写入模块241、比对模块243以及计算模块245。数据写入模块241用以将数据写入至可复写式非易失性存储器230。比对模块243用以自可复写式非易失性存储器中读取数据，并且比对所读取的数据与数据写入模块241所写入的数据有无发生错误位元，进而获得错误位元信息。在此，错误位元信息包括错误位元数以及错误位元模式(例如，所读取的数据的储存状态由0变为1，或是由1变为0)。计算模块245则是依据错误位元信息，计算阀值电压的补偿电压，以通过补偿电压来调整阀值电压。

在本发明另一实施例中，存储器管理电路223的控制指令亦可以程式码型式储存于可复写式非易失性存储器230的特定区域(例如，快闪存储器中专用于存放系统数据的系统区)中。同样的，当可复写式非易失性存储器装置100运作时，存储器管理电路223的多个控制指令会利用微处理器单元231来执行。此外，在本发明另一实施例中，存储器管理电路223亦可以一硬体型式实现在存储器控制器220中。

另外，存储器控制器220中更包括一缓冲区227，如图2C所示，缓冲区227耦接至存储器管理电路223，用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器230的数据。

以下即搭配上述可复写式非易失性存储器装置100来详细说明调整阀值电压的方法的详细步骤。

图3是根据本发明范例实施例所示的调整阀值电压的方法的流程图。

请参照图3，在步骤S305中，存储器控制器220写入数据至可复写式非易失性存储器230。接着，在步骤S310中，存储器控制器220自可复写式非易失性存储器230读取数据。此数据是对应至可复写式非易失性存储器230的其中一种储存状态，而两个储存状态的电压范围是由一阀值电压来区分。

在本实施例中，当存储器控制器220侦测到可复写式非易失性存储器230发生不可校正错误时，存储器控制器220便会开始执行调整阀值电压的方法。例如，利用错误检查与校正码(Error Checking and Correcting code，ECCcode)执行错误校正程序来得到错误位元数。而存储器控制器220会在所发生的错误位元数超出一第一预设值时，判定可复写式非易失性存储器230发生不可校正错误。其中，在本实施例中存储器控制器220的错误校正(correct)能力为68位元，第一预设值可以是小于存储器控制器220的错误校正(correct)能力，例如60位元。另外，第一预设值亦可以等于错误校正能力，例如68位元。

在本实施例中，存储器控制器220会针对可复写式非易失性存储器230的储存状态来决定用来进行测试的数据，也就是将这些数据写入至可复写式非易失性存储器230再读取出来进行比对，藉以调整阀值电压。而在其他实施例中，亦可以写入一般的数据来调整阀值电压。也就是说，存储器控制器220在将数据写入至可复写式非易失性存储器230时，会将所写入的数据记录下来，之后自可复写式非易失性存储器230读取数据时，才能够比对所读取的数据与所写入的数据。

之后，在步骤S315中，存储器控制器220分别比对所读取的每一笔数据与其对应所写入的数据而获得错误位元信息。例如，可在存储器控制器220写入数据至可复写式非易失性存储器230时，先行记录下所写入的数据。之后，存储器控制器220便可将自可复写式非易失性存储器230所读取出的数据与其先前记录的数据进行比对，而获得错误位元信息。在此，错误位元信息包括错误位元数以及错误位元模式(例如，以记忆胞只能储存1位元而言，读取的数据的储存状态由0变为1，或是由1变为0)。

在计算出错误位元信息之后，如步骤S320所示，存储器控制器220再依据错误位元信息，计算阀值电压的补偿电压。在步骤S325中，存储器控制器220通过补偿电压来调整阀值电压。

上述写入的数据包括多笔位元数据。以电压范围相邻的第一储存状态与第二储存状态为例，存储器控制器220会统计这些位元数据在写入时为第一储存状态而在读取时为第二储存状态的第一错误位元数。并且，存储器控制器220会统计这些位元数据在写入时为第二储存状态而在读取时为第一储存状态的第二错误位元数。在此，第一储存状态的电压范围小于第二储存状态的电压范围，而存储器控制器220计算补偿电压是依据下列公式：

$x=g{\×\log }_2\left(\frac{\mathrm{error}2}{\mathrm{error}1}\right).$

其中，x代表补偿电压，g代表常数，error2代表第二错误位元数，errorl代表第一错误位元数。

而在计算出补偿电压x之后，则可将阀值电压加上补偿电压而获得调整后的阀值电压。

以每个记忆胞中储存2个位元的可复写式非易失性存储器230而言，当其中一页面产生的错误位元数大于第一预设值或是错误位元数超出存储器控制器220的错误校正能力时，存储器控制器220可先判断此页面为快速页面或慢速页面。当此页面为快速页面时，存储器控制器220会读取其中之一的快速页面的数据，并比对所读取的数据与原始数据，以找出错误位元位置。之后，再自错误位元位置读取对应的位元数据。存储器控制器220会依据所读取的位元数据判断错误位元模式。例如，写入的位元数据为第一储存状态而读取出的位元数据为第二储存状态，或是写入的位元数据为第二储存状态，而读取出的位元数据为第一储存状态(第一储存状态与第二储存状态的电压范围相邻)。据此，存储器控制器220会统计快速页面中位元数据为第一储存状态而误判为第二储存状态的第一错误位元数，以及统计位元数据为第二储存状态而误判至第一储存状态的第二错误位元数。另一方面，当此页面为慢速页面时，存储器控制器220自慢速页面的错误位元位置读取出慢速页面对应的位元数据。并且，存储器控制器220依据慢速页面的错误位元位置，读取快速页面对应的位元数据。藉此，存储器控制器220可依据上述位元数据，计算慢速页面的第一错误位元数与第二错误位元数。

在本实施例中，在计算出错误位元信息之后，为了使计算之后的数据具有较高的可信度，存储器控制器220更可先判断错误位元信息中的错误位元数是否大于一第二预设值，以在错误位元数大于第二预设值时再执行计算补偿值的步骤。

以下再举一例来详细说明，图4是根据本发明范例实施例所示的计算补偿电压的方法流程图。请参照图4，本实施例是以每个记忆胞中储存3个位元的可复写式非易失性存储器230为例，可复写式非易失性存储器230的页面包括快速页面、中速页面以及慢速页面。在3位元的记忆胞中，快速页面为写入速度最快的页面，中速页面为写入速度次快的页面，慢速页面则为写入速度最慢的页面。

在步骤S405中，存储器控制器220判断发生不可校正错误的页面为快速页面或中速页面或慢速页面。据此，存储器控制器220可以针对快速页面、中速页面以及慢速页面三者其中之一来进行阀值电压的调整。

在本实施例中，存储器控制器220会在发生不可校正错误(例如所发生的错误位元数超过第一预设值，而第一预设值等于或小于存储器控制器220的可校正能力)的字元线附近寻找一个空的字元线来进行测试。也就是说，存储器控制器220会写入数据至空的字元线，再自此字元线读取出数据，藉以比对写入的数据与读取的数据，进而获得错误位元信息。

在此，存储器控制器220一次是针对一字元线来写入数据。另外，亦可如先前所述，可以直接将之前写入的数据读出比对(之前写入的数据记录下来)，如此则不用寻找空的字元线来进行写入数据的动作。

为了方便说明，以下再举一错误位元数的统计示意图来搭配说明。图5是根据本发明范例实施例所示的3位元记忆胞的储存状态的错误位元数的统计示意图。请参照图5，在本实施例中，每一个储存状态包括最低有效位元(Least Significant Bit，LSB)、中间有效位元(Center Significant Bit，CSB)以及最高有效位元(Most Significant Bit，MSB)。其中，LSB对应写入至快速页面，CSB对应写入至中速页面，MSB对应写入至慢速页面。3位元记忆胞包括阀值电压Vgca、阀值电压Vgcb、阀值电压Vgcc、阀值电压Vgcd、阀值电压Vgce、阀值电压Vgcf、阀值电压Vgcg，藉以区分8种储存状态。

也就是说，若输入的电压大于阀值电压Vgca并且小于阀值电压Vgcb，则写入的值为储存状态“110”，若输入的电压小于阀值电压Vgca，则写入的值为储存状态“111”，据此，阀值电压Vgca是用以区分储存状态“110”与储存状态“111”，其余亦以此类推。

在图5中，以储存状态“100”(第一储存状态)及储存状态“101”(第二储存状态)为例，阀值电压Vgcc是用以区分其两者。其中，区块601代表储存状态“101”误判为储存状态“100”的错误位元数(第二错误位元数)，而区块603则代表储存状态“100”误判为储存状态“101”的错误位元数(第一错误位元数)。存储器控制器220通过上述公式来计算出阀值电压Vgcc的补偿电压x，再将补偿电压x加上阀值电压Vgcc来进行调整，使得区块601与区块603在调整之后能够趋近相等。

在此，存储器控制器220可以仅对字元线其中一个页面来进行阀值电压的调整。而每一个页面会分别具有其所对应的阀值电压。以3位元记忆胞而言，其每一个储存状态包括LSB、CSB以及MSB。其中，LSB对应写入至快速页面，CSB对应写入至中速页面，MSB对应写入至慢速页面。

返回图4，若存储器控制器220判定发生不可校正错误的页面为快速页面，执行步骤S410，存储器控制器220读取快速页面。接着，在步骤S415中，存储器控制器220会比对所读取的数据与所写入的数据，以找出快速页面的错误位元位置，而获得对应的位元数据。之后，在步骤S420中，存储器控制器220便依据上述位元数据(1位元)来统计快速页面的错误位元数。

以图5为例，当存储器控制器220判定快速页面发生不可校正错误时，存储器控制器220会去读取快速页面中所记录的数据中的LSB来与所写入的数据中的LSB进行比对，以判断写入数据的LSB在写入可复写式非易失性存储器230并且再读取出来时，其是由“0”变为“1”或由“1”变为“0”。据此，存储器控制器220便能够统计“0”变为“1”的错误位元数，以及由“1”变为“0”的错误位元数。

返回图4，若存储器控制器220判定发生不可校正错误的页面为中速页面，执行步骤S425，存储器控制器220读取中速页面。接着，在步骤S430中，存储器控制器220会比对所读取的数据与所写入的数据，以找出中速页面的错误位元位置，而获得中速页面的对应的位元数据。之后，在步骤S435中，存储器控制器220便可依据中速页面的错误位元位置，去读取快速页面中对应的位元数据。然后，在步骤S440中，存储器控制器220再依据上述所获得的位元数据(2位元)来统计中速页面的错误位元数。

以图5为例，当存储器控制器220判定中速页面发生不可校正错误时，存储器控制器220会去读取中速页面中所记录的数据的CSB来与所写入的数据的CSB进行比对，而找出错误位元位置。也就是找出写入的数据的CSB在写入至可复写式非易失性存储器230并且再读取出来时，其是由“0”变为“1”或由“1”变为“0”的位置。之后，存储器控制器220会再去读取中速页面发生错误的位置所对应的快速页面中所记录的位元数据，藉以统计中速页面发生错误的位元其储存状态的变化。例如，统计由储存状态“11”变为储存状态“10”的错误位元数，以及统计由储存状态“10”变为储存状态“11”的错误位元数。或者，统计由储存状态“00”变为储存状态“01”的错误位元数，以及统计由储存状态“01”变为储存状态“00”的错误位元数。

返回图4，若存储器控制器220判定发生不可校正错误的页面为慢速页面，执行步骤S445，存储器控制器220读取慢速页面。接着，在步骤S450中，存储器控制器220会比对所读取的数据与所写入的数据，以找出慢速页面的错误位元位置，而获得慢速页面的对应的位元数据。之后，在步骤S455中，存储器控制器220便可依据慢速页面的错误位元位置，去读取快速页面中对应的位元数据。并且，在步骤S460中，存储器控制器220依据慢速页面的错误位元位置，去读取中速页面中对应的位元数据。然后，在步骤S465中，存储器控制器220依据上述所获得的位元数据(3位元)来统计慢速页面的错误位元数。

以图5而言，当存储器控制器220判定慢速页面发生不可校正错误时，存储器控制器220会去读取慢速页面中所记录的数据的MSB来与写入的数据的MSB进行比对，而找出错误位元位置。之后，存储器控制器220会再去读取慢速页面的错误位元位置所对应的快速页面中所记录的位元数据，以及中速页面所记录的位元数据，藉以统计储存状态之间的状态变化。例如，统计由储存状态“111”变为储存状态“110”的错误位元数，以及统计由储存状态“110”变为储存状态“111”的错误位元数，以调整阀值电压Vgca。或者，统计由储存状态“100”变为储存状态“101”的错误位元数，以及统计由储存状态“101”变为储存状态“100”的错误位元数，以调整阀值电压Vgcc。或者，统计由储存状态“001”变为储存状态“000”的错误位元数，以及统计由储存状态“000”变为储存状态“001”的错误位元数，以调整阀值电压Vgce。或者，统计由储存状态“010”变为储存状态“011”的错误位元数，以及统计由储存状态“011”变为储存状态“010”的错误位元数，以调整阀值电压Vgcg。

返回图4，在统计出错误位元数之后(步骤S420、步骤S440以及步骤S465之后)，如步骤S470所示，存储器控制器220会依据错误位元数来计算补偿电压。另外，为了增加补偿电压的可信度，存储器控制器220在统计出错误位元数之后(步骤S420、步骤S440以及步骤S465之后)，可在错误位元数大于一第二预设值时，才执行步骤S470。例如，存储器控制器220可设定快速页面对应的第二预设值为20位元，中速页面对应的第二预设值为40位元，而慢速页面对应的第二预设值为60位元。然，在此并不以此为限。而存储器控制器220会判断统计后的错误位元数是否大于其对应的第二预设值，以在错误位元数大于第二预设值时，才开始执行计算补偿电压的步骤。

由于快速页面为最先写入的页面，因此，当快速页面发生不可校正错误时，存储器控制器220只要读取快速页面所记录的位元数据，即可藉以计算错误位元数。而中速页面为第二写入的页面，当中速页面发生不可校正错误时，存储器控制器220则要读取快速页面以及中速页面两者所记录的位元数据，以计算错误位元数。另外，慢速页面为最后写入的页面，当慢速页面发生不可校正错误时，存储器控制器220则要读取快速页面、中速页面以及慢速页面三者所记录的位元数据，以计算错误位元数。

藉此，可加速调整阀值电压的速度。以图5而言，若慢速页面发生错误(也就是说MSB有错)，原本需要调整全部的阀值电压(7个)，而通过上述方法，只要调整4个阀值电压(Vgca、Vgcc、Vgce、Vgcg)即可。若中速页面发生错误，则调整2个阀值电压(Vgcb、Vgcf)即可。若快速页面发生错误，只要调整1个阀值电压(Vgcd)即可。

通过上述实施例，可复写式非易失性存储器230的每一个页面可分别具有其所对应的一组阀值电压，因而存储器控制器220可分别针对每一页面来调整其所对应的阀值电压。据此，可缩小缓冲区尺寸，亦能加快计算错误位元数的速度。另外，可复写式非易失性存储器230的全部的字元线亦可以仅具有一组阀值电压，因而存储器控制器220可仅调整此一阀值电压。在此并不限制其范围。

综上所述，本发明通过统计相邻两个储存状态被误判的错误位元数，而计算出此两储存状态之间的阀值电压的补偿电压，据以适当地补偿阀值电压。据此，可降低读取数据的错误，而达到可更正的错误范围内。并且，更能够延长可复写式非易失性存储器装置的使用寿命。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (20)

1.一种调整阀值电压的方法，适用于可复写式非易失性存储器，该方法包括：

写入数据至该可复写式非易失性存储器中；

从该可复写式非易失性存储器中读取该数据，其中该数据至少对应至该可复写式非易失性存储器的多个储存状态的其中之一，其中所述储存状态的电压范围是由至少一阀值电压来区分；

比对所读取的数据与所写入的数据获得错误位元信息；

依据该错误位元信息计算该阀值电压的补偿电压；以及

通过该补偿电压来调整该阀值电压。

2.根据权利要求1所述的调整阀值电压的方法，其中该可复写式非易失性存储器具有多条字元线，且每一所述所述字元线具有多个页面，

其中该方法更包括在写入该数据至该可复写式非易失性存储器中的步骤之前判断该可复写式非易失性存储器的所述字元线其中之一所发生的错误位元数是否大于第一预设值，并且

其中写入该数据至该可复写式非易失性存储器中的步骤是在当该可复写式非易失性存储器的所述字元线其中之一所发生的错误位元数大于该第一预设值时被执行。

3.根据权利要求1所述的调整阀值电压的方法，其中所述储存状态包括第一储存状态与第二储存状态，该第一储存状态与该第二储存状态的电压范围相邻，且该第一储存状态的电压范围以及该第二储存状态的电压范围是由该阀值电压来区分，该数据包括多笔位元数据，该错误位元信息包括所述位元数据的错误位元数，

其中比对所读取的数据与所写入的数据获得该错误位元信息的步骤包括：

统计所述位元数据之中在写入时为该第一储存状态而在读取时为该第二储存状态的第一错误位元数；以及

统计所述位元数据之中在写入时为该第二储存状态而在读取时为该第一储存状态的第二错误位元数。

4.根据权利要求3所述的调整阀值电压的方法，其中依据该错误位元信息计算该阀值电压的补偿电压的步骤包括：

依据该第一错误位元数与该第二错误位元数计算该阀值电压的补偿电压。

5.根据权利要求3所述的调整阀值电压的方法，其中该可复写式非易失性存储器至少包括快速页面以及慢速页面，写入该数据至该可复写式非易失性存储器的步骤包括：

判断该错误位元数大于第一预设值的页面为该快速页面或该慢速页面。

6.根据权利要求5所述的调整阀值电压的方法，其中在判断该错误位元数大于该第一预设值的页面为该快速页面或该慢速页面的步骤之后包括：

当判定该错误位元数大于该第一预设值的页面为该快速页面时，自该快速页面的错误位元位置读取出对应的位元数据，并且依据所述位元数据来统计该快速页面的该第一错误位元数与该第二错误位元数。

7.根据权利要求5所述的调整阀值电压的方法，其中在判断该错误位元数大于该第一预设值的页面为该快速页面或该慢速页面的步骤之后包括：

当判定该错误位元数大于该第一预设值的页面为该慢速页面时，自该慢速页面的错误位元位置读取出该慢速页面对应的位元数据；

依据该慢速页面的错误位元位置，读取该快速页面对应的位元数据；以及

依据该快速页面的位元数据与该慢速页面的位元数据，统计该慢速页面的该第一错误位元数与该第二错误位元数。

8.根据权利要求1所述的调整阀值电压的方法，其中在获得该错误位元信息的步骤之后，更包括：

判断该错误位元信息中的错误位元数是否大于第二预设值；以及

当该错误位元数大于该第二预设值时，执行计算该阀值电压的补偿电压的步骤。

9.一种计算补偿电压的方法，适用于可复写式非易失性存储器，该可复写式非易失性存储器具有多条字元线，且每一所述字元线具有多个页面，其中该可复写式非易失性存储器包括多个储存状态，而所述储存状态至少包括第一储存状态以及第二储存状态，该第一储存状态与该第二储存状态两者的电压范围是由阀值电压来区分，该方法包括：

当所述页面其中之一产生的错误位元数大于第一预设值时，自该错误位元数大于该第一预设值的页面找出多个错误位元位置；

自所述错误位元位置读取出对应的多个位元数据；

统计所述位元数据之中在写入时为该第一储存状态而在读取时为该第二储存状态的第一错误位元数；

统计所述位元数据之中在写入时为该第二储存状态而在读取时为该第一储存状态的第二错误位元数；以及

依据该第一错误位元数与该第二错误位元数计算补偿电压。

10.根据权利要求9所述的计算补偿电压的方法，其中所述页面包括快速页面以及慢速页面，当所述页面其中之一产生的该错误位元数大于该第一预设值时更包括：

判断该错误位元数大于该第一预设值的页面为该快速页面或该慢速页面。

11.根据权利要求10所述的计算补偿电压的方法，其中在判断该错误位元数大于该第一预设值的页面为该快速页面或该慢速页面的步骤之后包括：

当判定该错误位元数大于该第一预设值的页面为该快速页面时，自该快速页面的所述错误位元位置读取出对应的位元数据，并且依据所述位元数据来统计该快速页面的该第一错误位元数与该第二错误位元数。

12.根据权利要求10所述的计算补偿电压的方法，其中在判断该错误位元数大于该第一预设值的页面为该快速页面或该慢速页面的步骤之后包括：

当判定该错误位元数大于该第一预设值的页面为该慢速页面时，自该慢速页面的所述错误位元位置读取出对应的位元数据；

依据该慢速页面的错误位元位置，读取该快速页面对应的位元数据；以及

依据该慢速页面的位元数据与该快速页面的位元数据来统计该慢速页面的该第一错误位元数与该第二错误位元数。

13.根据权利要求9所述的计算补偿电压的方法，其中该第一储存状态的电压范围小于该第二储存状态的电压范围，而计算该补偿电压是依据下列公式：

$x=g\×{\log }_2\left(\frac{\mathrm{error}2}{\mathrm{error}1}\right);$

其中，x代表该补偿电压，g代表常数，error2代表该第二错误位元数，error1代表该第一错误位元数。

14.一种可复写式非易失性存储器装置，包括：

可复写式非易失性存储器；

连接器，用以接收数据；以及

存储器控制器，耦接至该可复写式非易失性存储器与该连接器，用以执行至少下列程序：

写入该数据至该可复写式非易失性存储器中；

从该可复写式非易失性存储器中读取该数据，其中该数据至少对应至该可复写式非易失性存储器的多个储存状态的其中之一，而所述储存状态的电压范围是由至少一阀值电压来区分；

比对所读取的数据与所写入的数据获得错误位元信息；

依据该错误位元信息计算该阀值电压的补偿电压；以及

通过该补偿电压来调整该阀值电压。

15.一种存储器控制器，用于管理可复写式非易失性存储器，其中该可复写式非易失性存储器具有多个实体区块，所述实体区块分别具有数个页面，且对应于同一实体区块的所述页面可独立写入且同时抹除，该存储器控制器包括：

存储器管理电路；

存储器接口，耦接至该存储器管理电路，并且用以耦接至该可复写式非易失性存储器；以及

主机接口，耦接至该存储器管理电路，用以接收数据；

其中，该存储器管理电路用以执行至少下列程序：

写入该数据至该可复写式非易失性存储器中；

从该可复写式非易失性存储器中读取该数据，其中该数据至少对应至该可复写式非易失性存储器的多个储存状态的其中之一，而所述储存状态的电压范围是由至少一阀值电压来区分；

比对所读取的数据与所写入的数据获得错误位元信息；

依据该错误位元信息计算该阀值电压的补偿电压；以及

通过该补偿电压来调整该阀值电压。

16.根据权利要求15所述的存储器控制器，该存储器管理电路更包括执行下列程序：

判断该可复写式非易失性存储器的所述页面其中之一所发生的错误位元数是否大于第一预设值；以及

当该可复写式非易失性存储器的所述页面其中之一所发生的错误位元数大于该第一预设值时，写入该数据至该可复写式非易失性存储器中。

17.根据权利要求16所述的存储器控制器，其中所述储存状态包括第一储存状态与第二储存状态，该第一储存状态与该第二储存状态的电压范围相邻，且该第一储存状态以及该第二储存状态两者的电压范围是由该阀值电压来区分，该数据包括多笔位元数据，该错误位元信息包括所述位元数据的错误位元数，而该存储器管理电路更包括执行下列程序：

统计所述位元数据之中在写入时为该第一储存状态而在读取时为该第二储存状态的第一错误位元数；

统计所述位元数据之中在写入时为该第二储存状态而在读取时为该第一储存状态的第二错误位元数；以及

依据该第一错误位元数与该第二错误位元数计算该阀值电压的补偿电压。

18.根据权利要求17所述的存储器控制器，其中所述页面至少包括快速页面以及慢速页面，其中该存储器管理电路更包括执行下列程序：

判断该错误位元数大于该第一预设值的页面为该快速页面或该慢速页面。

19.根据权利要求18所述的存储器控制器，其中该存储器管理电路更包括执行下列程序：

当判定该错误位元数大于该第一预设值的页面为该快速页面时，自该快速页面的错误位元位置读取出对应的位元数据；以及

在该快速页面中，依据所读取的位元数据来计算该快速页面的该第一错误位元数与该第二错误位元数。

20.根据权利要求18所述的存储器控制器，其中该存储器管理电路更包括执行下列程序：

当判定该错误位元数大于该第一预设值的页面为该慢速页面时，自该慢速页面的错误位元位置读取出该慢速页面对应的位元数据；以及

依据该慢速页面的错误位元位置，读取该快速页面对应的位元数据；以及

依据该慢速页面的位元数据与该快速页面的位元数据，计算该慢速页面的该第一错误位元数与该第二错误位元数。

Images