TWI447733B - 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器 - Google Patents

計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器 Download PDF

Info

Publication number
TWI447733B
TWI447733B TW099111612A TW99111612A TWI447733B TW I447733 B TWI447733 B TW I447733B TW 099111612 A TW099111612 A TW 099111612A TW 99111612 A TW99111612 A TW 99111612A TW I447733 B TWI447733 B TW I447733B
Authority
TW
Taiwan
Prior art keywords
page
error
data
bit
storage state
Prior art date
Application number
TW099111612A
Other languages
English (en)
Other versions
TW201135736A (en
Inventor
Chien Fu Tseng
Kuo Hsin Lai
Li Chun Liang
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW099111612A priority Critical patent/TWI447733B/zh
Priority to US12/788,649 priority patent/US8386860B2/en
Priority to US13/108,004 priority patent/US8510637B2/en
Publication of TW201135736A publication Critical patent/TW201135736A/zh
Application granted granted Critical
Publication of TWI447733B publication Critical patent/TWI447733B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
本發明是有關於一種記憶體系統，且特別是有關於一種藉由錯誤位元資訊來計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對數位內容的儲存需求也急速增加。由於快閃記憶體(Flash Memory)具有資料非揮發性、省電、體積小與無機械結構等的特性，適合使用者隨身攜帶作為數位檔案傳遞與交換的儲存媒體。固態硬碟(Solid State Drive,SSD)就是以快閃記憶體作為儲存媒體的一個例子，並且已廣泛使用於電腦主機系統中作為主硬碟。
目前的快閃記憶體主要分為兩種，分別為反或快閃記憶體(NOR Flash)與反及快閃記憶體(NAND Flash)。其中，反及快閃記憶體存在著兩種不同的儲存模式，即多層記憶胞(Multi-Level Cell，MLC)及單層記憶胞(Single-Level Cell，SLC)。單層記憶胞在每個記憶胞中儲存1個位元，而多層記憶胞則可在每個記憶胞中儲存2個以上的位元。
一般而言，由位元線(Bit Line)與字元線(Word Line)串起的記憶胞陣列(memory cell array)，其在讀取或寫入資料到指定的記憶胞時，其餘非指定的記憶胞則會受到干擾(disturb)，進而改變這些記憶胞寫入的臨界電壓。另外，長期閒置、記憶體漏電、或是多次使用(Erase or Program)而造成磨耗(Wear)等情形，亦會使得記憶胞寫入的臨界電壓改變。此時，將會造成寫入資料在讀出時發生錯誤。
本發明提供一種計算補償電壓與調整門檻值電壓方法及記憶體裝置與控制器，用以計算補償電壓來調整門檻值電壓，以降低資料讀取的判斷錯誤。
本發明提出一種調整門檻值電壓的方法，適用於可複寫式非揮發性記憶體。此方法包括：寫入資料至可複寫式非揮發性記憶體中，並且自可複寫式非揮發性記憶體中讀取資料；比對所讀取的資料與所寫入的資料而獲得錯誤位元資訊；再依據錯誤位元資訊計算門檻值電壓的補償電壓；並且，藉由補償電壓來調整門檻值電壓。在此，上述資料對應至可複寫式非揮發性記憶體的其中一種儲存狀態，而上述門檻值是用來區分這些儲存狀態其中兩者的電壓範圍。
在本發明之一實施例中，上述可複寫式非揮發性記憶體具有多條字元線(word line)，且每一字元線具有多個頁面。上述調整門檻值電壓的方法更包括在寫入資料至可複寫式非揮發性記憶體中之前，判斷可複寫式非揮發性記憶體的字元線所發生的錯誤位元數是否大於第一預設值。而當可複寫式非揮發性記憶體的其中一字元線所發生的錯誤位元數大於第一預設值時，執行寫入資料至可複寫式非揮發性記憶體中的步驟。
在本發明之一實施例中，上述儲存狀態包括第一儲存狀態與第二儲存狀態，第一儲存狀態與第二儲存狀態的電壓範圍相鄰，且第一儲存狀態的電壓範圍以及第二儲存狀態的電壓範圍是由一個門檻值電壓來區分。寫入的資料包括多筆位元資料，而錯誤位元資訊包括這些位元資料的錯誤位元數。上述比對所讀取的資料與所寫入的資料獲得錯誤位元資訊的步驟包括：統計這些位元資料之中在寫入時為第一儲存狀態而在讀取時為第二儲存狀態的第一錯誤位元數；以及統計這些位元資料之中在寫入時為第二儲存狀態而在讀取時為第一儲存狀態的第二錯誤位元數。之後，依據第一錯誤位元數與第二錯誤位元數，計算用來區分第一儲存狀態與第二儲存狀態的門檻值電壓的補償電壓。
在本發明之一實施例中，上述可複寫式非揮發性記憶體包括快速頁面以及慢速頁面，寫入資料至該可複寫式非揮發性記憶體的步驟包括：判斷錯誤位元數大於第一預設值的頁面為快速頁面或慢速頁面。當判定錯誤位元數大於第一預設值的頁面為快速頁面時，自快速頁面的錯誤位元位置讀取出對應的位元資料，並且依據這些位元資料來統計快速頁面的第一錯誤位元數與第二錯誤位元數。當判定錯誤位元數大於第一預設值的頁面為慢速頁面時，自慢速頁面的錯誤位元位置讀取出慢速頁面對應的位元資料。之後，依據慢速頁面的錯誤位元位置，讀取快速頁面對應的位元資料。再依據快速頁面的位元資料與慢速頁面的位元資料，統計慢速頁面的第一錯誤位元數與第二錯誤位元數。
在本發明之一實施例中，上述在獲得錯誤位元資訊的之後，更可判斷錯誤位元資訊中的錯誤位元數是否大於第二預設值。當錯誤位元數大於第二預設值時，執行計算門檻值電壓的補償電壓的步驟。
本發明另提出一種計算補償電壓的方法，適用於可複寫式非揮發性記憶體，此可複寫式非揮發性記憶體具有多條字元線，且每一字元線具有多個頁面，而可複寫式非揮發性記憶體包括多個儲存狀態，這些儲存狀態至少包括第一儲存狀態以及第二儲存狀態，第一儲存狀態與第二儲存狀態兩者的電壓範圍是由一門檻值電壓來區分。當其中一頁面產生的錯誤位元數大於第一預設值時，自此頁面找出多個錯誤位元位置。自這些錯誤位元位置讀取出對應的位元資料。統計這些位元資料之中在寫入時為第一儲存狀態而在讀取時為第二儲存狀態的第一錯誤位元數。並且，統計這些位元資料之中在寫入時為第二儲存狀態而在讀取時為第一儲存狀態的第二錯誤位元數。之後，依據第一錯誤位元數與第二錯誤位元數計算補償電壓。
在本發明之一實施例中，上述頁面至少包括快速頁面以及慢速頁面。當其中一頁面產生的錯誤位元數大於第一預設值時，判斷錯誤位元數大於第一預設值的頁面為快速頁面或慢速頁面。當此頁面為快速頁面時，自快速頁面的錯誤位元位置讀取出對應的位元資料。並且，依據所讀取的位元資料來統計快速頁面的第一錯誤位元數與第二錯誤位元數。另一方面，當此頁面為慢速頁面時，自慢速頁面的錯誤位元位置讀取出慢速頁面對應的位元資料。並且，依據慢速頁面的錯誤位元位置，讀取快速頁面對應的位元資料。藉此，依據自慢速頁面所讀取的以及自快速頁面所讀取的位元資料，計算慢速頁面的第一錯誤位元數與第二錯誤位元數。
在本發明之一實施例中，上述第一儲存狀態的電壓範圍小於第二儲存狀態的電壓範圍，而計算補償電壓是依據下列公式：
其中，x代表補償電壓、g代表常數、error2代表第二錯誤位元數、error1代表第一錯誤位元數。
本發明提出一種可複寫式非揮發性記憶體裝置，其包括可複寫式非揮發性記憶體、連接器以及記憶體控制器。在此，連接器用以接收資料。而記憶體控制器耦接至可複寫式非揮發性記憶體與連接器，用以執行至少下列程序：寫入資料至可複寫式非揮發性記憶體中；從可複寫式非揮發性記憶體中讀取資料，並且比對所讀取的資料與所寫入的資料而獲得錯誤位元資訊；再依據錯誤位元資訊，計算門檻值電壓的補償電壓，之後藉由補償電壓來調整門檻值電壓。在此，上述所讀取的資料對應至可複寫式非揮發性記憶體的其中一種儲存狀態，而上述門檻值是用來區分這些儲存狀態其中兩者的電壓範圍。
本發明提出一種記憶體控制器，用於管理可複寫式非揮發性記憶體，其中可複寫式非揮發性記憶體具有多個實體區塊，這些實體區塊分別具有複數個頁面，且對應於同一實體區塊之頁面可獨立寫入且同時抹除。此記憶體控制器包括記憶體管理電路、記憶體介面以及主機介面。記憶體介面耦接至記憶體管理電路，並且用以耦接至可複寫式非揮發性記憶體。主機介面耦接至記憶體管理電路，其用以接收資料。在此，記憶體管理電路用以執行至少下列程序：寫入資料至可複寫式非揮發性記憶體中；從可複寫式非揮發性記憶體中讀取資料，並且比對所讀取的資料與所寫入的資料獲得錯誤位元資訊；再依據錯誤位元資訊，計算門檻值電壓的補償電壓，之後藉由補償電壓來調整門檻值電壓。在此，上述所讀取的資料對應至可複寫式非揮發性記憶體的其中一種儲存狀態，而上述門檻值是用來區分這些儲存狀態其中兩者的電壓範圍。
基於上述，本發明適當地補償門檻值電壓，可降低讀取資料的錯誤，而達到可更正的錯誤範圍內。據此，能夠延長可複寫式非揮發性記憶體裝置的使用壽命。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，快閃記憶體若長期閒置、記憶體漏電、或是多次使用(Erase or Program)而造成磨耗(Wear)等情形，會使得記憶胞寫入的臨界電壓改變。此時，倘若仍使用原有的門檻值電壓，將會造成資料判斷錯誤。據此，本發明提供一個記憶體系統及其門檻值電壓調整方法與其記憶體控制器，以調整門檻值電壓。
圖1A是根據本發明範例實施例繪示的使用可複寫式非揮發性記憶體裝置的主機系統的方塊圖。圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與可複寫式非揮發性記憶體裝置的示意圖。圖1C是根據本發明另一範例實施例所繪示的主機系統與可複寫式非揮發性記憶體裝置的示意圖。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output，I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory，RAM)1104、系統匯流排1108以及資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1205與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中可複寫式非揮發性記憶體裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體(Random Access Memory，RAM)1104與輸入/輸出裝置1106的處理，使得主機系統1000可將資料寫入至可複寫式非揮發性記憶體裝置100或從可複寫式非揮發性記憶體裝置100中讀取資料。例如，可複寫式非揮發性記憶體裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive，SSD) 1216。
一般而言，主機系統1000可實質地為可儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來進行說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機) 1310時，可複寫式非揮發性記憶體裝置100則為其所使用的安全數位(secure digital，SD)卡1312、多媒體儲存卡(Multi Media Card，MMC)1314、小型快閃(Compact Flash，CF)卡1316、記憶棒(Memory Stick，MS) 1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統1000的基板上。
圖2A是根據本發明範例實施例繪示的可複寫式非揮發性記憶體裝置的方塊圖。請參照圖2A，可複寫式非揮發性記憶體裝置100包括連接器210、記憶體控制器220以及可複寫式非揮發性記憶體230。記憶體控制器220耦接至可複寫式非揮發性記憶體230與連接器210。
在此，連接器210例如為SD連接器。然而，必須瞭解的是本發明不限於此，連接器210亦可以是序列先進附件(Serial Advanced Technology Attachment，SATA)連接器、通用序列匯流排(Universal Serial Bus，USB)連接器、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE)1394連接器、高速周邊零件連接介面(Peripheral Component Interconnect Express，PCI Express)連接器、MS連接器、MMC連接器、CF連接器、整合式驅動電子介面(Integrated Device Electronics，IDE)連接器或其他適合的資料傳輸的連接器。
可複寫式非揮發性記憶體230例如為多層記憶胞(Multi Level Cell，MLC)NAND快閃記憶體。然而，必須瞭解的是，本發明不限於此。在本發明另一範例實施例中，單層記憶胞(Single Level Cell，SLC)NAND快閃記憶體亦可應用於本發明。
具體而言，可複寫式非揮發性記憶體230具有多條字元線(word line)，且每一字元線具有多個頁面。例如，在本發明範例實施例中，可複寫式非揮發性記憶體230為MLC NAND快閃記憶體，並且MLC NAND快閃記憶體之實體區塊的程式化可分為多階段。例如，以2位元的記憶胞為例，實體區塊的程式化可分為2階段。第一階段是下頁面(lower page)的寫入部分，其物理特性類似於SLC NAND快閃記憶體，在完成第一階段之後才會程式化上頁面(upper page)，其中下頁面的寫入速度會快於上頁面。因此，每一實體區塊的頁面可區分為慢速頁面(即，上頁面)與快速頁面(即，下頁面)。
一般而言，可複寫式非揮發性記憶體230包括多個儲存狀態，而且可複寫式非揮發性記憶體230中至少具有一個門檻值電壓來區分這些儲存狀態的電壓範圍。以可複寫式非揮發性記憶體230為非揮發性記憶體晶片(NVM chips)而言，非揮發性記憶體晶片是由陣列式記憶胞(memory cell)和寫入(Programming)、讀取(read)電壓控制電路組成。資料的寫入即是利用控制高電壓來改變記憶胞的臨界電壓，而資料的讀取則是使用一個門檻值電壓來區分記憶胞的臨界電壓。在實際應用上，可複寫式非揮發性記憶體230包括多個記憶胞陣列與多個電壓控制電路。在這些電壓控制電路中設定門檻值電壓可用以改變其讀取控制閘(control gate)電壓的值。
以單層記憶胞而言，記憶胞的臨界電壓有兩個電壓範圍需要被區分，所以至少利用一個門檻值電壓來區分此兩種儲存狀態。透過這兩個電壓範圍來代表兩種儲存狀態，即，儲存狀態“0”與儲存狀態“1”。倘若記憶胞的臨界電壓小於門檻值電壓，則記憶胞會導通，代表此記憶胞會儲存資料“1”；反之，倘若記憶胞的臨界電壓未小於門檻值電壓，則記憶胞不導通，代表此記憶胞儲存資料“0”。
另外，多層記憶胞使用多能階(level)臨界電壓來代表多位元(bits)的資料。若可複寫式非揮發性記憶體230的每個記憶胞中儲存2個位元(4 level)，其儲存狀態則包括“00”、“01”、“10”及“11”，且具有3個門檻值電壓。而若可複寫式非揮發性記憶體230的每個記憶胞中儲存3個位元(8 level)，其儲存狀態則包括“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”，且具有至少7個門檻值電壓來區分這8個能階所對應的儲存狀態。
記憶體控制器220用以執行調整門檻值電壓的方法的各個程序。記憶體控制器220會寫入一資料至可複寫式非揮發性記憶體230。自可複寫式非揮發性記憶體230讀取資料，並且藉以比對所讀取的資料與所寫入的資料而獲得錯誤位元資訊。記憶體控制器220再依據錯誤位元資訊，計算門檻值電壓的補償電壓，以藉由補償電壓來調整門檻值電壓。在此，上述所讀取的資料對應至可複寫式非揮發性記憶體的其中一種儲存狀態，而上述門檻值是用來區分這些儲存狀態其中兩者的電壓範圍。
圖2B、圖2C是根據本發明範例實施例繪示的記憶體控制器的方塊圖。在圖2B中，記憶體控制器220包括主機介面221、記憶體管理電路223以及記憶體介面225。
在圖2B中，主機介面221用以接收與識別主機系統1000所傳送的指令。在本實施例中，主機介面221為SD介面。然而，必須瞭解的是本發明不限於此，主機介面211亦可以是SATA介面、USB介面、IEEE 1394介面、PCI Express介面、MS介面、MMC介面、CF介面、IDE介面或其他適合的資料傳輸介面。
記憶體介面225是用以存取可複寫式非揮發性記憶體230。也就是說，欲寫入至可複寫式非揮發性記憶體230的資料會經由記憶體介面225轉換為可複寫式非揮發性記憶體230所能接受的格式。
記憶體管理電路223用以執行根據本實施例的調整門檻值電壓的方法與計算補償電壓的方法。在本實施例中，記憶體管理電路223中包括微處理器單元231與記憶體管理單元233。其中，記憶體管理單元233是以一韌體型式實作在記憶體控制器220中。例如，將包括多個程式指令的記憶體管理單元233燒錄至一程式記憶體(例如，唯讀記憶體(Read Only Memory，ROM))中並且將此程式記憶體嵌入在記憶體控制器220中，當可複寫式非揮發性記憶體裝置100運作時，記憶體管理電路223會透過微處理器單元231來執行記憶體管理單元233的多個機器指令以完成根據本發明實施例的調整門檻值電壓的方法與計算補償電壓的方法。
舉例而言，圖2D是根據本發明範例實施例繪示的記憶體管理單元的方塊圖。請參照圖2D，記憶體管理單元233包括資料寫入模組241、比對模組243以及計算模組245。資料寫入模組241用以將資料寫入至可複寫式非揮發性記憶體230。比對模組243用以自可複寫式非揮發性記憶體中讀取資料，並且比對所讀取的資料與寫入模組241所寫入的資料有無發生錯誤位元，進而獲得錯誤位元資訊。在此，錯誤位元資訊包括錯誤位元數以及錯誤位元模式(例如，所讀取之資料的儲存狀態由0變為1，或是由1變為0)。計算模組245則是依據錯誤位元資訊，計算門檻值電壓的補償電壓，以藉由補償電壓來調整門檻值電壓。
在本發明另一實施例中，記憶體管理電路223的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體230的特定區域(例如，快閃記憶體中專用於存放系統資料的系統區)中。同樣的，當可複寫式非揮發性記憶體裝置100運作時，記憶體管理電路223的多個控制指令會利用微處理器單元231來執行。此外，在本發明另一實施例中，記憶體管理電路223亦可以一硬體型式實作在記憶體控制器220中。
另外，記憶體控制器220中更包括一緩衝區227，如圖2C所示，緩衝區227耦接至記憶體管理電路223，用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體230的資料。
以下即搭配上述可複寫式非揮發性記憶體裝置100來詳細說明調整門檻值電壓的方法的詳細步驟。
圖3是根據本發明範例實施例繪示的調整門檻值電壓的方法的流程圖。
請參照圖3，在步驟S305中，記憶體控制器220寫入資料至可複寫式非揮發性記憶體230。接著，在步驟S310中，記憶體控制器220自可複寫式非揮發性記憶體230讀取資料。此資料是對應至可複寫式非揮發性記憶體230的其中一種儲存狀態，而兩個儲存狀態的電壓範圍是由一門檻值電壓來區分。
在本實施例中，當記憶體控制器220偵測到可複寫式非揮發性記憶體230發生不可校正錯誤時，記憶體控制器 220便會開始執行調整門檻值電壓的方法。例如，利用錯誤檢查與校正碼(Error Checking and Correcting code，ECC code)執行錯誤校正程序來得到錯誤位元數。而記憶體控制器220會在所發生的錯誤位元數超出一第一預設值時，判定可複寫式非揮發性記憶體230發生不可校正錯誤。其中，在本實施例中記憶體控制器220的錯誤校正(correct)能力為68位元，第一預設值可以是小於記憶體控制器220的錯誤校正(correct)能力，例如60位元。另外，第一預設值亦可以等於錯誤校正能力，例如68位元。
在本實施例中，記憶體控制器220會針對可複寫式非揮發性記憶體230的儲存狀態來決定用來進行測試的資料，也就是將這些資料寫入至可複寫式非揮發性記憶體230再讀取出來進行比對，藉以調整門檻值電壓。而在其他實施例中，亦可以寫入一般的資料來調整門檻值電壓。也就是說，記憶體控制器220在將資料寫入至可複寫式非揮發性記憶體230時，會將所寫入的資料記錄下來，之後自可複寫式非揮發性記憶體230讀取資料時，才能夠比對所讀取的資料與所寫入的資料。
之後，在步驟S315中，記憶體控制器220分別比較所讀取的每一筆資料與其對應所寫入的資料而獲得錯誤位元資訊。例如，可在記憶體控制器220寫入資料至可複寫式非揮發性記憶體230時，先行記錄下所寫入的資料。之後，記憶體控制器220便可將自可複寫式非揮發性記憶體230所讀取出的資料與其先前記錄的資料進行比對，而獲得錯誤位元資訊。在此，錯誤位元資訊包括錯誤位元數以及錯誤位元模式(例如，以記憶胞只能儲存1位元而言，讀取之資料的儲存狀態由0變為1，或是由1變為0)。
在計算出錯誤位元資訊之後，如步驟S320所示，記憶體控制器220再依據錯誤位元資訊，計算門檻值電壓的補償電壓。在步驟S325中，記憶體控制器220藉由補償電壓來調整門檻值電壓。
上述寫入的資料包括多筆位元資料。以電壓範圍相鄰的第一儲存狀態與第二儲存狀態為例，記憶體控制器220會統計這些位元資料在寫入時為第一儲存狀態而在讀取時為第二儲存狀態的第一錯誤位元數。並且，記憶體控制器220會統計這些位元資料在寫入時為第二儲存狀態而在讀取時為第一儲存狀態的第二錯誤位元數。在此，第一儲存狀態的電壓範圍小於第二儲存狀態的電壓範圍，而記憶體控制器220計算補償電壓是依據下列公式：
其中，x代表補償電壓，g代表常數，error2代表第二錯誤位元數，error1代表第一錯誤位元數。
而在計算出補償電壓x之後，則可將門檻值電壓加上補償電壓而獲得調整後的門檻值電壓。
以每個記憶胞中儲存2個位元的可複寫式非揮發性記憶體230而言，當其中一頁面產生的錯誤位元數大於第一預設值或是錯誤位元數超出記憶體控制器220的錯誤校正能力時，記憶體控制器220可先判斷此頁面為快速頁面或慢速頁面。當此頁面為快速頁面時，記憶體控制器220會讀取其中之一的快速頁面的資料，並比對所讀取的資料與原始資料，以找出錯誤位元位置。之後，再自錯誤位元位置讀取對應的位元資料。記憶體控制器220會依據所讀取的位元資料判斷錯誤位元模式。例如，寫入的位元資料為第一儲存狀態而讀取出的位元資料為第二儲存狀態，或是寫入的位元資料為第二儲存狀態，而讀取出的位元資料為第一儲存狀態(第一儲存狀態與第二儲存狀態的電壓範圍相鄰)。據此，記憶體控制器220會統計快速頁面中位元資料為第一儲存狀態而誤判為第二儲存狀態的第一錯誤位元數，以及統計位元資料為第二儲存狀態而誤判至第一儲存狀態的第二錯誤位元數。另一方面，當此頁面為慢速頁面時，記憶體控制器220自慢速頁面的錯誤位元位置讀取出慢速頁面對應的位元資料。並且，記憶體控制器220依據慢速頁面的錯誤位元位置，讀取快速頁面對應的位元資料。藉此，記憶體控制器220可依據上述位元資料，計算慢速頁面的第一錯誤位元數與第二錯誤位元數。
在本實施例中，在計算出錯誤位元資訊之後，為了使計算之後的數據具有較高的可信度，記憶體控制器220更可先判斷錯誤位元資訊中的錯誤位元數是否大於一第二預設值，以在錯誤位元數大於第二預設值時再執行計算補償值的步驟。
以下再舉一例來詳細說明，圖4是根據本發明範例實施例繪示的計算補償電壓的方法流程圖。請參照圖4，本實施例是以每個記憶胞中儲存3個位元的可複寫式非揮發性記憶體230為例，可複寫式非揮發性記憶體230的頁面包括快速頁面、中速頁面以及慢速頁面。在3位元的記憶胞中，快速頁面為寫入速度最快的頁面，中速頁面為寫入速度次快的頁面，慢速頁面則為寫入速度最慢的頁面。
在步驟S405中，記憶體控制器220判斷發生不可校正錯誤的頁面為快速頁面或中速頁面或慢速頁面。據此，記憶體控制器220可以針對快速頁面、中速頁面以及慢速頁面三者其中之一來進行門檻值電壓的調整。
在本實施例中，記憶體控制器220會在發生不可校正錯誤(例如所發生的錯誤位元數超過第一預設值，而第一預設值等於或小於記憶體控制器220的可校正能力)的字元線附近尋找一個空的字元線來進行測試。也就是說，記憶體控制器220會寫入資料至空的字元線，再自此字元線讀取出資料，藉以比對寫入的資料與讀取的資料，進而獲得錯誤位元資訊。
在此，記憶體控制器220一次是針對一字元線來寫入資料。另外，亦可如先前所述，可以直接將之前寫入的資料讀出比對(之前寫入的資料記錄下來)，如此則不用尋找空的字元線來進行寫入資料的動作。
為了方便說明，以下再舉一錯誤位元數的統計示意圖來搭配說明。圖5是根據本發明範例實施例繪示的3位元記憶胞的儲存狀態之錯誤位元數的統計示意圖。請參照圖5，在本實施例中，每一個儲存狀態包括最低有效位元(Least Significant Bit，LSB)、中間有效位元(Center Significant Bit，CSB)以及最高有效位元(Most Significant Bit，MSB)。其中，LSB對應寫入至快速頁面，CSB對應寫入至中速頁面，MSB對應寫入至慢速頁面。3位元記憶胞包括門檻值電壓Vgca 、門檻值電壓Vgcb 、門檻值電壓Vgcc 、門檻值電壓Vgcd 、門檻值電壓Vgce 、門檻值電壓Vgcf 、門檻值電壓Vgcg ，藉以區分8種儲存狀態。
也就是說，若輸入的電壓大於門檻值電壓Vgca 並且小於門檻值電壓Vgcb ，則寫入的值為儲存狀態“110”，若輸入的電壓小於門檻值電壓Vgca ，則寫入的值為儲存狀態“111”，據此，門檻值電壓Vgca 是用以區分儲存狀態“110”與儲存狀態“111”，其餘亦以此類推。
在圖5中，以儲存狀態“100”(第一儲存狀態)及儲存狀態“101”(第二儲存狀態)為例，門檻值電壓Vgcc 是用以區分其兩者。其中，區塊601代表儲存狀態“101”誤判為儲存狀態“100”的錯誤位元數(第二錯誤位元數)，而區塊603則代表儲存狀態“100”誤判為儲存狀態“101”的錯誤位元數(第一錯誤位元數)。記憶體控制器220藉由上述公式來計算出門檻值電壓Vgcc的補償電壓x，再將補償電壓x加上門檻值電壓Vgcc來進行調整，使得區塊601與區塊603在調整之後能夠趨近相等。
在此，記憶體控制器220可以僅對字元線其中一個頁面來進行門檻值電壓的調整。而每一個頁面會分別具有其所對應的門檻值電壓。以3位元記憶胞而言，其每一個儲存狀態包括LSB、CSB以及MSB。其中，LSB對應寫入至快速頁面，CSB對應寫入至中速頁面，MSB對應寫入至慢速頁面。
返回圖4，若記憶體控制器220判定發生不可校正錯誤的頁面為快速頁面，執行步驟S410，記憶體控制器220讀取快速頁面。接著，在步驟S415中，記憶體控制器220會比對所讀取的資料與所寫入的資料，以找出快速頁面的錯誤位元位置，而獲得對應的位元資料。之後，在步驟S420中，記憶體控制器220便依據上述位元資料(1位元)來統計快速頁面的錯誤位元數。
以圖5為例，當記憶體控制器220判定快速頁面發生不可校正錯誤時，記憶體控制器220會去讀取快速頁面中所記錄的資料中的LSB來與所寫入的資料中的LSB進行比對，以判斷寫入資料的LSB在寫入可複寫式非揮發性記憶體230並且再讀取出來時，其是由“0”變為“1”或由“1”變為“0”。據此，記憶體控制器220便能夠統計“0”變為“1”的錯誤位元數，以及由“1”變為“0”的錯誤位元數。
返回圖4，若記憶體控制器220判定發生不可校正錯誤的頁面為中速頁面，執行步驟S425，記憶體控制器220讀取中速頁面。接著，在步驟S430中，記憶體控制器220會比對所讀取的資料與所寫入的資料，以找出中速頁面的錯誤位元位置，而獲得中速頁面的對應的位元資料。之後，在步驟S435中，記憶體控制器220便可依據中速頁面的錯誤位元位置，去讀取快速頁面中對應的位元資料。然後，在步驟S440中，記憶體控制器220再依據上述所獲得的位元資料(2位元)來統計中速頁面的錯誤位元數。
以圖5為例，當記憶體控制器220判定中速頁面發生不可校正錯誤時，記憶體控制器220會去讀取中速頁面中所記錄的資料的CSB來與所寫入的資料的CSB進行比對，而找出錯誤位元位置。也就是找出寫入的資料的CSB在寫入至可複寫式非揮發性記憶體230並且再讀取出來時，其是由“0”變為“1”或由“1”變為“0”的位置。之後，記憶體控制器220會再去讀取中速頁面發生錯誤的位置所對應之快速頁面中所記錄的位元資料，藉以統計中速頁面發生錯誤的位元其儲存狀態的變化。例如，統計由儲存狀態“11”變為儲存狀態“10”的錯誤位元數，以及統計由儲存狀態“10”變為儲存狀態“11”的錯誤位元數。或者，統計由儲存狀態“00”變為儲存狀態“01”的錯誤位元數，以及統計由儲存狀態“01”變為儲存狀態“00”的錯誤位元數。
返回圖4，若記憶體控制器220判定發生不可校正錯誤的頁面為慢速頁面，執行步驟S445，記憶體控制器220讀取慢速頁面。接著，在步驟S450中，記憶體控制器220會比對所讀取的資料與所寫入的資料，以找出慢速頁面的錯誤位元位置，而獲得慢速頁面的對應的位元資料。之後，在步驟S455中，記憶體控制器220便可依據慢速頁面的錯誤位元位置，去讀取快速頁面中對應的位元資料。並且，在步驟S460中，記憶體控制器220依據慢速頁面的錯誤位元位置，去讀取中速頁面中對應的位元資料。然後，在步驟S465中，記憶體控制器220依據上述所獲得的位元資料(3位元)來統計慢速頁面的錯誤位元數。
以圖5而言，當記憶體控制器220判定慢速頁面發生不可校正錯誤時，記憶體控制器220會去讀取慢速頁面中所記錄的資料的MSB來與寫入的資料的MSB進行比對，而找出錯誤位元位置。之後，記憶體控制器220會再去讀取慢速頁面的錯誤位元位置所對應之快速頁面中所記錄的位元資料，以及中速頁面所記錄的位元資料，藉以統計儲存狀態之間的狀態變化。例如，統計由儲存狀態“111”變為儲存狀態“110”的錯誤位元數，以及統計由儲存狀態“110”變為儲存狀態“111”的錯誤位元數，以調整門檻值電壓Vgca 。或者，統計由儲存狀態“100”變為儲存狀態“101”的錯誤位元數，以及統計由儲存狀態“101”變為儲存狀態“100”的錯誤位元數，以調整門檻值電壓Vgcc 。或者，統計由儲存狀態“001”變為儲存狀態“000”的錯誤位元數，以及統計由儲存狀態“000”變為儲存狀態“001”的錯誤位元數，以調整門檻值電壓Vgce 。或者，統計由儲存狀態“010”變為儲存狀態“011”的錯誤位元數，以及統計由儲存狀態“011”變為儲存狀態“010”的錯誤位元數，以調整門檻值電壓Vgcg 。
返回圖4，在統計出錯誤位元數之後(步驟S420、步驟S440以及步驟S465之後)，如步驟S470所示，記憶體控制器220會依據錯誤位元數來計算補償電壓。另外，為了增加補償電壓的可信度，記憶體控制器220在統計出錯誤位元數之後(步驟S420、步驟S440以及步驟S465之後)，可在錯誤位元數大於一第二預設值時，才執行步驟S470。例如，記憶體控制器220可設定快速頁面對應的第二預設值為20位元，中速頁面對應的第二預設值為40位元，而慢速頁面對應的第二預設值為60位元。然，在此並不以此為限。而記憶體控制器220會判斷統計後的錯誤位元數是否大於其對應的第二預設值，以在錯誤位元數大於第二預設值時，才開始執行計算補償電壓的步驟。
由於快速頁面為最先寫入的頁面，因此，當快速頁面發生不可校正錯誤時，記憶體控制器220只要讀取快速頁面所記錄的位元資料，即可藉以計算錯誤位元數。而中速頁面為第二寫入的頁面，當中速頁面發生不可校正錯誤時，記憶體控制器220則要讀取快速頁面以及中速頁面兩者所記錄的位元資料，以計算錯誤位元數。另外，慢速頁面為最後寫入的頁面，當慢速頁面發生不可校正錯誤時，記憶體控制器220則要讀取快速頁面、中速頁面以及慢速頁面三者所記錄的位元資料，以計算錯誤位元數。
藉此，可加速調整門檻值電壓的速度。以圖5而言，若慢速頁面發生錯誤(也就是說MSB有錯)，原本需要調整全部的門檻值電壓(7個)，而藉由上述方法，只要調整4個門檻值電壓(Vgca 、Vgcc 、Vgce 、Vgcg )即可。若中速頁面發生錯誤，則調整2個門檻值電壓(Vgcb 、Vgcf )即可。若快速頁面發生錯誤，只要調整1個門檻值電壓(Vgcd )即可。
藉由上述實施例，可複寫式非揮發性記憶體單元230的每一個頁面可分別具有其所對應的一組門檻值電壓，因而記憶體控制器220可分別針對每一頁面來調整其所對應的門檻值電壓。據此，可縮小緩衝區尺寸，亦能加快計算錯誤位元數的速度。另外，可複寫式非揮發性記憶體230的全部的字元線亦可以僅具有一組門檻值電壓，因而記憶體控制器220可僅調整此一門檻值電壓。在此並不限制其範圍。
綜上所述，本發明藉由統計相鄰兩個儲存狀態被誤判的錯誤位元數，而計算出此兩儲存狀態之間的門檻值電壓的補償電壓，據以適當地補償門檻值電壓。據此，可降低讀取資料的錯誤，而達到可更正的錯誤範圍內。並且，更能夠延長可複寫式非揮發性記憶體裝置的使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000．．．主機系統
1100．．．電腦
1102．．．微處理器
1104．．．隨機存取記憶體
1106．．．輸入/輸出裝置
1108．．．系統匯流排
1110．．．資料傳輸介面
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．CF卡
1318．．．記憶棒
1320．．．嵌入式儲存裝置
100．．．可複寫式非揮發性記憶體裝置
210．．．連接器
220．．．記憶體控制器
230．．．可複寫式非揮發性記憶體
221．．．主機介面
223．．．記憶體管理電路
225．．．記憶體介面
227．．．緩衝區
231．．．微處理器單元
233．．．記憶體管理單元
241．．．資料寫入模組
243．．．比對模組
245．．．計算模組
S305~S325．．．本發明範例實施例的調整門檻值電壓的方法各步驟
S405~S470．．．本發明範例實施例的計算錯誤位元數的方法各步驟
圖1A是根據本發明範例實施例繪示的使用可複寫式非揮發性記憶體裝置的主機系統的方塊圖。
圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與可複寫式非揮發性記憶體裝置的示意圖。
圖1C是根據本發明另一範例實施例所繪示的主機系統與可複寫式非揮發性記憶體裝置的示意圖。
圖2A是根據本發明範例實施例繪示的可複寫式非揮發性記憶體裝置的方塊圖。
圖2B、圖2C是根據本發明範例實施例繪示的記憶體控制器的方塊圖。
圖2D是根據本發明範例實施例繪示的記憶體管理單元的方塊圖。
圖3是根據本發明範例實施例繪示的調整門檻值電壓的方法流程圖。
圖4是根據本發明範例實施例繪示的計算補償電壓的方法流程圖。
圖5是根據本發明範例實施例繪示的3位元記憶胞的儲存狀態之錯誤位元數的統計示意圖。
S305~S325．．．本發明範例實施例的調整門檻值電壓的方法各步驟

Claims (20)

  1. 一種調整門檻值電壓的方法，適用於一可複寫式非揮發性記憶體，該方法包括：寫入一資料至該可複寫式非揮發性記憶體中；從該可複寫式非揮發性記憶體中讀取該資料，其中該資料至少對應至該可複寫式非揮發性記憶體的多個儲存狀態的其中之一，其中該些儲存狀態的電壓範圍是由至少一門檻值電壓來區分；比對所讀取的資料與所寫入的資料獲得一錯誤位元資訊；依據該錯誤位元資訊計算該門檻值電壓的補償電壓；以及藉由該補償電壓來調整該門檻值電壓。
  2. 如申請專利範圍第1項所述之調整門檻值電壓的方法，其中該可複寫式非揮發性記憶體具有多條字元線(word line)，且每一該些字元線具有多個頁面，其中該方法更包括在寫入該資料至該可複寫式非揮發性記憶體中的步驟之前判斷該可複寫式非揮發性記憶體的該些字元線其中之一所發生的錯誤位元數是否大於一第一預設值，並且其中寫入該資料至該可複寫式非揮發性記憶體中的步驟是在當該可複寫式非揮發性記憶體的該些字元線其中之一所發生的錯誤位元數大於該第一預設值時被執行。
  3. 如申請專利範圍第1項所述之調整門檻值電壓的方法，其中該些儲存狀態包括一第一儲存狀態與一第二儲存狀態，該第一儲存狀態與該第二儲存狀態的電壓範圍相鄰，且該第一儲存狀態的電壓範圍以及該第二儲存狀態的電壓範圍是由該門檻值電壓來區分，該資料包括多筆位元資料，該錯誤位元資訊包括該些位元資料的錯誤位元數，其中比對所讀取的資料與所寫入的資料獲得該錯誤位元資訊的步驟包括：統計該些位元資料之中在寫入時為該第一儲存狀態而在讀取時為該第二儲存狀態的一第一錯誤位元數；以及統計該些位元資料之中在寫入時為該第二儲存狀態而在讀取時為該第一儲存狀態的一第二錯誤位元數。
  4. 如申請專利範圍第3項所述之調整門檻值電壓的方法，其中依據該錯誤位元資訊計算該門檻值電壓的補償電壓的步驟包括：依據該第一錯誤位元數與該第二錯誤位元數計算該門檻值電壓的補償電壓。
  5. 如申請專利範圍第3項所述之調整門檻值電壓的方法，其中該可複寫式非揮發性記憶體至少包括一快速頁面以及一慢速頁面，寫入該資料至該可複寫式非揮發性記憶體的步驟包括：判斷該錯誤位元數大於一第一預設值的頁面為該快速頁面或該慢速頁面。
  6. 如申請專利範圍第5項所述之調整門檻值電壓的方法，其中在判斷該錯誤位元數大於該第一預設值的頁面為該快速頁面或該慢速頁面的步驟之後包括：當判定該錯誤位元數大於該第一預設值的頁面為該快速頁面時，自該快速頁面的錯誤位元位置讀取出對應的位元資料，並且依據該些位元資料來統計該快速頁面的該第一錯誤位元數與該第二錯誤位元數。
  7. 如申請專利範圍第5項所述之計算補償電壓的方法，其中在判斷該錯誤位元數大於該第一預設值的頁面為該快速頁面或該慢速頁面的步驟之後包括：當判定該錯誤位元數大於該第一預設值的頁面為該慢速頁面時，自該慢速頁面的錯誤位元位置讀取出該慢速頁面對應的位元資料；依據該慢速頁面的錯誤位元位置，讀取該快速頁面對應的位元資料；以及依據該快速頁面的位元資料與該慢速頁面的位元資料，統計該慢速頁面的該第一錯誤位元數與該第二錯誤位元數。
  8. 如申請專利範圍第1項所述之調整門檻值電壓的方法，其中在獲得該錯誤位元資訊的步驟之後，更包括：判斷該錯誤位元資訊中的錯誤位元數是否大於一第二預設值；以及當該錯誤位元數大於該第二預設值時，執行計算該門檻值電壓的補償電壓的步驟。
  9. 一種計算補償電壓的方法，適用於一可複寫式非揮發性記憶體，該可複寫式非揮發性記憶體具有多條字元線，且每一該些字元線具有多個頁面，其中該可複寫式非揮發性記憶體包括多個儲存狀態，而該些儲存狀態至少包括一第一儲存狀態以及一第二儲存狀態，該第一儲存狀態與該第二儲存狀態兩者的電壓範圍是由一門檻值電壓來區分，該方法包括：當該些頁面其中之一產生的一錯誤位元數大於一第一預設值時，自該錯誤位元數大於該第一預設值的頁面找出多個錯誤位元位置；自該些錯誤位元位置讀取出對應的多個位元資料；統計該些位元資料之中在寫入時為該第一儲存狀態而在讀取時為該第二儲存狀態的一第一錯誤位元數；統計該些位元資料之中在寫入時為該第二儲存狀態而在讀取時為該第一儲存狀態的一第二錯誤位元數；以及依據該第一錯誤位元數與該第二錯誤位元數計算一補償電壓。
  10. 如申請專利範圍第9項所述之計算補償電壓的方法，其中該些頁面包括一快速頁面以及一慢速頁面，當該些頁面其中之一產生的該錯誤位元數大於該第一預設值時更包括：判斷該錯誤位元數大於該第一預設值的頁面為該快速頁面或該慢速頁面。
  11. 如申請專利範圍第10項所述之計算補償電壓的方法，其中在判斷該錯誤位元數大於該第一預設值的頁面為該快速頁面或該慢速頁面的步驟之後包括：當判定該錯誤位元數大於該第一預設值的頁面為該快速頁面時，自該快速頁面的該些錯誤位元位置讀取出對應的位元資料，並且依據該些位元資料來統計該快速頁面的該第一錯誤位元數與該第二錯誤位元數。
  12. 如申請專利範圍第10項所述之計算補償電壓的方法，其中在判斷該錯誤位元數大於該第一預設值的頁面為該快速頁面或該慢速頁面的步驟之後包括：當判定該錯誤位元數大於該第一預設值的頁面為該慢速頁面時，自該慢速頁面的該些錯誤位元位置讀取出對應的位元資料；依據該慢速頁面的錯誤位元位置，讀取該快速頁面對應的位元資料；以及依據該慢速頁面的位元資料與該快速頁面的位元資料來統計該慢速頁面的該第一錯誤位元數與該第二錯誤位元數。
  13. 如申請專利範圍第9項所述之計算補償電壓的方法，其中該第一儲存狀態的電壓範圍小於該第二儲存狀態的電壓範圍，而計算該補償電壓是依據下列公式： 其中，x代表該補償電壓，g代表一常數，error2代表該第二錯誤位元數，error1代表該第一錯誤位元數。
  14. 一種可複寫式非揮發性記憶體裝置，包括：一可複寫式非揮發性記憶體；一連接器，用以接收一資料；以及一記憶體控制器，耦接至該可複寫式非揮發性記憶體與該連接器，用以執行至少下列程序：寫入該資料至該可複寫式非揮發性記憶體中；從該可複寫式非揮發性記憶體中讀取該資料，其中該資料至少對應至該可複寫式非揮發性記憶體的多個儲存狀態的其中之一，而該些儲存狀態的電壓範圍是由至少一門檻值電壓來區分；比對所讀取的資料與所寫入的資料獲得一錯誤位元資訊；依據該錯誤位元資訊計算該門檻值電壓的補償電壓；以及藉由該補償電壓來調整該門檻值電壓。
  15. 一種記憶體控制器，用於管理一可複寫式非揮發性記憶體，其中該可複寫式非揮發性記憶體具有多個實體區塊，該些實體區塊分別具有複數個頁面，且對應於同一實體區塊之該些頁面可獨立寫入且同時抹除，該記憶體控制器包括：一記憶體管理電路；一記憶體介面，耦接至該記憶體管理電路，並且用以耦接至該可複寫式非揮發性記憶體；以及一主機介面，耦接至該記憶體管理電路，用以接收一資料；其中，該記憶體管理電路用以執行至少下列程序：寫入該資料至該可複寫式非揮發性記憶體中；從該可複寫式非揮發性記憶體中讀取該資料，其中該資料至少對應至該可複寫式非揮發性記憶體的多個儲存狀態的其中之一，而該些儲存狀態的電壓範圍是由至少一門檻值電壓來區分；比對所讀取的資料與所寫入的資料獲得一錯誤位元資訊；依據該錯誤位元資訊計算該門檻值電壓的補償電壓；以及藉由該補償電壓來調整該門檻值電壓。
  16. 如申請專利範圍第15項所述之記憶體控制器，該記憶體管理電路更包括執行下列程序：判斷該可複寫式非揮發性記憶體的該些頁面其中之一所發生的錯誤位元數是否大於一第一預設值；以及當該可複寫式非揮發性記憶體的該些頁面其中之一所發生的錯誤位元數大於該第一預設值時，寫入該資料至該可複寫式非揮發性記憶體中。
  17. 如申請專利範圍第16項所述之記憶體控制器，其中該些儲存狀態包括一第一儲存狀態與一第二儲存狀態，該第一儲存狀態與該第二儲存狀態的電壓範圍相鄰，且該第一儲存狀態以及該第二儲存狀態兩者的電壓範圍是由該門檻值電壓來區分，該資料包括多筆位元資料，該錯誤位元資訊包括該些位元資料的錯誤位元數，而該記憶體管理電路更包括執行下列程序：統計該些位元資料之中在寫入時為該第一儲存狀態而在讀取時為該第二儲存狀態的一第一錯誤位元數；統計該些位元資料之中在寫入時為該第二儲存狀態而在讀取時為該第一儲存狀態的一第二錯誤位元數；以及依據該第一錯誤位元數與該第二錯誤位元數計算該門檻值電壓的補償電壓。
  18. 如申請專利範圍第17項所述之記憶體控制器，其中該些頁面至少包括一快速頁面以及一慢速頁面，其中該記憶體管理電路更包括執行下列程序：判斷該錯誤位元數大於該第一預設值的頁面為該快速頁面或該慢速頁面。
  19. 如申請專利範圍第18項所述之記憶體控制器，其中該記憶體管理電路更包括執行下列程序：當判定該錯誤位元數大於該第一預設值的頁面為該快速頁面時，自該快速頁面的錯誤位元位置讀取出對應的位元資料；以及於該快速頁面中，依據所讀取的位元資料來計算該快速頁面的該第一錯誤位元數與該第二錯誤位元數。
  20. 如申請專利範圍第18項所述之記憶體控制器，其中該記憶體管理電路更包括執行下列程序：當判定該錯誤位元數大於該第一預設值的頁面為該慢速頁面時，自該慢速頁面的錯誤位元位置讀取出該慢速頁面對應的位元資料；以及依據該慢速頁面的錯誤位元位置，讀取該快速頁面對應的位元資料；以及依據該慢速頁面的位元資料與該快速頁面的位元資料，計算該慢速頁面的該第一錯誤位元數與該第二錯誤位元數。
TW099111612A 2010-04-14 2010-04-14 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器 TWI447733B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099111612A TWI447733B (zh) 2010-04-14 2010-04-14 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US12/788,649 US8386860B2 (en) 2010-04-14 2010-05-27 Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
US13/108,004 US8510637B2 (en) 2010-04-14 2011-05-16 Data reading method, memory storage apparatus and memory controller thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099111612A TWI447733B (zh) 2010-04-14 2010-04-14 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器

Publications (2)

Publication Number Publication Date
TW201135736A TW201135736A (en) 2011-10-16
TWI447733B true TWI447733B (zh) 2014-08-01

Family

ID=44789132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111612A TWI447733B (zh) 2010-04-14 2010-04-14 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器

Country Status (2)

Country Link
US (1) US8386860B2 (zh)
TW (1) TWI447733B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI675374B (zh) * 2018-07-24 2019-10-21 群聯電子股份有限公司 位元判斷方法、記憶體控制電路單元以及記憶體儲存裝置
TWI731256B (zh) * 2017-08-29 2021-06-21 美商美光科技公司 基於主機輸入輸出操作之讀取電壓校準

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479495B (zh) 2011-06-02 2015-04-01 Phison Electronics Corp 資料讀取方法、記憶體控制器及記憶體儲存裝置
US9158356B2 (en) * 2011-06-28 2015-10-13 Infinera Corporation Adaptive voltage scaling based on the results of forward error correction processing
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9021319B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US8990644B2 (en) 2011-12-22 2015-03-24 Micron Technology, Inc. Apparatus and methods of programming memory cells using adjustable charge state level(s)
US8773904B2 (en) * 2011-12-28 2014-07-08 Apple Inc. Optimized threshold search in analog memory cells
KR20130087092A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US8910000B2 (en) * 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9123445B2 (en) * 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
JP6275427B2 (ja) * 2013-09-06 2018-02-07 株式会社東芝 メモリ制御回路およびキャッシュメモリ
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9229644B2 (en) * 2013-11-25 2016-01-05 Sandisk Technologies Inc. Targeted copy of data relocation
KR20150090418A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 최소 동작 전원을 사용하는 시스템 및 메모리의 전원전압 설정 방법
US9311183B2 (en) * 2014-03-01 2016-04-12 Sandisk Enterprise Ip Llc Adaptive target charge to equalize bit errors across page types
TWI512462B (zh) * 2015-02-11 2015-12-11 Phison Electronics Corp 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN105988880B (zh) * 2015-02-17 2019-01-08 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器储存装置
CN109584935A (zh) * 2017-09-29 2019-04-05 大心电子（英属维京群岛）股份有限公司 数据读取方法以及存储控制器
CN108121628B (zh) * 2017-12-19 2021-01-05 珠海市君天电子科技有限公司 一种读写速度的测试方法、装置及电子设备
TWI735873B (zh) * 2018-10-24 2021-08-11 旺宏電子股份有限公司 用以執行乘積和運算之半導體裝置
US11094394B2 (en) 2019-09-24 2021-08-17 Micron Technology, Inc. Imprint management for memory
CN110706735B (zh) * 2019-09-30 2021-09-14 中国科学院微电子研究所 一种NAND Flash存储器读阈值电压修复方法
JP2021153226A (ja) * 2020-03-24 2021-09-30 アンリツ株式会社 誤り率測定装置及びエラーカウント方法
US11561876B2 (en) * 2021-01-19 2023-01-24 Micron Technology, Inc. Fail compare procedure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496412B1 (en) * 1999-09-20 2002-12-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device for storing multivalued data
US6674672B2 (en) * 1998-02-26 2004-01-06 Micron Technology, Inc. Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US6807095B2 (en) * 2001-06-27 2004-10-19 Sandisk Corporation Multi-state nonvolatile memory capable of reducing effects of coupling between storage elements
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
TWI278866B (en) * 2002-10-04 2007-04-11 Sharp Kk Semiconductor storage device, control method therefor and portable electronic equipment
US7468907B2 (en) * 2006-01-12 2008-12-23 Samsung Electronics Co., Ltd. Programming method for flash memory capable of compensating reduction of read margin between states due to hot temperature stress
US7602652B2 (en) * 2006-06-19 2009-10-13 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729511A (en) * 1991-02-15 1998-03-17 Discovision Associates Optical disc system having servo motor and servo error detection assembly operated relative to monitored quad sum signal
US5677899A (en) * 1991-02-15 1997-10-14 Discovision Associates Method for moving carriage assembly from initial position to target position relative to storage medium

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674672B2 (en) * 1998-02-26 2004-01-06 Micron Technology, Inc. Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits
US6496412B1 (en) * 1999-09-20 2002-12-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device for storing multivalued data
US6807095B2 (en) * 2001-06-27 2004-10-19 Sandisk Corporation Multi-state nonvolatile memory capable of reducing effects of coupling between storage elements
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
TWI278866B (en) * 2002-10-04 2007-04-11 Sharp Kk Semiconductor storage device, control method therefor and portable electronic equipment
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
US7468907B2 (en) * 2006-01-12 2008-12-23 Samsung Electronics Co., Ltd. Programming method for flash memory capable of compensating reduction of read margin between states due to hot temperature stress
US7602652B2 (en) * 2006-06-19 2009-10-13 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731256B (zh) * 2017-08-29 2021-06-21 美商美光科技公司 基於主機輸入輸出操作之讀取電壓校準
TWI675374B (zh) * 2018-07-24 2019-10-21 群聯電子股份有限公司 位元判斷方法、記憶體控制電路單元以及記憶體儲存裝置

Also Published As

Publication number Publication date
TW201135736A (en) 2011-10-16
US20110258495A1 (en) 2011-10-20
US8386860B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
TWI447733B (zh) 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US8510637B2 (en) Data reading method, memory storage apparatus and memory controller thereof
TWI479495B (zh) 資料讀取方法、記憶體控制器及記憶體儲存裝置
US8412879B2 (en) Hybrid implementation for error correction codes within a non-volatile memory system
TWI623878B (zh) 資料讀取方法以及儲存控制器
TWI447731B (zh) 資料讀取方法、記憶體儲存裝置及其控制器
CN106257594B (zh) 读取干扰收回策略
US8289771B2 (en) Data reading method and control circuit and memory controller using the same
JP6345210B2 (ja) 軟判定復号のための物理アドレスの相互関連付け
US9478298B2 (en) Memory system and method of reading data thereof
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170037159A (ko) 데이터 저장 장치 및 그것의 동작 방법
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
TWI545572B (zh) 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
US10126970B2 (en) Paired metablocks in non-volatile storage device
TW201508759A (zh) 用來進行記憶體存取管理之方法以及記憶裝置及其控制器
US8972653B2 (en) Memory management method, and memory controller and memory storage apparatus using the same
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US10620874B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
US10503433B2 (en) Memory management method, memory control circuit unit and memory storage device
TWI651726B (zh) 解碼方法以及儲存控制器
TW201319805A (zh) 區塊管理方法、記憶體控制器與記憶體儲存裝置
US20090024787A1 (en) Data writing method and apparatus
TW201603030A (zh) 防止讀取干擾的方法、記憶體控制電路單元與記憶體儲存裝置
CN102237139B (zh) 计算补偿电压与调整阀值电压方法及存储器装置与控制器