CN110706735B - 一种NAND Flash存储器读阈值电压修复方法 - Google Patents

一种NAND Flash存储器读阈值电压修复方法 Download PDF

Info

Publication number
CN110706735B
CN110706735B CN201910940861.0A CN201910940861A CN110706735B CN 110706735 B CN110706735 B CN 110706735B CN 201910940861 A CN201910940861 A CN 201910940861A CN 110706735 B CN110706735 B CN 110706735B
Authority
CN
China
Prior art keywords
read
voltage
reading
threshold voltage
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910940861.0A
Other languages
English (en)
Other versions
CN110706735A (zh
Inventor
刘琦
韦亚一
董立松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910940861.0A priority Critical patent/CN110706735B/zh
Publication of CN110706735A publication Critical patent/CN110706735A/zh
Application granted granted Critical
Publication of CN110706735B publication Critical patent/CN110706735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种NAND Flash存储器读阈值电压修复方法，步骤包括：选取NAND Flash存储器中的若干Block，并在选出的每一Block中选取若干Page；在选出的每一Page进行写操作；在SLC模式下，基于不同的测试阈值电压，对其中一Page进行若干次读操作，并计算每一测试阈值电压值对应的比特变化量；获取与每一读取电压Vread对应的比特变化量；获取与每一读取电压Vread对应的补偿读取电压，并进行补偿操作，判断此补偿读取电压是否有效；若有效，则循环上述操作若干次，获得剩余每一Page对应的若干补偿读取电压，并根据若干补偿读取电压，获取最佳读取电压；最佳读取电压对选出的测试样本均有效，从而更加匹配整个NAND Flash存储器，提高经过较多次写入和擦除操作后，NAND Flash存储器读操作的正确率。

Description

一种NAND Flash存储器读阈值电压修复方法
技术领域
本发明涉及存储芯片测试技术领域，具体涉及一种NAND Flash存储器读阈值电压修复方法。
背景技术
NAND Flash存储器的存储单元为浮栅晶体管，其数据存储是通过改变存储单元的阈值电压实现的，具体地，数据写入是在强电场下利用电子隧穿的量子效应改变使带电粒子进入浮栅层，以改变浮栅晶体管的阈值电压。而数据的读出，是在存储单元的栅极上施加读取电压，并将存储单元的阈值电压与读取电压进行比较。当阈值电压小于读取电压时将存储单元的存储状态判断为数据1，否则为0。
通常芯片出厂前都需要进行老化测试以检测芯片的可靠性，即在高温环境下使芯片重复进行写入和擦除操作以实现检测芯片寿命；在测试过程中由于环境温度较高并且执行多次操会导致少数电子留在存储单元的浮栅层，永久的改变了存储单元的阈值特性，级别之间甚至出现重叠。原先设定的读取电压可能不再是最佳的读取电压；读取操作时将会出现误判导致出现较多的Fail Bit，即写入数据与读出数据不同；因此需要对预先设定的读取电压进行补偿操作，使NAND Flash存储器保持在最佳状态。
发明内容
为了克服NAND Flash存储器在进行较多次写入和擦除操作后，再进行读取操作会出现读出错误的技术问题，本发明提供一种NAND Flash存储器读阈值电压修复方法。
本发明所述的NAND Flash存储器读阈值电压修复方法，步骤包括：
选取NAND Flash存储器中的若干Block（块），并在选出的每一Block中选取若干Page（页）；
在选出的每一Page中写入若干比特的待写数据；
对NAND Flash存储器设置不同的测试阈值电压，并在SLC（单级别）模式下，基于不同的测试阈值电压，对其中一Page进行若干次读操作，并计算每一测试阈值电压值对应的比特变化量；
获取此Page对应的若干读取电压Vread，并根据若干读取电压，获取与每一读取电压Vread对应的比特变化量；
根据每一读取电压Vread对应的比特变化量，获取与之对应的补偿读取电压，并基于补偿读取电压，对NAND Flash存储器进行补偿操作，判断此补偿读取电压是否有效；
若无效则重复上一操作，直至此补偿读取电压有效；若有效，则循环上述操作若干次，获得剩余每一Page对应的若干补偿读取电压，并根据若干补偿读取电压，获取最佳读取电压。
优选地，获得每一测试阈值电压值对应的比特变化量的步骤包括：
设置初始的测试阈值电压V1，并设置测试阈值电压变化量ΔV；
计算Page对应的测试阈值电压Vn，测试阈值电压Vn的计算公式为：
Vn=V1+（n-1）ΔV，其中，n为读操作的次数，n=1，2，3……；
基于测试阈值电压Vn，对其中一Page进行读操作，记录读操作后输出的不为0的比特个数；
循环以上两步操作，获得若干测试阈值电压Vn对应的若干比特个数；并根据若干比特个数，计算每一测试阈值电压值对应的比特变化量。
优选地，获取与每一读取电压Vread对应的比特变化量的步骤包括：
获取未补偿前的Page对应的若干读取电压Vread；
计算一读取电压Vread与若干测试阈值电压Vn差的绝对值；并选取与此读取电压Vread差的绝对值最小的测试阈值电压Vn；
循环上一步操作若干次，得到与每一读取电压Vread对应的测试阈值电压Vn；并得到与每一读取电压Vread对应的比特变化量。
优选地，根据每一读取电压Vread对应的比特变化量，获取与之对应的补偿读取电压的步骤包括：
对一读取电压Vread对应的比特变化量，以及与此读取电压Vread相邻的测试阈值电压Vread-ΔV和测试阈值电压Vread+ΔV对应的比特变化量进行比较，获得补偿读取电压相对于此读取电压Vread的变化方向；
在变化方向内，选取一定的区间范围，并在区间范围内，获取最小的比特变化量，以及与此比特变化量对应的测试阈值电压Vn，此测试阈值电压Vn即为补偿读取电压；
循环上述操作，获得剩余每一读取电压Vread对应的补偿读取电压。
优选地，获得补偿读取电压相对于此读取电压Vread的变化方向的步骤包括：
对一读取电压Vread对应的比特变化量，以及与此读取电压Vread相邻的测试阈值电压Vread-ΔV对应的比特变化量进行比较；
若测试阈值电压Vread-ΔV对应的比特变化量小于此读取电压Vread对应的比特变化量，则补偿读取电压相对于此读取电压Vread向左变化；若不小于，则对此读取电压Vread对应的比特变化量，以及与此读取电压Vread相邻的测试阈值电压Vread+ΔV对应的比特变化量进行比较；
若测试阈值电压Vread+ΔV对应的比特变化量小于此读取电压Vread对应的比特变化量，则补偿读取电压相对于此读取电压Vread向右变化；若不小于，则补偿读取电压相对于此读取电压Vread未发生变化。
优选地，根据若干补偿读取电压，获取最佳读取电压的步骤包括：
每次获得一Page对应的若干有效的补偿读取电压后，基于此若干补偿读取电压，对NAND Flash存储器进行补偿操作；
对此Page，以及上一次进行补偿操作对应的Page进行若干次读操作，记录读操作后由上一次补偿操作对应的Page中读出的数据；并与上一次补偿操作对应的Page中写入的数据进行比较，得出错误比特数；
若错误比特数在误差允许范围内，则将此Page对应的若干有效的补偿读取电压，作为执行过补偿操作的所有Page的补偿读取电压；若不在误差允许范围内，则重新计算补偿读取电压，计算公式为：
V=（Vbcn+Vbcn-1）/2，其中V为重新计算后得到的补偿读取电压，Vbcn为此Page对应的补偿读取电压，Vbcn-1为上一次补偿操作对应的Page对应的补偿读取电压；
重复上述操作，直至对最后一个选出的Page进行上述操作，获得适配选出的所有Page的最佳读取电压。
优选地，初始的测试阈值电压V1为-1.5V，测试阈值电压变化量ΔV为0.1V。
优选地，读操作的次数n的最大值为70。
优选地，区间范围为所述区间范围为Vread n至Vread n+1或Vread n-1至Vread n。
优选地，误差允许范围为0至72比特。
综上所述，本发明提供的NAND Flash存储器读阈值电压修复方法，在NAND Flash存储器中选取若干测试样本，即若干Page，在每一Page中写入若干比特的待写数据，并在存储单元阈值区内不同的测试阈值电压下，计算由Page读出的比特变化量，获取未补偿前Page的读取电压，根据读取电压和比特变化量确定此Page的读取电压变化方向，并在合理区间内确定此Page的补偿读取电压，测试补偿电压是否有效，若有效，则循环上述操作，直至获得最后一个Page的补偿读取电压，根据之前确认有效的补偿读取电压和测试样本中最后一个Page的补偿读取电压，确定最佳读取电压，最佳读取电压对选出的测试样本均有效，从而更加匹配整个NAND Flash存储器，提高经过较多次写入和擦除操作后，NAND Flash存储器读操作的正确率。
附图说明
图1是本发明中NAND Flash存储器读阈值电压修复方法步骤流程图；
图2是在多次写入或读出操作后，实际读取电压相较于初始设置的读取电压发生变化的关系示意图；
图3是本发明一个具体实施例的示意图。
具体实施方式
下面结合附图说明根据本发明的具体实施方式。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
NAND Flash存储器的存储单元为浮栅晶体管，其数据存储是通过改变存储单元的阈值电压实现的，具体地，数据写入是在强电场下利用电子隧穿的量子效应改变使带电粒子进入浮栅层，以改变浮栅晶体管的阈值电压。
通常芯片出厂前都需要进行老化测试以检测芯片的可靠性，即在高温环境下使芯片重复进行写入和擦除操作以实现检测芯片寿命；在测试过程中由于环境温度较高并且执行多次操会导致少数电子留在存储单元的浮栅层，永久的改变了存储单元的阈值特性，级别之间甚至出现重叠。如图2所示，实线代表原先设定的读取电压，虚线代表最佳的读取电压，此时原先设定的读取电压不再是最佳的读取电压；读取操作时将会出现误判导致出现较多的Fail Bit，即写入数据与读出数据不同。
为了克服NAND Flash存储器在进行较多次写入和擦除操作后，再进行读取操作会出现读出错误的技术问题，本发明提供的一种NAND Flash存储器读阈值电压修复方法；通过在NAND Flash存储器中选取若干测试样本，以测试样本表征NAND Flash存储器的特性，对测试样本在不同条件下进行写入或读出操作，得出每个测试样本对应的若干补偿读取电压，并根据若干补偿读取电压，获取最佳读取电压，最佳读取电压对所有测试样本均有效，从而兼顾不同Page对应的读取电压可能不同的情况，使得NAND Flash存储器读操作的正确率得以提升。
具体地，本发明所述的NAND Flash存储器读阈值电压修复方法，如图1所示，步骤包括：
S1、选取NAND Flash存储器中的若干Block，并在选出的每一Block中选取若干Page；
本步骤中，NAND Flash存储器包括若干个Block，Block是NAND Flash存储器中最小的可擦除单元；同时，每个Block由若干个Page组成；而这若干个Page彼此之间的阈值特性可能不同，具体参见图3，图3中读取电压1至读取电压7分别代表Page对应的7个读阈值电压，上页、中页和下页分别为Block中的3个不同的Page；在横坐标表示内容相同的情况下；不同Page对应的读取电压1至读取电压7并不分别重合，可以看出Page彼此之间的阈值特性可能不同；为使得由NAND Flash存储器中选出的若干Page能够代表NAND Flash存储器整体的特性，可采用随机抽取、分层抽取等方式；选出的Page总数和位置可根据实际工况设置。
S2、在选出的每一Page中写入若干比特的待写数据；
本步骤中，对选出的所有Page进行写入操作，即在每一个Page中写入若干比特的待写数据；具体地，若在每一个Page中写入N比特的待写数据，则N比特的待写数据使得该Page的阈值状态均匀的分布在这2N个级别中，便于后续可以准确对此Page中每一个级别对应的读取电压进行补偿操作。
S3、对NAND Flash存储器设置不同的测试阈值电压，并在SLC模式下，基于不同的测试阈值电压，对其中一Page进行若干次读操作，并计算每一测试阈值电压值对应的比特变化量；
需要说明的是，SLC模式为传统的单级别存储单元，在此模式下存储单元仅含有一个读阈值电压，即只能存储一个比特的数据。
进一步地，获得每一测试阈值电压值对应的比特变化量的步骤包括：
S31、设置初始的测试阈值电压V1，并设置测试阈值电压变化量ΔV；其中，优选地，初始的测试阈值电压V1为-1.5V，测试阈值电压变化量ΔV为0.1V。
S32、计算Page对应的测试阈值电压Vn，测试阈值电压Vn的计算公式为：
Vn=V1+（n-1）ΔV，其中，n为读操作的次数，n=1，2，3……；优选地，读操作的次数n的最大值为70。
S33、基于测试阈值电压Vn，对其中一Page进行读操作，记录读操作后输出的不为0的比特个数；
本步骤中，在步骤S2中，为选出的每一Page中写入若干比特的待写数据，即每一个Page中存储有若干比特的待写数据，也就是说每一个Page对应2N个读取电压；而采用SLC模式对此Page进行读操作时，此Page仅有一个读阈值电压，若加在栅极上实际的读取电压高于此读阈值电压，则可将低于此读阈值电压对应的全部数据读出，若低于则不能读出；
本步骤中，基于不同的测试阈值电压Vn，对此Page进行读操作，即每次读操作前将此Page在SLC模式下对应的读阈值电压修改为对应的测试阈值电压Vn；这样对此Page进行n次读操作后，可获得每个测试阈值电压Vn对应读出的不为0的比特个数。
S34、循环以上两步操作，获得若干测试阈值电压Vn对应的若干比特个数；并根据若干比特个数，计算每一测试阈值电压值对应的比特变化量。
本步骤中，根据步骤S33中获得的每个测试阈值电压Vn对应读出的不为0的比特个数，可得到每个测试阈值电压Vn相较于与之相邻的前一个测试阈值电压Vn-1的差值，即比特变化量。
S4、获取此Page对应的若干读取电压Vread，并根据若干读取电压，获取与每一读取电压Vread对应的比特变化量；
其中，具体地，获取与每一读取电压Vread对应的比特变化量的步骤包括：
S41、获取未补偿前的Page对应的若干读取电压Vread；
本步骤中，在步骤S2中，为选出的每一Page中写入N比特的待写数据，即未补偿前每一个Page均对应2N个读取电压Vread；为确定此Page在多次写入或读出操作后，实际读取电压相较于初始设置的读取电压的变化方向，需要先获取初始设置的读取电压。
S42、计算一读取电压Vread与若干测试阈值电压Vn差的绝对值；并选取与此读取电压Vread差的绝对值最小的测试阈值电压Vn；
S43、循环上一步操作若干次，得到与每一读取电压Vread对应的测试阈值电压Vn；并得到与每一读取电压Vread对应的比特变化量。
采用上述技术方案，步骤S42和S43获得与每一初始设置的读取电压对应的测试阈值电压Vn和比特变化量，以对应的测试阈值电压Vn和比特变化量表征此读取电压的特性，便于后续得出每一Page对应的变化后的补偿读取电压。
S5、根据每一读取电压Vread对应的比特变化量，获取与之对应的补偿读取电压，并基于补偿读取电压，对NAND Flash存储器进行补偿操作，判断此补偿读取电压是否有效；
本步骤中，获得Page对应的补偿读取电压后，需要判断补偿读取电压是否有效，即需要通过发送命令将补偿读取电压写入NAND Flash存储器对应的寄存器中，此寄存器用来控制栅极设置电压的大小；待写入成功后，对此Page进行读操作，将读出的数据与此Page写入的数据进行比较，若错误的比特数目较少，在误差允许范围内，则说明有效；若错误的比特数目较多，则无效。
其中，具体地，根据每一读取电压Vread对应的比特变化量，获取与之对应的补偿读取电压的步骤包括：
S51、对一读取电压Vread对应的比特变化量，以及与此读取电压Vread相邻的测试阈值电压Vread-ΔV和测试阈值电压Vread+ΔV对应的比特变化量进行比较，获得补偿读取电压相对于此读取电压Vread的变化方向；
进一步地，获得补偿读取电压相对于此读取电压Vread的变化方向的步骤包括：
S511、对一读取电压Vread对应的比特变化量，以及与此读取电压Vread相邻的测试阈值电压Vread-ΔV对应的比特变化量进行比较；
S512、若测试阈值电压Vread-ΔV对应的比特变化量小于此读取电压Vread对应的比特变化量，则补偿读取电压相对于此读取电压Vread向左变化；若不小于，则对此读取电压Vread对应的比特变化量，以及与此读取电压Vread相邻的测试阈值电压Vread+ΔV对应的比特变化量进行比较；
S513、若测试阈值电压Vread+ΔV对应的比特变化量小于此读取电压Vread对应的比特变化量，则补偿读取电压相对于此读取电压Vread向右变化；若不小于，则补偿读取电压相对于此读取电压Vread未发生变化，即维持原有Vread值不变，该Page不需要进行读取电压Vread的补偿操作。
S52、在变化方向内，选取一定的区间范围，并在区间范围内，获取最小的比特变化量，以及与此比特变化量对应的测试阈值电压Vn，此测试阈值电压Vn即为补偿读取电压；其中，优选地，区间范围为Vread n至Vread n+1或Vread n-1至Vread n，即区间范围不超过相邻Vread的区间大小。
本步骤中，每一个Page中写入N比特的待写数据，则N比特的待写数据使得该Page的阈值状态均匀的分布在这2N个级别中，每个级别中存储单元的数量随阈值电压的变化呈峰状分布，各级别间存在间隙以防止出现读取数据错误，在间隙处的存储单元最少，通常此处电压为补偿读取电压，具体地，比特变化量可以间接反映存储单元的分布数量，因此最小的比特变化量就对应着最小数量的存储单元，即补偿读取电压的所在位置。
S53、循环上述操作，获得剩余每一读取电压Vread对应的补偿读取电压。
S6、若无效则重复上一操作，直至此补偿读取电压有效；若有效，则循环上述操作若干次，获得剩余每一Page对应的若干补偿读取电压，并根据若干补偿读取电压，获取最佳读取电压。
本步骤中，NAND Flash存储器包括若干个Block，同时，每个Block由若干个Page组成；而这若干个Page彼此之间的阈值特性可能不同，为使得获得的最佳读取电压对整个NAND Flash存储器均有效，则需要考虑代表NAND Flash存储器特性的测试样本中所有Page读取电压的变化情况。
其中，具体地，根据若干补偿读取电压，获取最佳读取电压的步骤包括：
S61、每次获得一Page对应的若干有效的补偿读取电压后，基于此若干补偿读取电压，对NAND Flash存储器进行补偿操作；
S62、对此Page，以及上一次进行补偿操作对应的Page进行若干次读操作，记录读操作后由上一次补偿操作对应的Page中读出的数据；并与上一次补偿操作对应的Page中写入的数据进行比较，得出错误比特数；
S63、若错误比特数在误差允许范围内，则将此Page对应的若干有效的补偿读取电压，作为执行过补偿操作的所有Page的补偿读取电压；若不在误差允许范围内，则重新计算补偿读取电压，计算公式为：
V=（Vbcn+Vbcn-1）/2，其中，V为重新计算后得到的补偿读取电压，Vbcn为此Page对应的补偿读取电压，Vbcn-1为上一次对应的Page对应的补偿读取电压；优选地，上述的误差允许范围为0至72比特，当然，误差允许范围还可以为任一测试允许读取误差范围，可以根据实际工况人为定义其大小。
S64、重复上述操作，直至对最后一个选出的Page进行上述操作，获得适配选出的所有Page的最佳读取电压。
下面给出一个本发明的具体实施例：
以存储容量为32GB的NAND Flash存储器为例，其含有2012个Block，每个Block中包含384个Page，每个Page含有18432个字节；抽选出Block地址为1、670和2011的Block，并且在这三个Block中选择Page地址为0、1和2的Page作为测试样本。
基于TLC模式，对上面选出的9个Page进行写操作，将3个Page大小的随机数据存入相应Block中，该随机数据使得被执行的存储单元的阈值状态均匀分布在这8个级别中，具体关系参见图3。
设置初始的测试阈值电压V1为-1.6V，每次读操作的测试阈值电压变化量ΔV为0.1V，读操作的次数n为71；基于不同的测试阈值电压，对Block地址为1，并且Page地址为0的Page进行71次读操作，并计算每一测试阈值电压值Vn对应的比特变化量；
获取并根据此Page对应的7个读取电压Vread，找到与这7个读取电压Vread相减绝对值最小的测试阈值电压值，从而获取与每一读取电压Vread对应的比特变化量；
根据每一读取电压Vread对应的比特变化量，判断相比于这7个读取电压Vread，实际的此Page对应的读取电压变化方向，并根据变化方向，在一定区间内，获取比特变化量最小的存储单元，此存储单元对应的电压，即为补偿读取电压，并基于补偿读取电压，对NANDFlash存储器进行补偿操作，判断此补偿读取电压是否有效；
若无效则重复上一操作，直至此补偿读取电压有效；若有效，则循环上述操作若干次，获得剩余8个Page对应的若干补偿读取电压，并根据若干补偿读取电压，最终获得对整个NAND Flash存储器中所有Page均适用的最佳读取电压。
综上所述，本发明提供的NAND Flash存储器读阈值电压修复方法，在NAND Flash存储器中选取若干测试样本，即若干Page，在每一Page中写入若干比特的待写数据，并在存储单元阈值区内不同的测试阈值电压下，计算由Page读出的比特变化量，获取未补偿前Page的读取电压，根据读取电压和比特变化量确定此Page的读取电压变化方向，并在合理区间内确定此Page的补偿读取电压，测试补偿电压是否有效，若有效，则循环上述操作，直至获得最后一个Page的补偿读取电压，根据之前确认有效的补偿读取电压和测试样本中最后一个Page的补偿读取电压，确定最佳读取电压，最佳读取电压对选出的测试样本均有效，从而更加匹配整个NAND Flash存储器，提高经过较多次写入和擦除操作后，NAND Flash存储器读操作的正确率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种NAND Flash存储器读阈值电压修复方法，其特征在于，步骤包括：
选取NAND Flash存储器中的若干Block，并在选出的每一所述Block中选取若干Page；
在选出的每一所述Page中写入若干比特的待写数据；
对所述NAND Flash存储器设置不同的测试阈值电压，并在SLC模式下，基于不同的所述测试阈值电压，对其中一所述Page进行若干次读操作，并计算每一所述测试阈值电压值对应的比特变化量；
获取此所述Page对应的若干读取电压Vread，并根据若干所述读取电压、与每一所述读取电压对应的所述测试阈值电压、以及与所述测试阈值电压对应的所述比特变化量，获取与每一所述读取电压对应的所述比特变化量；其中，所有所述测试阈值电压中，与一所述读取电压差的绝对值最小的所述测试阈值电压为此所述读取电压对应的所述测试阈值电压；
根据每一所述读取电压对应的所述比特变化量，获取与之对应的补偿读取电压，并基于所述补偿读取电压，对所述NAND Flash存储器进行补偿操作，判断此所述补偿读取电压是否有效；
若无效则重复上一操作，直至此所述补偿读取电压有效；若有效，则循环上述操作若干次，获得剩余每一所述Page对应的若干所述补偿读取电压，并根据若干所述补偿读取电压，获取最佳读取电压。
2.根据权利要求1所述的NAND Flash存储器读阈值电压修复方法，其特征在于，获得每一所述测试阈值电压值对应的比特变化量的步骤包括：
设置初始的所述测试阈值电压V1，并设置测试阈值电压变化量ΔV；
计算所述Page对应的所述测试阈值电压Vn，所述测试阈值电压Vn的计算公式为：
Vn＝V1+(n-1)ΔV，其中，n为读操作的次数，n＝1，2，3……；
基于所述测试阈值电压Vn，对其中一所述Page进行读操作，记录读操作后输出的不为0的比特个数；
循环以上两步操作，获得若干所述测试阈值电压Vn对应的若干所述比特个数；并根据若干所述比特个数，计算每一所述测试阈值电压值对应的比特变化量。
3.根据权利要求2所述的NAND Flash存储器读阈值电压修复方法，其特征在于，获取与每一所述读取电压Vread对应的所述比特变化量的步骤包括：
获取未补偿前的所述Page对应的若干所述读取电压Vread；
计算一所述读取电压Vread与若干所述测试阈值电压Vn差的绝对值；并选取与此所述读取电压Vread差的绝对值最小的所述测试阈值电压Vn；
循环上一步操作若干次，得到与每一所述读取电压Vread对应的所述测试阈值电压Vn；并得到与每一所述读取电压Vread对应的比特变化量。
4.根据权利要求2所述的NAND Flash存储器读阈值电压修复方法，其特征在于，根据每一所述读取电压Vread对应的所述比特变化量，获取与之对应的补偿读取电压的步骤包括：
对一所述读取电压Vread对应的所述比特变化量，以及与此所述读取电压Vread相邻的测试阈值电压Vread-ΔV和测试阈值电压Vread+ΔV对应的所述比特变化量进行比较，获得所述补偿读取电压相对于此所述读取电压Vread的变化方向；
在所述变化方向内，选取一定的区间范围，并在所述区间范围内，获取最小的所述比特变化量，以及与此所述比特变化量对应的测试阈值电压Vn，此所述测试阈值电压Vn即为所述补偿读取电压；
循环上述操作，获得剩余每一所述读取电压Vread对应的补偿读取电压。
5.根据权利要求4所述的NAND Flash存储器读阈值电压修复方法，其特征在于，获得所述补偿读取电压相对于此所述读取电压Vread的变化方向的步骤包括：
对一所述读取电压Vread对应的所述比特变化量，以及与此所述读取电压Vread相邻的测试阈值电压Vread-ΔV对应的所述比特变化量进行比较；
若测试阈值电压Vread-ΔV对应的所述比特变化量小于此所述读取电压Vread对应的所述比特变化量，则所述补偿读取电压相对于此所述读取电压Vread向左变化；若不小于，则对此所述读取电压Vread对应的所述比特变化量，以及与此所述读取电压Vread相邻的测试阈值电压Vread+ΔV对应的所述比特变化量进行比较；
若测试阈值电压Vread+ΔV对应的所述比特变化量小于此所述读取电压Vread对应的所述比特变化量，则所述补偿读取电压相对于此所述读取电压Vread向右变化；若不小于，则所述补偿读取电压相对于此所述读取电压Vread未发生变化。
6.根据权利要求1所述的NAND Flash存储器读阈值电压修复方法，其特征在于，根据若干所述补偿读取电压，获取最佳读取电压的步骤包括：
每次获得一所述Page对应的若干有效的所述补偿读取电压后，基于此若干所述补偿读取电压，对所述NAND Flash存储器进行补偿操作；
对此所述Page，以及上一次进行补偿操作对应的所述Page进行若干次读操作，记录所述读操作后由上一次补偿操作对应的所述Page中读出的数据；并与上一次补偿操作对应的所述Page中写入的数据进行比较，得出错误比特数；
若所述错误比特数在误差允许范围内，则将此所述Page对应的若干有效的所述补偿读取电压，作为执行过补偿操作的所有所述Page的补偿读取电压；若不在误差允许范围内，则重新计算所述补偿读取电压，计算公式为：
V＝(Vbcn+Vbcn-1)/2，其中V为重新计算后得到的所述补偿读取电压，Vbcn为此所述Page对应的所述补偿读取电压，Vbcn-1为上一次补偿操作对应的所述Page对应的所述补偿读取电压；
重复上述操作，直至对最后一个选出的所述Page进行上述操作，获得适配选出的所有所述Page的最佳读取电压。
7.根据权利要求2所述的NAND Flash存储器读阈值电压修复方法，其特征在于，初始的所述测试阈值电压V1为-1.5V，所述测试阈值电压变化量ΔV为0.1V。
8.根据权利要求2所述的NAND Flash存储器读阈值电压修复方法，其特征在于，所述读操作的次数n的最大值为70。
9.根据权利要求4所述的NAND Flash存储器读阈值电压修复方法，其特征在于，所述区间范围为Vreadn至Vreadn+1或Vreadn-1至Vreadn。
10.根据权利要求权利要求6所述的NAND Flash存储器读阈值电压修复方法，其特征在于，所述误差允许范围为0至72比特。
CN201910940861.0A 2019-09-30 2019-09-30 一种NAND Flash存储器读阈值电压修复方法 Active CN110706735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910940861.0A CN110706735B (zh) 2019-09-30 2019-09-30 一种NAND Flash存储器读阈值电压修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910940861.0A CN110706735B (zh) 2019-09-30 2019-09-30 一种NAND Flash存储器读阈值电压修复方法

Publications (2)

Publication Number Publication Date
CN110706735A CN110706735A (zh) 2020-01-17
CN110706735B true CN110706735B (zh) 2021-09-14

Family

ID=69197393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910940861.0A Active CN110706735B (zh) 2019-09-30 2019-09-30 一种NAND Flash存储器读阈值电压修复方法

Country Status (1)

Country Link
CN (1) CN110706735B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216333B (zh) * 2020-09-30 2024-02-06 深圳市宏旺微电子有限公司 芯片测试方法及装置
CN112486748B (zh) * 2020-11-30 2024-04-09 北京泽石科技有限公司 测试系统及其测试方法
CN112562766B (zh) * 2020-12-23 2024-08-09 苏州大普微电子科技有限公司 一种重读管理方法、固态硬盘控制器及固态硬盘

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377959A (zh) * 2007-08-30 2009-03-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN101465152A (zh) * 2007-12-20 2009-06-24 三星电子株式会社 用于分析读取失败的半导体存储设备和该设备的操作方法
EP2337030B1 (en) * 2006-05-15 2016-03-23 Apple Inc. Maintenance operations for multi-level data storage cells
CN107068187A (zh) * 2016-02-11 2017-08-18 希捷科技有限公司 似然值指派针对每一读取重试在不同读取电压处改变正负号的读取重试操作
CN110197690A (zh) * 2018-02-26 2019-09-03 三星电子株式会社 非易失性存储器器件及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8510637B2 (en) * 2010-04-14 2013-08-13 Phison Electronics Corp. Data reading method, memory storage apparatus and memory controller thereof
TWI447733B (zh) * 2010-04-14 2014-08-01 Phison Electronics Corp 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2337030B1 (en) * 2006-05-15 2016-03-23 Apple Inc. Maintenance operations for multi-level data storage cells
CN101377959A (zh) * 2007-08-30 2009-03-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN101465152A (zh) * 2007-12-20 2009-06-24 三星电子株式会社 用于分析读取失败的半导体存储设备和该设备的操作方法
CN107068187A (zh) * 2016-02-11 2017-08-18 希捷科技有限公司 似然值指派针对每一读取重试在不同读取电压处改变正负号的读取重试操作
CN110197690A (zh) * 2018-02-26 2019-09-03 三星电子株式会社 非易失性存储器器件及其操作方法

Also Published As

Publication number Publication date
CN110706735A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN110706735B (zh) 一种NAND Flash存储器读阈值电压修复方法
CN107452421B (zh) 固态储存装置及其状态预测方法
US7532520B2 (en) Semiconductor memory device and control method of the same
US5657332A (en) Soft errors handling in EEPROM devices
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
CN100573720C (zh) 快闪存储器装置的编程方法
US7835190B2 (en) Methods of erase verification for a flash memory device
US20070141731A1 (en) Semiconductor memory with redundant replacement for elements posing future operability concern
CN108847267B (zh) 一种基于错误模式的闪存寿命测试方法
US8498153B2 (en) Semiconductor memory device and method of operating the same
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
JP2007512639A (ja) 基準電圧を決定する方法、回路、及びシステム
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
JP2007510253A (ja) 不揮発性メモリアレイの読み取り誤り検出のための方法、回路、及びシステム
US20120250412A1 (en) Flash memory apparatus and method for generating read voltage thereof
KR20120024256A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN113724768B (zh) 半导体存储装置及读取方法
US9007826B2 (en) Non-volatile semiconductor memory device
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US7974131B2 (en) Nonvolatile memory comprising a circuit capable of memory life time recognizing
JP3725581B2 (ja) セルの判別方法とその消去方法，および，それらの方法に用いられるメモリ・デバイスとそのメモリ・デバイスを用いた集積回路
US9401217B2 (en) Flash memory with improved read performance
US8385129B2 (en) Semiconductor memory device and control method thereof
WO2010131198A2 (en) A method circuit and system for operating an array of non-volatile memory ("nvm") cells and a corresponding nvm device
CN107305786B (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant