CN108428467B - 读取电压追踪方法、存储器储存装置及控制电路单元 - Google Patents

Abstract

本发明提供一种读取电压追踪方法、存储器储存装置及控制电路单元。所述方法包括获取对应多个电压调整值的多个检测读取电压，以及根据所述电压调整值获取最佳读取电压。所述获取检测读取电压的步骤包括根据第一电压调整值来调整第一检测读取电压以获取第二检测读取电压，以及根据第二电压调整值来调整第二检测读取电压以获取第三检测读取电压，其中第一检测读取电压为预设的检测读取电压，第一电压调整值为预设的电压调整值，第一电压调整值与第二电压调整值不同。

Description

读取电压追踪方法、存储器储存装置及控制电路单元

技术领域

本发明涉及一种读取电压追踪方法，尤其涉及一种用于可复写式非易失性存储器模块的读取电压追踪方法、存储器储存装置及控制电路单元。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器模块作为储存媒体的存储器储存装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。

在某些支持错误更正的存储器储存装置中，数据会先经过编码然后才会被储存。当读取数据时，存储器储存装置会根据预设的读取电压来读取数据，并对所读取的数据执行解码操作。然而，随着存储器储存装置中的存储器模块的可靠度下降，使用预设的读取电压所读出的数据可能会存在过多的错误二进制位以致于解码失败。一般来说，存储器储存装置会通过执行最佳读取电压追踪(track)操作来找出最佳读取电压。

在最佳读取电压追踪操作中，存储器储存装置会使用多个不同的读取电压来读取存储器模块中的数据以找出最佳读取电压。传统上，用于执行最佳读取电压追踪操作的多个不同的读取电压是根据固定的电压调整值来调整预设的读取电压而得。但由于固定的电压调整值无法随着存储单元的阈值电压分布的实际偏移状况而调整，以致于所找出的最佳读取电压不够精确，同时也造成最佳读取电压追踪操作的执行效率下降。

发明内容

本发明提供一种读取电压追踪方法、存储器储存装置及存储器控制电路单元，可提高最佳读取电压的追踪效率与精准度。

本发明的一范例实施例提供一种用于包括多个存储单元的可复写式非易失性存储器模块的读取电压追踪方法。本方法包括获取多个检测读取电压，其中所述检测读取电压对应多个电压调整值。本方法也包括根据电压调整值从检测读取电压中获取最佳读取电压。上述的获取检测读取电压的步骤包括根据对应检测读取电压中的第一检测读取电压的第一电压调整值来调整第一检测读取电压以获取检测读取电压中的第二检测读取电压，并且根据对应第二检测读取电压的第二电压调整值来调整第二检测读取电压以获取检测读取电压中的第三检测读取电压。第一检测读取电压为预设的检测读取电压。第一电压调整值为预设的电压调整值。并且，第一电压调整值与第二电压调整值不同。

在本发明的一范例实施例中，上述的获取检测读取电压的步骤还包括：施予第一检测读取电压至所述存储单元的多个第一存储单元以读取第一数据，并且根据第一数据计算第一存储单元中被识别为第一状态的存储单元的第一数目；施予第二检测读取电压至第一存储单元以读取第二数据，并且根据第二数据计算第一存储单元中被识别为第一状态的存储单元的第二数目；根据第一数目与第二数目获取第一差异值；以及根据第一差异值决定第二电压调整值。

在本发明的一范例实施例中，上述的根据第一数目与第二数目获取第一差异值的步骤包括：计算第一数目与第二数目的数目差值；以及计算数目差值与第一电压调整值的比值以获取第一差异值。

在本发明的一范例实施例中，上述的根据电压调整值从检测读取电压中获取最佳读取电压的步骤包括：判断第一差异值是否为最小差异值；以及当判断出第一差异值为最小差异值时，设定第二检测读取电压为最佳读取电压。

在本发明的一范例实施例中，上述的获取检测读取电压的步骤还包括：施予第三检测读取电压至第一存储单元以读取第三数据，并且根据第三数据计算第一存储单元中被识别为第一状态的存储单元的第三数目；根据第二数目与第三数目获取第二差异值；以及根据第二差异值决定对应第三检测读取电压的第三电压调整值。并且，第一差异值大于所述第二差异值，且第二电压调整值大于第三电压调整值。

在本发明的一范例实施例中，上述的读取电压追踪方法还包括设定电压调整门槛值。此外，上述的根据第一差异值决定第二电压调整值的步骤包括：倘若第二电压调整值大于电压调整门槛值，决定第二电压调整值为电压调整门槛值。

本发明的一范例实施例提供一种存储器储存装置，包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元耦接至主机系统。存储器控制电路单元耦接至连接接口单元与可复写式非易失性存储器模块。存储器控制电路单元用以获取多个检测读取电压，并且检测读取电压对应多个电压调整值。存储器控制电路单元也用以根据电压调整值从检测读取电压中获取最佳读取电压。在所述获取检测读取电压的操作中，存储器控制电路单元用以根据对应检测读取电压中的第一检测读取电压的第一电压调整值来调整第一检测读取电压以获取检测读取电压中的第二检测读取电压，并且根据对应第二检测读取电压的第二电压调整值来调整第二检测读取电压以获取检测读取电压中的第三检测读取电压。第一检测读取电压为预设的检测读取电压。第一电压调整值为预设的电压调整值。并且，第一电压调整值与第二电压调整值不同。

在本发明的一范例实施例中，在所述获取检测读取电压的操作中，上述的存储器控制电路单元还用以下达一读取指令序列以指示施予第一检测读取电压至所述存储单元的多个第一存储单元以读取第一数据，并且根据第一数据计算第一存储单元中被识别为第一状态的存储单元的第一数目。再者，上述的存储器控制电路单元也用以下达另一读取指令序列以指示施予第二检测读取电压至第一存储单元以读取第二数据，并且根据第二数据计算第一存储单元中被识别为所述第一状态的存储单元的第二数目。此外，上述的存储器控制电路单元还用以根据第一数目与第二数目获取第一差异值，并且根据第一差异值决定第二电压调整值。

在本发明的一范例实施例中，在所述根据第一数目与第二数目获取第一差异值的操作中，上述的存储器控制电路单元用以计算第一数目与第二数目的数目差值，并且计算数目差值与第一电压调整值的比值以获取第一差异值。

在本发明的一范例实施例中，在所述根据电压调整值从检测读取电压中获取最佳读取电压的操作中，上述的存储器控制电路单元用以判断第一差异值是否为最小差异值。并且当判断出第一差异值为最小差异值时，上述的存储器控制电路单元用以设定第二检测读取电压为最佳读取电压。

在本发明的一范例实施例中，在所述获取多个检测读取电压的操作中，上述的存储器控制电路单元还用以下达另一读取指令序列以指示施予第三检测读取电压至第一存储单元以读取第三数据，并且根据第三数据计算第一存储单元中被识别为第一状态的存储单元的第三数目。再者，上述的存储器控制电路单元还用以根据第二数目与第三数目获取第二差异值，并且根据第二差异值决定对应第三检测读取电压的第三电压调整值。并且，第一差异值大于第二差异值，且第二电压调整值大于第三电压调整值。

在本发明的一范例实施例中，上述的存储器控制电路单元还用以设定电压调整门槛值。而在所述根据第一差异值决定第二电压调整值的操作中，倘若第二电压调整值大于电压调整门槛值，上述的存储器控制电路单元用以决定第二电压调整值为电压调整门槛值。

本发明的一范例实施例提供一种用于控制可复写式非易失性存储器模块的存储器控制电路单元。本存储器控制电路单元包括主机接口、存储器接口与存储器管理电路。主机接口用以耦接主机系统。存储器接口用以耦接至可复写式非易失性存储器模块。存储器管理电路耦接至主机接口与存储器接口。存储器管理电路用以获取多个检测读取电压，并且检测读取电压对应多个电压调整值。存储器管理电路也用以根据电压调整值从检测读取电压中获取最佳读取电压。在所述获取检测读取电压的操作中，存储器管理电路用以根据对应检测读取电压中的第一检测读取电压的第一电压调整值来调整第一检测读取电压以获取检测读取电压中的第二检测读取电压，并且根据对应第二检测读取电压的第二电压调整值来调整第二检测读取电压以获取检测读取电压中的第三检测读取电压。第一检测读取电压为预设的检测读取电压。第一电压调整值为预设的电压调整值。并且，第一电压调整值与第二电压调整值不同。

在本发明的一范例实施例中，在所述获取检测读取电压的操作中，上述的存储器管理电路还用以下达一读取指令序列以指示施予第一检测读取电压至所述存储单元的多个第一存储单元以读取第一数据，并且根据第一数据计算第一存储单元中被识别为第一状态的存储单元的第一数目。再者，上述的存储器管理电路也用以下达另一读取指令序列以指示施予第二检测读取电压至第一存储单元以读取第二数据，并且根据第二数据计算第一存储单元中被识别为所述第一状态的存储单元的第二数目。此外，上述的存储器管理电路还用以根据第一数目与第二数目获取第一差异值，并且根据第一差异值决定第二电压调整值。

在本发明的一范例实施例中，在所述根据第一数目与第二数目获取第一差异值的操作操作中，上述的存储器管理电路用以计算第一数目与第二数目的数目差值，并且计算数目差值与第一电压调整值的比值以获取第一差异值。

在本发明的一范例实施例中，在所述根据电压调整值从检测读取电压中获取最佳读取电压的操作中，上述的存储器管理电路用以判断第一差异值是否为最小差异值。并且，当判断出第一差异值为最小差异值时，上述的存储器管理电路用以设定第二检测读取电压为最佳读取电压。

在本发明的一范例实施例中，在所述获取多个检测读取电压的操作中，上述的存储器管理电路还用以下达另一读取指令序列以指示施予第三检测读取电压至第一存储单元以读取第三数据，并且根据第三数据计算第一存储单元中被识别为第一状态的存储单元的第三数目。再者，上述的存储器管理电路还用以根据第二数目与第三数目获取第二差异值，并且根据第二差异值决定对应第三检测读取电压的第三电压调整值。并且，第一差异值大于第二差异值，且第二电压调整值大于第三电压调整值。

在本发明的一范例实施例中，上述的存储器管理电路还用以设定电压调整门槛值。而在所述根据第一差异值决定第二电压调整值的操作中，倘若第二电压调整值大于电压调整门槛值，上述的存储器管理电路用以决定第二电压调整值为电压调整门槛值。

基于上述，本发明根据连续使用的两个检测读取电压之间的区间差异值来动态地调整用以获取下一个使用的检测读取电压的电压调整值，可提升寻找最佳读取电压的效率以及所找出的最佳读取电压的精准度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的一范例实施例所示出的主机系统、存储器储存装置及输入输出(I/O)装置的示意图。

图2是根据本发明的另一范例实施例所示出的主机系统、存储器储存装置及输入输出(I/O)装置的示意图。

图3是根据本发明的另一范例实施例所示出的主机系统与存储器储存装置的示意图。

图4是根据本发明的一范例实施例所示出的主机系统与存储器储存装置的概要方块图。

图5是根据本发明的一范例实施例所示出之存储器控制电路单元的概要方块图。

图6是根据本发明的一范例实施例所示出的存储单元的阈值电压分布的示意图。

图7是根据本发明的一范例实施例所示出的追踪读取电压的示意图。

图8是根据本发明的另一范例实施例所示出的追踪读取电压的示意图。

图9是根据本发明一范例实施例所示出的读取电压追踪方法的流程图。

图10是根据本发明另一范例实施例所示出的读取电压追踪方法的流程图。

附图标记说明：

10：存储器储存装置；

11：主机系统；

110：系统总线；

111：处理器；

112：随机存取存储器；

113：只读存储器；

114：数据传输接口；

12：输入输出(I/O)装置；

20：主机板；

201：U盘；

202：存储卡；

203：固态硬盘；

204：无线存储器储存装置；

205：全球定位系统模块；

206：网络接口卡；

207：无线传输装置；

208：键盘；

209：屏幕；

210：喇叭；

32：SD卡；

33：CF卡；

34：嵌入式存储器；

341：嵌入式多媒体卡；

342：嵌入式多芯片封装存储器；

402：连接接口单元；

404：存储器控制电路单元；

406：可复写式非易失性存储器模块；

502：存储器管理电路；

504：主机接口；

506：存储器接口；

508：错误检查与校正电路；

510：缓冲存储器；

512：电源管理电路；

610、620、610’、620’：状态；

601、602：读取电压；

701、702、801、802：阈值电压分布图；

VT(1)～VT(11)：检测读取电压；

VA(1)～VA(5)、VA(7)～VT(10)：电压调整值；

D(1)～D(5)、D(7)～D(10)：差异值；

C(1)、C(2)：存储单元数目；

CD(1)：数目差值；

S901：获取多个检测读取电压，其中所述检测读取电压对应多个电压调整值，并且所述电压调整值之中至少包括两个不同的电压调整值的步骤；

S903：根据所述电压调整值从所述检测读取电压中获取最佳读取电压的步骤；

S1001：施予第一检测读取电压至第一存储单元以读取第一数据，并且根据第一数据计算第一存储单元中被识别为第一状态的存储单元的第一数目的步骤；

S1003：根据对应第一检测读取电压的第一电压调整值来调整第一检测读取电压以获取第二检测读取电压的步骤；

S1005：施予第二检测读取电压至第一存储单元以读取第二数据，并且根据第二数据计算第一存储单元中被识别为第一状态的存储单元的第二数目的步骤；

S1007：根据第一数目与第二数目获取第一差异值的步骤；

S1009：判断第一差异值是否为目前最小差异值的步骤；

S1011：将第二检测读取电压记录为预定最佳读取电压的步骤；

S1013：根据第一差异值决定对应第二检测读取电压的第二电压调整值，并且根据第二电压调整值来调整第二检测读取电压以获取第三检测读取电压的步骤；

S1015：施予第三检测读取电压至第一存储单元以读取第三数据，并且根据第三数据计算第一存储单元中被识别为第一状态的存储单元的第三数目的步骤；

S1017：将已记录的预定最佳读取电压设定为最佳读取电压的步骤。

具体实施方式

一般而言，存储器储存装置(也称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路单元)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。

图1是根据一范例实施例所示出的主机系统、存储器储存装置及输入输出(I/O)装置的示意图，且图2是根据另一范例实施例所示出的主机系统、存储器储存装置及输入输出(I/O)装置的示意图。

请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器 (randomaccess memory,RAM)112、只读存储器(read only memory,ROM) 113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113 及数据传输接口114都耦接至系统总线(system bus)110。

在本范例实施例中，主机系统11是通过数据传输接口114与存储器储存装置10耦接。例如，主机系统11可通过数据传输接口114将数据写入至存储器储存装置10或从存储器储存装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12耦接。例如，主机系统11可通过系统总线 110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在本范例实施例中，处理器111、随机存取存储器112、只读存储器113 及数据传输接口114是可设置在主机系统11的主机板20上。数据传输接口 114的数目可以是一或多个。通过数据传输接口114，主机板20可以通过有线或无线方式耦接至存储器储存装置10。存储器储存装置10可例如是U盘 201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器储存装置204。无线存储器储存装置204可例如是近距离无线通讯(Near FieldCommunication Storage,NFC)存储器储存装置、无线传真(WiFi)存储器储存装置、蓝牙(Bluetooth)存储器储存装置或低功耗蓝牙存储器储存装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器储存装置。此外，主机板20也可以通过系统总线110耦接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器储存装置204。

在一范例实施例中，所提及的主机系统为可实质地与存储器储存装置配合以储存数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据另一范例实施例所示出的主机系统与存储器储存装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄像机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器储存装置30可为其所使用的SD卡32、CF卡33或嵌入式存储器34等各式非易失性存储器储存装置。嵌入式存储器34包括嵌入式多媒体卡(embedded MMC,eMMC)341和/或嵌入式多芯片封装存储器(embedded Multi Chip Package,eMCP)342等各类型将存储器模块直接耦接在主机系统的基板上的嵌入式存储器。

图4是根据一范例实施例所示出的主机系统与存储器储存装置的概要方块图。

请参照图4，存储器储存装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。

在本范例实施例中，连接接口单元402是相容于串行高级技术附件(SerialAdvanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并行高级技术附件(Parallel Advanced TechnologyAttachment,PATA)标准、电气和电子工程师协会 (Institute of Electrical andElectronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral ComponentInterconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra HighSpeed-II,UHS-II)接口标准、安全数码(Secure Digital,SD)接口标准、记忆棒(MemoryStick,MS) 接口标准、多芯片封装(Multi-Chip Package)接口标准、多媒体储存卡(MultiMedia Card,MMC)接口标准、嵌入式多媒体储存卡(Embedded Multimedia Card,eMMC)接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、嵌入式多芯片封装(embedded Multi Chip Package,eMCP)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元 402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402 是布设在一包含存储器控制电路单元的芯片外。

存储器控制电路单元404用以执行以硬体型式或韧体型式操作的多个逻辑门或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与擦除等操作。

可复写式非易失性存储器模块406是耦接至存储器控制电路单元404并且用以储存主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell，SLC)NAND型快闪存储器模块(即，一个存储单元中可储存1个数据二进制位的快闪存储器模块)、多阶存储单元(Multi Level Cell，MLC)NAND型快闪存储器模块(即，一个存储单元中可储存2个数据二进制位的快闪存储器模块)、复数阶存储单元(Trinary Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可储存3 个数据二进制位的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

在本范例实施例中，可复写式非易失性存储器模块406的存储单元会构成多个实体程序化单元，并且这些实体程序化单元会构成多个实体擦除单元。例如，同一条字符线上的存储单元会组成一或多个实体程序化单元。倘若每一个存储单元可储存2个以上的数据二进制位，则同一条字符线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。举例而言， SLC NAND型快闪存储器的每个存储单元可储存1个二进制位的数据，因此，在SLC NAND型快闪存储器中，排列在同一条字符线上的数个存储单元是对应一个实体程序化单元。相对于SLC NAND型快闪存储器来说，MLC NAND 型快闪存储器的每个存储单元可储存2个二进制位的数据，其中每一个储存状态(即，“11”、“10”、“01”与“00”)包括最低有效二进制位(Least Significant Bit,LSB)以及最高有效二进制位(MostSignificant Bit,MSB)。例如，储存状态中从左侧算起的第1个二进制位的值为LSB，而从左侧算起的第2个二进制位的值为MSB。因此，排列在同一条字符线上的数个存储单元可组成2个实体程序化单元，其中由这些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元(low physical programming unit)，并且由这些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元(upper physical programming unit)。一般来说，在MLCNAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

类似地，在TLC NAND型快闪存储器中，每个存储单元可储存3个二进制位的数据，其中每一个储存状态(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括左侧算起的第1个二进制位的 LSB、从左侧算起的第2个二进制位的中间有效二进制位(Center Significant Bit,CSB)以及从左侧算起的第3个二进制位的MSB。因此，排列在同一条字符线上的数个存储单元可组成3个实体程序化单元，其中由这些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元，由这些存储单元的 CSB所组成的实体程序化单元称为中实体程序化单元，并且由这些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。

在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面(page) 或是实体扇(sector)。若实体程序化单元为实体页面，则这些实体程序化单元通常包括数据二进制位区与冗余(redundancy)二进制位区。数据二进制位区包含多个实体扇，用以储存使用者数据，而冗余二进制位区用以储存系统数据(例如，错误校正码)。在本范例实施例中，数据二进制位区包含32个实体扇，且一个实体扇的大小为512二进制位组(byte,B)。然而，在其他范例实施例中，数据二进制位区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体擦除单元为擦除的最小单位。也即，每一实体擦除单元含有最小数目的一并被擦除的存储单元。例如，实体擦除单元为实体区块(block)。

在本范例实施例中，可复写式非易失性存储器模块406中的每一个存储单元是以电压(也称为阈值电压)的改变来储存一或多个二进制位。具体来说，每一个存储单元的控制门极(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门极，可以改变电荷补捉层的电子量，进而改变存储单元的阈值电压。此改变阈值电压的操作也称为“把数据写入至存储单元”或“程序化存储单元”。随着阈值电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个储存状态。通过施予读取电压可以判断一个存储单元是属于哪一个储存状态，由此取得此存储单元所储存的一或多个二进制位。

图5是根据一范例实施例所示出的存储器控制电路单元的概要方块图。

请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506、缓冲存储器510、电源管理电路512与错误检查与校正电路508。

存储器管理电路502用以控制存储器控制电路单元404的整体操作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器储存装置10 操作时，这些控制指令会被执行以进行数据的写入、读取与擦除等操作。

在本范例实施例中，存储器管理电路502的控制指令是以固件形式来操作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器 (未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置10操作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与擦除等操作。

在本发明另一范例实施例中，存储器管理电路502的控制指令也可以程序码形式储存在可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404 被致能时，微处理器单元会先执行此驱动码段来将储存在可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转这些控制指令以进行数据的写入、读取与擦除等操作。

此外，在本发明另一范例实施例中，存储器管理电路502的控制指令也可以一硬体型式来操作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器擦除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器擦除电路与数据处理电路是耦接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块406的实体擦除单元；存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器擦除电路用以对可复写式非易失性存储器模块406下达擦除指令以将数据从可复写式非易失性存储器模块406中擦除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。

主机接口504是耦接至存储器管理电路502并且用以耦接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是相容于PATA标准、IEEE 1394 标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、 SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口506是耦接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块 406的数据会通过存储器接口506转换为可复写式非易失性存储器模块406 所能接受的格式。

缓冲存储器510是耦接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。

电源管理电路512是耦接至存储器管理电路502并且用以控制存储器储存装置10的电源。

错误检查与校正电路508是耦接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502 从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路508会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

以下描述存储器管理电路502、主机接口504与存储器接口506、缓冲存储器510、电源管理电路512与错误检查与校正电路508所执行的操作，也可参考为由存储器控制电路单元404所执行。

图6是根据本发明的一范例实施例所示出的存储单元的阈值电压分布的示意图，其中横轴代表存储单元的阈值电压，而纵轴代表存储单元个数。

请参照图6，假设状态610对应于二进制位“1”并且状态620对应于二进制位“0”。倘若某一个存储单元的阈值电压属于状态610，此存储单元所储存的是二进制位“1”；相对地，倘若某一个存储单元的阈值电压属于状态 620时，此存储单元所储存的是二进制位“0”。须注意的是，在本范例实施例中，阈值电压分布中的一个状态对应至一个二进制位值(即，“0”或“1”)，并且存储单元的阈值电压分布有两种可能的状态。然而，在其他范例实施例中，阈值电压分布中的每一个状态也可以对应至多个二进制位值并且存储单元的阈值电压的分布也可能有四种、八种或其他任意个状态。此外，本发明也不限制每一个状态所代表的二进制位。例如，在另一范例实施例中，状态 610也可以对应于二进制位“0”，而状态620则对应于二进制位“1”。

在本范例实施例中，当要从可复写式非易失性存储器模块406读取数据时，存储器管理电路502会发送一读取指令序列至可复写式非易失性存储器模块406。此读取指令序列用以指示可复写式非易失性存储器模块406从多个存储单元(也称为第一存储单元)读取数据。在本范例实施例中，第一存储单元是属于同一个实体程序化单元。然而，在另一范例实施例中，第一存储单元也可以是属于不同的实体程序化单元。在阈值电压分布未发生偏移的状况下，第一存储单元的阈值电压分布为状态610与状态620。根据此读取指令序列，可复写式非易失性存储器模块406可使用图6中的读取电压601 从第一存储单元读取数据。读取电压601可为预设读取电压，可用来识别第一存储单元的状态610与状态620。也就是说，第一存储单元中阈值电压小于读取电压601的存储单元会被导通，并且存储器管理电路502会读到二进制位“1”。相对地，第一存储单元中阈值电压大于读取电压601的存储单元不会被导通，并且存储器管理电路502会读到二进制位“0”。

然而，因为不同的因素，例如数据久置、存储单元磨耗及读取干扰等，会导致第一存储单元的阈值电压分布偏移，以致于使用读取电压601(例如预设读取电压)无法正确地识别出第一存储单元的储存状态。

假设第一存储单元的阈值电压分布已偏移，导致阈值电压分布的状态610 与620分别偏移为状态610’与620’。在此情况下，在第一存储单元中有一些存储单元所储存的应该是二进制位“1”(属于状态610’)，但其阈值电压大于所施加的读取电压601；或者，在第一存储单元中有一些存储单元所储存的应该是二进制位“0”(属于状态620’)，但其阈值电压小于所施加的读取电压601。换言之，通过施加读取电压601所读取的数据中，有部分的二进制位会有错误。因此，在从可复写式非易失性存储器模块406接收所读取的数据之后，错误检查与校正电路508会一并读取对应所读取数据的错误校正码以验证所读取数据中是否存在错误。若判定所读取数据中存在错误，则错误检查与校正电路508会执行解码操作来尝试校正所读取数据中的错误。而当所读取数据中的错误无法被错误检查与校正电路508正确地解码(例如所读取数据的错误二进制位数目超过错误检查与校正电路508的保护能力)时，会导致所读取数据无法被正确地校正而产生错误数据。

在本范例实施例中，当所读取的数据无法被正确地校正时，存储器管理电路502会执行最佳读取电压追踪操作来找出符合已偏移的阈值电压分布的最佳读取电压。在最佳读取电压追踪操作的执行过程中，存储器管理电路502 会使用多个检测读取电压来读取存储单元以找出最佳读取电压。特别是，存储器管理电路502会动态地调整用来获取下一个使用的检测读取电压的电压调整值。

具体而言，存储器管理电路502会根据连续使用的两个检测读取电压来决定用以获取下一个使用的检测读取电压的电压调整值。在本范例实施例中，存储器管理电路502会下达读取指令序列以指示施予检测读取电压至第一存储单元，并且判断第一存储单元中被识别为某个状态(也称第一状态)的存储单元的数目(也称第一状态存储单元数目)。接着，存储器管理电路502 会根据连续使用的两个检测读取电压所判断出的两个第一状态存储单元数目来计算出一个差异值。进而，存储器管理电路502会根据此差异值来决定一个新的电压调整值，并且根据此新的电压调整值来获取下一个使用的检测读取电压。

图7是根据本发明的一范例实施例所示出的追踪读取电压的示意图，其中横轴代表存储单元的阈值电压，而纵轴代表存储单元个数。在此，分布图 701是表示图6的第一存储单元的阈值电压分布的偏移状态，并且分布图702 则是基于分布图701的阈值电压分布执行积分运算后所获得的示意图，用来表示施予不同的阈值电压时被识别为状态“1”(或者被导通)的存储单元的总数目。

请参照图7，假设在最佳读取电压追踪操作的执行过程中，存储器管理电路502预设会使用6个检测读取电压来找出最佳读取电压。在本范例实施例中，存储器管理电路502会根据对应每一个检测读取电压的电压调整值来调整每一个检测读取电压以获得另一个检测读取电压。

在本范例实施例中，用来执行最佳读取电压追踪操作的第一个检测读取电压(例如检测读取电压VT(1))以及对应第一个检测读取电压的电压调整值(例如电压调整值VA(1))可以是在存储器储存装置10出厂前所决定的预设检测读取电压以及预设电压调整值。预设检测读取电压以及预设电压调整值可以是估计存储单元的阈值电压分布的偏移状况而设定的数值。例如，第一个检测读取电压可被预设为对应未偏移的阈值电压分布上的最左端点的电压值。以图6及图7为例，检测读取电压VT(1)(即第一个检测读取电压) 可预设为未偏移的第一存储单元的阈值电压分布610的最左端点所对应的阈值电压值。进而，存储器管理电路502可使用预设的电压调整值VA(1)来调整预设的检测读取电压VT(1)以获取检测读取电压VT(2)。在获取检测读取电压VT(2)之后，存储器管理电路502便可根据前述的差异值计算方法来获取后续使用的电压调整值VA(2)～VA(5)与检测读取电压VT(3)～VT(6)。

此外，存储器管理电路502还会计算施予一个检测读取电压时被识别为状态“1”的存储单元数目。举例而言，存储器管理电路502使用检测读取电压VT(1)来从第一存储单元中读取数据，并且根据所读取的数据判断出被识别为状态“1”的存储单元数目C(1)。接着，存储器管理电路502使用对应检测读取电压VT(1)的电压调整值VA(1)来调整检测读取电压VT(1)以获取下一个检测读取电压VT(2)，并且根据所读取的数据判断出被识别为状态“1”的存储单元数目C(2)。

在本范例实施例中，存储器管理电路502还会根据存储单元数目C(2)与存储单元数目C(1)来计算出代表检测读取电压VT(1)与检测读取电压VT(2) 之间的区间的差异值D(1)。例如，在一范例实施例中，存储器管理电路502 会计算存储单元数目C(2)与存储单元数目C(1)的数目差值CD(1)来作为差异值D(1)。

然而，本发明不限于此，在另一范例实施例中，存储器管理电路502会进一步计算数目差值CD(1)与电压调整值VA(1)的比值(也即在分布图702 中检测读取电压VT(1)至检测读取电压VT(2)的区间的斜率)来作为差异值D(1)。换句话说，存储器管理电路502也可计算在检测读取电压VT(1)与检测读取电压VT(2)之间单位电压区间内的存储单元数目增加量来代表检测读取电压VT(1)与检测读取电压VT(2)之间的区间的差异值D(1)。

然后，存储器管理电路502会根据所获得的差异值来决定获取下一个使用的检测读取电压的电压调整值。例如，当前使用的是检测读取电压VT(2)，存储器管理电路502会根据差异值D(1)来决定对应检测读取电压VT(2)的电压调整值VA(2)。基此，存储器管理电路502可根据电压调整值VA(2)来调整检测读取电压VT(2)以获得下一个使用的检测读取电压VT(3)。在本范例实施例中，倘若存储器管理电路502判断出差异值D(1)较大，则会设定相对较大的电压调整值VA(2)。反之，倘若存储器管理电路502判断出差异值较小，则会设定相对较小的电压调整值VA(2)。

例如，在一范例实施例中，存储器管理电路502可预先设定一个或多个预设差异门槛值，并且预先设定对应的预设调整比例。存储器管理电路502 可根据差异值是否大于预设差异门槛值来决定要使用的预设调整比例。例如，存储器管理电路502可预先设定一个预设差异门槛值。倘若差异值D(1)大于或等于此预设差异门槛值，存储器管理电路502可将电压调整值VA(1)乘以第一预设调整比例来获取电压调整值VA(2)。另一方面，倘若差异值D(1)小于预设差异门槛值，存储器管理电路502可将电压调整值VA(1)乘以第二预设调整比例来获取电压调整值VA(2)。上述的第一预设调整比例可设定为大于1的数值，而上述的第二预设调整比例可设定为小于1的数值。由此，存储器管理电路502可在判断出差异值为较大时依据放大比例来取得较大的电压调整值，而在判断出差异值为较小时依据缩小比例来取得较小的电压调整值。

此外，在另一范例实施例中，存储器管理电路502可以通过比较两个差异值的大小来决定出获取下一个使用的检测读取电压的电压调整值。例如，假设当前使用的是检测读取电压VT(3)，而差异值D(2)为代表检测读取电压 VT(3)与检测读取电压VT(2)之间的区间的差异值。倘若差异值D(2)大于差异值D(1)，存储器管理电路502会将对应检测读取电压VT(3)的电压调整值 VA(3)设定为相较于电压调整值VA(2)更大的数值。例如，存储器管理电路 502可将电压调整值VA(2)乘以大于1的调整比例来获取电压调整值VA(3)。此外，存储器管理电路502也可计算差异值D(2)与差异值D(1)的比值来作为调整比例，再将电压调整值VA(2)乘以所计算出的调整比例来获取电压调整值VA(3)。进而，存储器管理电路502可根据电压调整值VA(3)来调整检测读取电压VT(3)以获取下一个使用的检测读取电压VT(4)。

特别的是，存储器管理电路502还可预先设定一个电压调整门槛值，并且此电压调整值为不大于电压调整门槛值的数值。例如，假设存储器管理电路502根据差异值决定出电压调整值V。倘若存储器管理电路502判断出所决定的电压调整值V大于电压调整门槛值，则存储器管理电路502会将电压调整值V设定为电压调整门槛值。由此将电压调整值控制在一定的范围内。

需注意的是，上述根据差异值来决定电压调整值的方式仅为举例，本发明并不以此为限制。实际上，存储器管理电路502可使用其他不同的方法来执行当判断出差异值为较大时将电压调整值设定为较大值，而当判断出差异值为较小时会将电压调整值设定为较小值。

基于上述说明，在图7的范例实施例中，存储器管理电路502可使用不同的电压调整值VA(1)～VA(5)来获取检测读取电压VT(2)～VT(6)。进而，存储器管理电路502可根据电压调整值VA(1)～VA(5)来决定最佳读取电压。在一范例实施例中，存储器管理电路502可比较差异值D(1)～D(5)的大小，并且判断出差异值D(5)为最小差异值，因而决定检测读取电压VT(6)为最佳读取电压。此外，在另一范例实施例中，存储器管理电路502可比较电压调整值 VA(1)～VA(5)的大小，并且判断出电压调整值VA(5)为最小调整值，因而判断出的检测读取电压VT(6)为最佳读取电压。

图8是根据本发明的另一范例实施例所示出的追踪读取电压的示意图，其中横轴代表存储单元的阈值电压，而纵轴代表存储单元个数。在此，分布图801是表示存储单元的阈值电压分布，并且分布图802则是基于分布图801 的阈值电压分布执行积分运算后所获得的示意图，用来表示施予不同的阈值电压时被识别为状态“1”的存储单元的总数目。

请参照图8，在图8的范例实施例中，假设在最佳读取电压追踪操作的执行过程中，存储器管理电路502预设要使用6个检测读取电压来找出最佳读取电压，并且使用类似于图7的方法来获取检测读取电压与电压调整值。在本范例实施例中，存储器管理电路502会基于分布图802来计算在连续使用的两个读取电压所形成的区间的斜率来获取差异值。

不同于图7的范例实施例，在图8的范例实施例中，存储器管理电路502 可以在每次获取新的检测读取电压时，即判断根据所获取的新的检测读取电压所取得的差异值是否为目前的最小差异值。倘若判断为是，存储器管理电路502会将所获取的新的检测读取电压记录为预定最佳读取电压。例如，存储器管理电路502会将预定最佳读取电压记录在缓冲存储器510中的一个暂存表中。当再次获取新的检测读取电压并且判断出所计算出的差异值大于目前的最小差异值时，存储器管理电路502会判断出已找到最佳读取电压，并且将已记录的预定最佳读取电压设定为最佳读取电压。

请参照图8，举例而言，存储器管理电路502使用电压调整值VA(7)来调整检测读取电压VT(7)以获取新的检测读取电压VT(8)，并且基于检测读取电压VT(7)与检测读取电压VT(8)计算出差异值D(7)。此时，存储器管理电路 502会判断差异值D(7)为目前的最小差异值并且记录检测读取电压VT(8)。接着，存储器管理电路502会根据差异值D(7)决定出对应检测读取电压VT(8) 的电压调整值VA(8)。进而，存储器管理电路502会使用电压调整值VA(8) 来调整检测读取电压VT(8)以获取新的检测读取电压VT(9)，并且基于检测读取电压VT(9)与检测读取电压VT(8)计算出差异值D(8)。此时，存储器管理电路502会判断出差异值D(8)小于差异值D(7)，因而将所记录的预定最佳读取电压更新为检测读取电压VT(9)。然后，存储器 管理电路502会继续执行最佳读取电压追踪操作。

接着，存储器管理电路502根据差异值D(8)决定出对应检测读取电压 VT(9)的电压调整值VA(9)。进而，存储器管理电路502会使用电压调整值 VA(9)来调整检测读取电压VT(9)以获取新的检测读取电压VT(10)，并且基于检测读取电压VT(10)与检测读取电压VT(9)计算出差异值D(9)。此时，存储器管理电路502会判断出差异值D(9)小于差异值D(8)，因而将所记录的预定最佳读取电压更新为检测读取电压VT(10)。然后，记忆管理电路502会继续执行最佳读取电压追踪操作。

接着，存储器管理电路502根据差异值D(9)决定出对应检测读取电压 VT(10)的电压调整值VA(10)。进而，存储器管理电路502会使用电压调整值 VA(10)来调整检测读取电压VT(10)以获取新的检测读取电压VT(11)，并且基于检测读取电压VT(11)与检测读取电压VT(10)计算出差异值D(10)。此时，存储器管理电路502会判断出差异值D(10)大于差异值D(9)。因此，存储器管理电路502会判断出找到最佳读取电压而将所记录的预定最佳读取电压 (也即检测读取电压VT(10))设定为最佳读取电压。

在图8的范例实施例中，存储器管理电路502在使用了5个检测读取电压VT(7)～VT(11)之后，即可根据差异值的变化状况来判断出是否找到最佳读取电压。换句话说，在最佳读取电压追踪操作的执行过程中，存储器管理电路502可以使用较少的检测读取电压即可找出最佳读取电压。

上述的图7与图8的范例实施例中，在找出最佳读取电压之后，存储器管理电路502可将最佳读取电压记录在可复写式非易失性存储器模块406中。例如，存储器管理电路502可将最佳读取电压记录在一重读表(retry table) 中。

图9是根据本发明一范例实施例所示出的读取电压追踪方法的流程图。

请参照图9，在步骤S901中，存储器管理电路502获取多个检测读取电压，其中所述检测读取电压对应多个电压调整值，并且所述电压调整值之中至少包括两个不同的电压调整值。

在步骤S903中，存储器管理电路502根据所述电压调整值从所述检测读取电压中获取最佳读取电压。

图10是根据本发明另一范例实施例所示出的读取电压追踪方法的流程图。

请参照图10，在步骤S1001中，存储器管理电路502下达读取指令序列以指示施予第一检测读取电压至第一存储单元以读取第一数据，并且根据第一数据计算第一存储单元中被识别为第一状态的存储单元的第一数目。

在步骤S1003中，存储器管理电路502根据对应第一检测读取电压的第一电压调整值来调整第一检测读取电压以获取第二检测读取电压。

在步骤S1005中，存储器管理电路502下达读取指令序列以指示施予第二检测读取电压至第一存储单元以读取第二数据，并且根据第二数据计算第一存储单元中被识别为第一状态的存储单元的第二数目。

在步骤S1007中，存储器管理电路502根据第一数目与第二数目获取第一差异值。

在步骤S1009中，存储器管理电路502判断第一差异值是否为目前最小差异值。在此步骤中，存储器管理电路502可以根据图8的实施例的方式来执行最小差异值的判断。

倘若存储器管理电路502判断出第一差异值为目前最小差异值，在步骤 S1011中，存储器管理电路502将第二检测读取电压记录为预定最佳读取电压。

在步骤S1013中，存储器管理电路502根据第一差异值决定对应第二检测读取电压的第二电压调整值，并且根据第二电压调整值来调整第二检测读取电压以获取第三检测读取电压。

在步骤S1015中，存储器管理电路502下达读取指令序列以指示施予第三检测读取电压至第一存储单元以读取第三数据，并且根据第三数据计算第一存储单元中被识别为第一状态的存储单元的第三数目。然后，在本范例实施例中，存储器管理电路502可将第二数目设定为第一数目，并且将第三数目设定为第二数目，并再次执行步骤S1007。

此外，在上述步骤S1009之后，倘若存储器管理电路502判断出第一差异值非为目前最小差异值，存储器管理电路502会执行步骤S1017。在步骤 S1017中，存储器管理电路502会将已记录的预定最佳读取电压设定为最佳读取电压。在本范例实施例中，预定最佳读取电压也即第二检测读取电压。

综上所述，本发明可根据施予检测读取电压所导通的存储单元数目计算出代表当前使用的检测读取电压与前一个使用的检测读取电压之间的区间的差异值，并通过此差异值来决定出用以获取下一个使用的检测读取电压的电压调整值。基此，用以获取新的检测读取电压的电压调整值可根据在连续使用的两个检测读取电压所形成的区间的差异值大小而被动态地调整为较大或较小的数值。并且，当判断出找到最小差异值时，即可判断出已找到最佳读取电压。如此一来，可提升寻找最佳读取电压的效率以及所找出的最佳读取电压的精准度。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (18)

1.一种读取电压追踪方法，其特征在于，用于包括多个存储单元的可复写式非易失性存储器模块，所述读取电压追踪方法包括：

获取多个检测读取电压，其中所述多个检测读取电压对应多个电压调整值，所述多个检测读取电压包括连续使用的第一检测读取电压与第二检测读取电压，所述多个电压调整值包括对应所述第一检测读取电压的第一电压调整值及对应所述第二检测读取电压的第二电压调整值；以及

根据所述多个电压调整值的数值大小关系从所述多个检测读取电压中获取最佳读取电压，

其中获取所述多个检测读取电压的步骤包括：

根据所述第一电压调整值来调整所述第一检测读取电压以获取所述第二检测读取电压，

根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值；以及

根据所述第二电压调整值来调整所述第二检测读取电压以获取所述多个检测读取电压中的第三检测读取电压，其中所述第一检测读取电压为预设的检测读取电压，所述第一电压调整值为预设的电压调整值，所述第一电压调整值与所述第二电压调整值不同。

2.根据权利要求1所述的读取电压追踪方法，其特征在于，其中根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的步骤包括：

施予所述第一检测读取电压至所述多个存储单元的多个第一存储单元以读取第一数据，并且根据所述第一数据计算所述多个第一存储单元中被识别为第一状态的存储单元的第一数目；

施予所述第二检测读取电压至所述多个第一存储单元以读取第二数据，并且根据所述第二数据计算所述多个第一存储单元中被识别为所述第一状态的存储单元的第二数目；

根据所述第一数目与所述第二数目获取第一差异值；以及

根据所述第一差异值决定所述第二电压调整值。

3.根据权利要求2所述的读取电压追踪方法，其特征在于，其中根据所述第一数目与所述第二数目获取所述第一差异值的步骤包括：

计算所述第一数目与所述第二数目的数目差值；以及

计算所述数目差值与所述第一电压调整值的比值以获取所述第一差异值。

4.根据权利要求2所述的读取电压追踪方法，其特征在于，其中根据所述多个电压调整值的所述数值大小关系从所述多个检测读取电压中获取所述最佳读取电压的步骤包括：

判断所述第一差异值是否为最小差异值；以及

当判断出所述第一差异值为所述最小差异值时，设定所述第二检测读取电压为所述最佳读取电压。

5.根据权利要求2所述的读取电压追踪方法，其特征在于，其中获取所述多个检测读取电压的步骤还包括：

施予所述第三检测读取电压至所述多个第一存储单元以读取第三数据，并且根据所述第三数据计算所述多个第一存储单元中被识别为所述第一状态的存储单元的第三数目；

根据所述第二数目与所述第三数目获取第二差异值；以及

根据所述第二差异值决定对应所述第三检测读取电压的第三电压调整值，

其中所述第一差异值大于所述第二差异值，并且所述第二电压调整值大于所述第三电压调整值。

6.根据权利要求2所述的读取电压追踪方法，其特征在于，还包括：

设定电压调整门槛值，

其中根据所述第一差异值决定所述第二电压调整值的步骤包括：

倘若所述第二电压调整值大于所述电压调整门槛值，决定所述第二电压调整值为所述电压调整门槛值。

7.一种存储器储存装置，其特征在于，包括：

连接接口单元，用以耦接至主机系统；

可复写式非易失性存储器模块，包括多个存储单元；

存储器控制电路单元，耦接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以获取多个检测读取电压，其中所述多个检测读取电压对应多个电压调整值，所述多个检测读取电压包括连续使用的第一检测读取电压与第二检测读取电压，所述多个电压调整值包括对应所述第一检测读取电压的第一电压调整值及对应所述第二检测读取电压的第二电压调整值，

其中所述存储器控制电路单元用以根据所述多个电压调整值的数值大小关系从所述多个检测读取电压中获取最佳读取电压，

其中在所述获取所述多个检测读取电压的操作中，所述存储器控制电路单元用以根据所述第一电压调整值来调整所述第一检测读取电压以获取所述第二检测读取电压，根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值，并且根据所述第二电压调整值来调整所述第二检测读取电压以获取所述多个检测读取电压中的第三检测读取电压，其中所述第一检测读取电压为预设的检测读取电压，所述第一电压调整值为预设的电压调整值，所述第一电压调整值与所述第二电压调整值不同。

8.根据权利要求7所述的存储器储存装置，其特征在于，其中在所述根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的操作中，所述存储器控制电路单元还用以下达读取指令序列以指示施予所述第一检测读取电压至所述多个存储单元的多个第一存储单元以读取第一数据，并且根据所述第一数据计算所述多个第一存储单元中被识别为第一状态的存储单元的第一数目，

其中在所述根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的操作中，所述存储器控制电路单元还用以下达另一读取指令序列以指示施予所述第二检测读取电压至所述多个第一存储单元以读取第二数据，并且根据所述第二数据计算所述多个第一存储单元中被识别为所述第一状态的存储单元的第二数目，

其中在所述根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的操作中，所述存储器控制电路单元还用以根据所述第一数目与所述第二数目获取第一差异值，并且根据所述第一差异值决定所述第二电压调整值。

9.根据权利要求8所述的存储器储存装置，其特征在于，其中在所述根据所述第一数目与所述第二数目获取所述第一差异值的操作中，所述存储器控制电路单元用以计算所述第一数目与所述第二数目的数目差值，并且计算所述数目差值与所述第一电压调整值的比值以获取所述第一差异值。

10.根据权利要求8所述的存储器储存装置，其特征在于，其中在所述根据所述多个电压调整值的所述数值大小关系从所述多个检测读取电压中获取所述最佳读取电压的操作中，所述存储器控制电路单元用以判断所述第一差异值是否为最小差异值，并且当判断出所述第一差异值为所述最小差异值时，所述存储器控制电路单元用以设定所述第二检测读取电压为所述最佳读取电压。

11.根据权利要求8所述的存储器储存装置，其特征在于，其中在所述获取所述多个检测读取电压的操作中，所述存储器控制电路单元还用以下达另一读取指令序列以指示施予所述第三检测读取电压至所述多个第一存储单元以读取第三数据，并且根据所述第三数据计算所述多个第一存储单元中被识别为所述第一状态的存储单元的第三数目，

其中在所述获取所述多个检测读取电压的操作中，所述存储器控制电路单元还用以根据所述第二数目与所述第三数目获取第二差异值，并且根据所述第二差异值决定对应所述第三检测读取电压的第三电压调整值，

其中所述第一差异值大于所述第二差异值，并且所述第二电压调整值大于所述第三电压调整值。

12.根据权利要求8所述的存储器储存装置，其特征在于，其中所述存储器控制电路单元还用以设定电压调整门槛值，

其中在所述根据所述第一差异值决定所述第二电压调整值的操作中，倘若所述第二电压调整值大于所述电压调整门槛值，所述存储器控制电路单元用以决定所述第二电压调整值为所述电压调整门槛值。

13.一种存储器控制电路单元，其特征在于，用于控制包括多个存储单元的可复写式非易失性存储器模块，所述存储器控制电路单元包括：

主机接口，用以耦接主机系统；

存储器接口，用以耦接至所述可复写式非易失性存储器模块；以及

存储器管理电路，耦接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以获取多个检测读取电压，其中所述多个检测读取电压对应多个电压调整值，所述多个检测读取电压包括连续使用的第一检测读取电压与第二检测读取电压，所述多个电压调整值包括对应所述第一检测读取电压的第一电压调整值及对应所述第二检测读取电压的第二电压调整值，

其中所述存储器管理电路用以根据所述多个电压调整值的数值大小关系从所述多个检测读取电压中获取最佳读取电压，

其中在所述获取所述多个检测读取电压的操作中，所述存储器管理电路用以根据所述第一电压调整值来调整所述第一检测读取电压以获取所述第二检测读取电压，根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值，并且根据所述第二电压调整值来调整所述第二检测读取电压以获取所述多个检测读取电压中的第三检测读取电压，其中所述第一检测读取电压为预设的检测读取电压，所述第一电压调整值为预设的电压调整值，所述第一电压调整值与所述第二电压调整值不同。

14.根据权利要求13所述的存储器控制电路单元，其特征在于，其中在所述根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的操作中，所述存储器管理电路还用以下达读取指令序列以指示施予所述第一检测读取电压至所述多个存储单元的多个第一存储单元以读取第一数据，并且根据所述第一数据计算所述多个第一存储单元中被识别为第一状态的存储单元的第一数目，

其中在所述根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的操作中，所述存储器管理电路还用以下达另一读取指令序列以指示施予所述第二检测读取电压至所述多个第一存储单元以读取第二数据，并且根据所述第二数据计算所述多个第一存储单元中被识别为所述第一状态的存储单元的第二数目，

其中在所述根据所述第一检测读取电压与所述第二检测读取电压来决定所述第二电压调整值的操作中，所述存储器管理电路还用以根据所述第一数目与所述第二数目获取第一差异值，并且根据所述第一差异值决定所述第二电压调整值。

15.根据权利要求14所述的存储器控制电路单元，其特征在于，其中在所述根据所述第一数目与所述第二数目获取所述第一差异值的操作中，所述存储器管理电路用以计算所述第一数目与所述第二数目的数目差值，并且计算所述数目差值与所述第一电压调整值的比值以获取所述第一差异值。

16.根据权利要求14所述的存储器控制电路单元，其特征在于，其中在所述根据所述多个电压调整值的所述数值大小关系从所述多个检测读取电压中获取所述最佳读取电压的操作中，所述存储器管理电路用以判断所述第一差异值是否为最小差异值，并且当判断出所述第一差异值为所述最小差异值时，所述存储器管理电路用以设定所述第二检测读取电压为所述最佳读取电压。

17.根据权利要求14所述的存储器控制电路单元，其特征在于，其中在所述获取所述多个检测读取电压的操作中，所述存储器管理电路还用以下达另一读取指令序列以指示施予所述第三检测读取电压至所述多个第一存储单元以读取第三数据，并且根据所述第三数据计算所述多个第一存储单元中被识别为所述第一状态的存储单元的第三数目，

其中在所述获取所述多个检测读取电压的操作中，其特征在于，所述存储器管理电路还用以根据所述第二数目与所述第三数目获取第二差异值，并且根据所述第二差异值决定对应所述第三检测读取电压的第三电压调整值，

其中所述第一差异值大于所述第二差异值，并且所述第二电压调整值大于所述第三电压调整值。

18.根据权利要求14所述的存储器控制电路单元，其特征在于，其中所述存储器管理电路还用以设定电压调整门槛值，

其中在所述根据所述第一差异值决定所述第二电压调整值的操作中，倘若所述第二电压调整值大于所述电压调整门槛值，所述存储器管理电路用以决定所述第二电压调整值为所述电压调整门槛值。

Images