CN103680614A - 半导体存储器设备及其操作方法 - Google Patents

半导体存储器设备及其操作方法 Download PDF

Info

Publication number
CN103680614A
CN103680614A CN201310041411.0A CN201310041411A CN103680614A CN 103680614 A CN103680614 A CN 103680614A CN 201310041411 A CN201310041411 A CN 201310041411A CN 103680614 A CN103680614 A CN 103680614A
Authority
CN
China
Prior art keywords
read
storage unit
fail
pass
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310041411.0A
Other languages
English (en)
Other versions
CN103680614B (zh
Inventor
李炯珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103680614A publication Critical patent/CN103680614A/zh
Application granted granted Critical
Publication of CN103680614B publication Critical patent/CN103680614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体存储器设备及其操作方法。所述半导体存储器设备包括：存储单元块，其被配置成具有存储单元组；外围电路，其被配置用于通过向所述存储单元组中的存储单元供给读取电压来读取数据；故障检测电路，其被配置用于根据所述外围电路读取的数据执行存储单元组的合格/故障检验操作；以及控制电路，其被配置用于在根据所述合格/故障检验操作判定出一个或多个存储单元组故障的情况下控制所述外围电路和所述故障检测电路使用不同于所述读取电压的补偿读取电压再次执行关于所述存储单元组的读取操作。

Description

半导体存储器设备及其操作方法
相关申请的交叉引用
本申请要求于2012年8月29日提交的韩国专利申请10-2012-0095084的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体存储器设备及其操作方法，尤其涉及一种具有高读取速率的半导体存储器设备及其操作方法。
背景技术
最近，一种可编程且电可擦但无需更新功能的非易失性存储器设备已被广泛使用。因此，使非易失性存储器设备具有改进的可靠性和/或改进的读取速率是有利的。
发明内容
本发明的一些实施例可提供一种用于提高读取操作的可靠性和/或速率的半导体存储器设备及其操作方法。
根据本发明的一个实施例的半导体存储器设备包括：存储单元块，其被配置成具有存储单元组；外围电路，其被配置用于通过向所述存储单元组中的存储单元供给读取电压来读取数据；故障检测电路，其被配置用于根据所述外围电路读取的数据执行存储单元组的合格/故障检验操作；以及控制电路，其被配置用于在根据所述合格/故障检验操作判定出一个或多个存储单元组故障的情况下控制所述外围电路和所述故障检测电路使用不同于所述读取电压的补偿读取电压再次执行关于所述存储单元组的读取操作。
根据本发明的另一实施例的半导体存储器设备包括：存储单元块，其被配置成包括存储单元；电压供给电路，其被配置用于在读取操作中向所述存储单元块的字线供给读取电压；页缓冲器电路，其被配置用于包括用于在执行所述读取操作时读取所述存储单元中的数据和存储所述读取的数据的页缓冲器组；故障检测电路，其被配置用于根据存储在所述页缓冲器组中的所述读取的数据执行关于各个页缓冲器组的合格/故障检验操作；以及控制电路，其被配置用于在根据所述合格/故障检验操作判定出存储在一个或多个页缓冲器组中的所述读取的数据故障的情况下控制所述电压供给电路和所述页缓冲器电路使用低于所述读取电压的补偿读取电压再次执行关于所述存储单元块的读取操作。
根据本发明的一个实施例的操作半导体存储器设备的方法包括：使用读取电压执行读取操作；执行关于各个存储单元组的合格/故障检验操作；以及，在根据所述合格/故障检验操作判定出一个或多个存储单元组被判定为故障的情况下，使用低于所述读取电压的补偿读取电压再次执行所述读取操作。此处，在先前的合格/故障检验操作中被判定为合格的存储单元组在所述合格/故障检验操作中被判定为合格。
根据本发明的另一实施例的操作半导体存储器设备的方法包括：使用第一读取电压组读取包括存储单元组的存储单元块中的数据；执行关于各个存储单元组的合格/故障检验操作；以及，在根据所述合格/故障检验操作判定出一个或多个存储单元组故障的情况下，使用低于所述第一读取电压组的第二读取电压组再次读取包括被判定为故障的存储单元组的所述存储单元块中的数据，并再次执所述合格/故障检验操作。
本发明的半导体存储器设备可通过使用低于先前读取操作中所用的读取电压的补偿读取电压对故障的存储单元组重复读取操作来提高读取操作的可靠性，并且可通过跳过对合格的存储单元组重复读取操作的步骤来提高读取操作的速率。
附图说明
结合附图参照下文的详细描述，本发明的上述和其它特征和优点将变得更为清楚，在附图中：
图1为示出根据一些实施例的半导体存储器设备的框图；
图2为示出根据一些实施例的半导体存储器设备的操作的流程图；
图3示出根据一些实施例的半导体存储器设备的阈值电压分布；以及
图4示出根据一些实施例的半导体存储器设备的操作。
具体实施方式
下文将参照附图更为详细地阐明本发明的一些实施例。尽管已参照本发明的大量说明性实施例对实施例进行了描述，但是应理解，本领域的技术人员可设计出大量的其它改型和实施例，这些改型和实施例也将属于本发明原理的精神和范围内。
非易失性存储器设备可实现电编程和擦除操作，并可根据电子的运动通过向薄氧化层提供的电场改变存储单元的阈值电压来执行编程操作和擦除操作。此处，编程操作可包括将电子存储在存储单元的浮动栅中的操作，而擦除操作可包括排出浮动栅中的电子的操作。读取操作可通过感测相对于非易失性存储器设备中已编程存储单元的阈值电压的数据来执行。
非易失性存储器设备可包括：具有用于存储数据的矩阵型存储单元的存储单元阵列；以及用于将数据编程到存储单元或从存储单元读取数据的页缓冲器。页缓冲器可包括：耦合到存储单元的一对位线；用于临时存储将要编程到存储单元阵列的数据或临时存储从存储单元读取的数据的寄存器；用于感测位线或寄存器的电压的感测节点；以及用于控制位线和感测节点之间的耦合的位线选择段。
因为在将数据编程之后，随着时间的流逝，电子会从浮动栅排出，所以非易失性存储器设备中的存储单元的阈值电压会变低。因此，编程数据会不同于读取操作中的读取数据，从而读取操作会产生错误。
图1为示出根据一些实施例的半导体存储器设备的框图。
在图1中，半导体存储器设备可包括存储单元块110、页缓冲器电路120、电压供给电路130、X译码器140、故障检测电路150和控制电路160。
存储单元块110可包括存储器串ST。可将存储器串ST并联耦合在位线BL1至BLk和公共源极线CSL之间。各个存储器串ST可包括漏极选择晶体管DST、存储单元MC0至MCn和源极选择晶体管SST。可将存储单元块110中的存储单元分组成对应于页缓冲器电路120中的页缓冲器组的存储单元组。
页缓冲器电路120可包括页缓冲器PB。可将各个页缓冲器PB耦合到存储单元块110的位线BL1至BLk。尽管在图1中仅将一个位线耦合到一个页缓冲器，但是在一些实施例中，可将两个或更多的位线耦合到一个页缓冲器。可将页缓冲器PB分组成页缓冲器组PBG0至PBGj。也就是说，可将页缓冲器电路120中的一些页缓冲器定义为一个页缓冲器组。此外，可将对应于各个页缓冲器组PBG0至PBGj的存储单元分组成存储单元组。
在执行读取操作时，响应于从控制电路160输出的页缓冲器控制信号PB_signal，页缓冲器电路120可通过存储单元块110的位线BL1-BLk感测所选存储单元的阈值电压，并将感测结果存储为读取的数据。
在读取操作中将读取电压设定为补偿读取电压之后，当对其它页缓冲器组PBG0-PBGj执行再读取操作时，页缓冲器电路120可跳过对被判定为已通过先前读取操作的页缓冲器组PBG0-PBGj的再读取操作。通过仅对在先前读取操作中被判定为故障的页缓冲器组PBG0-PBGj执行再读取操作，页缓冲器电路120还可存储新的读取数据。
在执行读取操作时，电压供给电路130可响应于从控制电路160输出的电压供给电路控制信号VC_signal生成读取电压Vread和合格电压Vpass。此外，在执行读取操作时，电压供给电路130可响应于电压供给电路控制信号VC_signal来调节和输出读取电压Vread的电压电平。
X译码器140可根据从控制电路160接收的行地址RADD将读取电压Vread、合格电压Vpass和操作电压输送到存储单元块110中的字线WL0至WL31以及选择线SSL和DSL。
在执行读取操作时，故障检测电路150可对各个页缓冲器组PBG0-PBGj执行故障位检测操作。在一些实施例中，故障检测电路150可对各个页缓冲器组PBG0-PBGj执行故障位检测操作、使用存储在各个页缓冲器组PBG0-PBGj中所包括的页缓冲器PB中的读取数据对读取数据中的故障位进行检测和计数、将所计数的故障位的数量与可校正位的数量进行比较、以及基于比较结果输出合格/故障信号PASS/FAIL。在一些实施例中，故障检测电路150可在所计数的故障位的数量相同于或小于可校正位的数量的情况下输出合格信号PASS，而在所计数的故障位的数量大于可校正位的数量的情况下输出故障信号FAIL。
控制电路160可输出用于在读取操作中控制页缓冲器电路120的页缓冲器控制信号PB_signal，输出用于控制电压供给电路130的电压供给电路控制信号VC_signal，以及输出用于控制X译码器140的行地址RADD。
在执行读取操作时，控制电路160可控制电压供给电路130输出补偿读取电压，其中该补偿读取电压是通过基于从故障检测电路150输出的合格/故障信号PASS/FAIL对从电压供给电路130输出的读取电压Vread设定新的电压电平而生成的。在一些实施例中，控制电路160可根据合格/故障信号PASS/FAIL控制页缓冲器组120跳过对被判定为已通过先前读取操作的页缓冲器组PBG0-PBGj的再读取操作，以及通过仅对在先前读取操作中被判定为故障的页缓冲器组PBG0-PBGj执行再读取操作来存储新的读取数据。
图2为示出根据一些实施例的半导体存储器设备的操作的流程图。
图3示出根据一些实施例的半导体存储器设备的阈值电压分布。
下文将参照图1至图3详细描述根据一些实施例的半导体存储器设备的读取操作。
在步骤S210中，可使用读取电压组A执行读取操作。
电压供给电路130可响应于从控制电路160输出的电压供给电路控制信号VC_signal生成与读取电压组A对应的读取电压R1、R2和R3。X译码器140可基于行地址RADD向选自字线WL0-WLn的字线依次供给读取电压R1、R2和R3，并向未选字线WL0-WLn供给合格电压Vpass。
每当依次供给读取电压R1、R2和R3时，页缓冲器电路120中的页缓冲器PB可通过感测耦合到页缓冲器PB的位线BL1至BLk的电压来存储读取的数据。
在步骤S220中，可为各个页缓冲器组PBG0-PBGj检测故障位。
故障检测电路150可对页缓冲器电路120中的各个页缓冲器组PBG0-PBGj执行故障位检测操作。在一些实施例中，故障检测电路150可对各个页缓冲器组PBG0-PBGj执行故障位检测操作，使用存储在各个页缓冲器组内所包括的页缓冲器PB中的读取数据检测读取数据中的故障位，并对故障位进行计数。
在步骤S230中可检测错误是否是可校正的。
故障检测电路150可对对应于各个页缓冲器组PBG0-PBGj的存储单元组执行合格/故障检验操作。在一些实施例中，故障检测电路150可将各个页缓冲器组PBG0-PBGj中的所计数的故障位的数量与可校正位的数量进行比较，并基于比较结果检测读取数据的错误是否是可校正的。在一些实例中，故障检测电路150可在所计数的故障位的数量相同于或小于可校正位的数量时执行合格/故障检验操作并输出合格信号PASS，而在所计数的故障位的数量高于可校正位的数量时输出故障信号FAIL。
在步骤S240中，使用读取电压组B对故障的页缓冲器组PBG0-PBGj执行读取操作。
在一些实施例中，当在步骤S230中页缓冲器组PBG0-PBGj的故障位检测操作被判定为故障时，电压供给电路130可响应于从控制电路160输出的电压供给电路控制信号VC_signal生成对应于读取电压组B的读取电压R1’、R2’和R3’。在一些实例中，读取电压组B的电压可比读取电压组A的电压低预置电压。
X译码器140可基于行地址RADD向选自字线WL0-WLn的字线依次供给读取电压R1’、R2’和R3’，并向未选字线WL0-WLn供给合格电压Vpass。
每当依次供给读取电压R1’、R2’和R3’时，页缓冲器电路120中的页缓冲器PB可通过感测与其耦合的位线BL1至BLk的电压来存储读取的数据。在一些实施例中，可跳过对页缓冲器组PBG0-PBGj中所包括的、在先前的故障位检测操作中被判定为已合格的页缓冲器PB的读取操作。因此，可保持在先前读取操作中存储的读取数据。
在一些实施例中，当使用读取电压组B执行读取操作时，读取电压可低于先前读取操作中所用的读取电压。因此，随着时间的流逝，存储单元的阈值电压分布可变低，因而可降低在读取操作中出现错误的可能性。
在步骤S250中，可为各个页缓冲器组PBG0-PBGj检测故障位。
故障检测电路150可对页缓冲器电路120中的各个页缓冲器组执行故障位检测操作。在一些实施例中，故障检测电路150可对各个页缓冲器组PBG0-PBGj执行故障位检测操作，使用存储在各个页缓冲器组PBG0-PBGj中所包括的页缓冲器PB中的所述读取的数据检测读取数据中的故障位，并对故障位进行计数。根据一些实施例，因为页缓冲器组PBG0-PBGj中的、在先前的故障位检测操作中已被判定为合格的页缓冲器PB保持先前的读取操作中的读取数据，所以在再次执行故障位检测操作时，所述页缓冲器PB可为合格。因此，在步骤S250中，可跳过对在步骤S220中被判定为合格的页缓冲器组PBG0-PBGj的故障位检测操作。
在步骤S260中，可判定错误是否是可校正的。
故障检测电路150可对对应于各个页缓冲器组PBG0-PBGj的存储单元组执行合格/故障检验操作。在一些实施例中，故障检测电路150可将各个页缓冲器组PBG0-PBGj中的所计数的故障位的数量与可校正位的数量进行比较，并且基于比较结果检测读取数据的错误是否是可校正的。故障检测电路150可在所计数的故障位的数量相同于或小于可校正位的数量时执行合格/故障检验操作并输出合格信号PASS，而在所计数的故障位的数量大于可校正位的数量时输出故障信号FAIL。
在步骤S270中，使用读取电压组C对再次故障的页缓冲器组PBG0-PBGj执行读取操作。
当在步骤S260中对页缓冲器组PBG0-PBGj的故障位检测操作被判定为故障时，电压供给电路130可响应于从控制电路160输出的电压供给电路控制信号VC_signal生成对应于读取电压组C的读取电压R1"、R2"和R3"。在一些实施例中，读取电压组C的电压可比读取电压组B的电压低预置电压。
X译码器140可基于行地址RADD向选自字线WL0-WLn的字线依次供给读取电压R1"、R2"和R3"，并且向未选字线WL0-WLn供给合格电压Vpass。
每当依次供给读取电压R1"、R2"和R3"时，页缓冲器电路120中的页缓冲器PB可通过感测与其耦合的位线BL1至BLk的电压来存储读取的数据。在一些实施例中，可跳过对页缓冲器组PBG0-PBGj中所包括的、在步骤S250（先前故障位检测操作）中被判定为已合格的页缓冲器PB的读取操作。因此，可保持在先前读取操作中存储的读取数据。
在一些实施例中，当使用读取电压组C执行读取操作时，读取电压可变为低于先前读取操作中所用的读取电压。因此，随着时间的流逝，存储单元的阈值电压分布可变低，因而可降低在读取操作中出现错误的可能性。
在步骤S280中，可判定错误是否是可校正的。
故障检测电路150可对对应于各个页缓冲器组PBG0-PBGj的存储单元组执行合格/故障检验操作。在一些实施例中，故障检测电路150可将各个页缓冲器组PBG0-PBGj中的所计数的故障位的数量与可校正位的数量进行比较，并且基于比较结果检测读取数据的错误是否是可校正的。故障检测电路150可在所计数的故障位的数量相同于或小于可校正位的数量时通过输出合格信号PASS执行合格/故障检验操作，而在所计数的故障位的数量大于可校正位的数量时输出故障信号FAIL。
在步骤S290中，可校正错误。
在一些实施例中，当判定出在步骤S230、S260和S280中计数的故障位的数量相同于或小于可校正位的数量时，可使用控制电路160内所包括的纠错电路来校正存储在页缓冲器电路120中的读取数据的被判定为故障位的读取数据。
在步骤S300中，可输出数据。
可将页缓冲器电路120中的校正后的数据输出到外部设备。
在步骤S310中，可将块判定为故障块。
在一些实施例中，当在步骤S280中判定出故障位的数量高于可校正位的数量时，可将存储单元块110判定为故障块。
根据一些实施例，可分别使用读取电压组A、读取电压组B和读取电压组C执行三个读取操作。根据一些实施例，通过调节多个读取电压组，可将读取操作重复三次以上。
图4示出根据一些实施例的半导体存储器设备的操作。
如图4所示，当根据使用读取电压组A的第一读取操作和故障位检测操作判定出页缓冲器组PBG0至PBGj的页缓冲器组PBG0、PBG1、PBG2和PBGj故障时，可使用读取电压组B对页缓冲器组PBG0、PBG1、PBG2和PBGj执行第二读取操作和故障位检测操作。再次将页缓冲器组PBG0、PBG1、PBG2和PBGj的页缓冲器组PBG1和PBG2判定为故障。可使用读取电压组C对页缓冲器组PBG1和PBG2执行第三读取操作和故障位检测操作。
根据一些实施例，可使用具有减小的读取电压的补偿读取电压对对应于在读取操作中被判定为故障的页缓冲器组PBG0-PBGj的存储单元重复执行读取操作和故障位检测操作。因此，可提高读取操作的可靠性。在一些实施例中，对对应于被判定为合格的页缓冲器组PBG0-PBGj的存储单元，可跳过重复读取操作和故障位检测操作的步骤，所以可提高读取操作的速率。
尽管已参照本发明的大量说明性实施例描述了本发明，但是应理解，本领域的技术人员可设计出大量的其它变型和实施例，这些变型和实施例属于本发明原理的精神和范围内。

Claims (20)

1.一种半导体存储器设备，包括：
存储单元块，其被配置成具有存储单元组；
外围电路，其被配置用于通过向所述存储单元组中的存储单元供给读取电压来读取数据；
故障检测电路，其被配置用于根据所述外围电路读取的数据执行所述存储单元组的合格/故障检验操作；以及
控制电路，其被配置用于：在根据所述合格/故障检验操作判定出一个或多个存储单元组故障的情况下，控制所述外围电路和所述故障检测电路使用不同于所述读取电压的补偿读取电压再次执行关于所述存储单元组的读取操作。
2.如权利要求1所述的半导体存储器设备，其中所述外围电路包括：
电压供给电路，其被配置用于响应于从所述控制电路输出的电压供给电路控制信号生成所述读取电压或所述补偿读取电压；
X译码器，其被配置用于根据行地址将所述电压供给电路生成的所述读取电压或所述补偿读取电压供给所述存储单元块的所选字线；以及
页缓冲器电路，其被配置用于读取和存储所述存储单元组中所包括的存储单元的数据。
3.如权利要求2所述的半导体存储器设备，其中所述页缓冲器电路包括对应于所述存储单元组的页缓冲器组。
4.如权利要求3所述的半导体存储器设备，其中所述故障检测电路使用存储在各个页缓冲器组内的页缓冲器中的数据检测数据的故障位并对所述检测到的故障位进行计数。
5.如权利要求4所述的半导体存储器设备，其中所述故障检测电路将所述计数的故障位的数量与通过纠错电路可校正位的数量进行比较，并且根据比较结果输出合格/故障信号。
6.如权利要求4所述的半导体存储器设备，其中所述控制电路根据所述合格/故障信号控制外围电路检测所述存储单元组的合格/故障，使用低于所述读取电压的补偿读取电压再次读取被判定为故障的存储单元组中的数据，以及存储所读取的数据。
7.一种半导体存储器设备，包括：
存储单元块，其被配置成包括存储单元；
电压供给电路，其被配置用于在读取操作中向所述存储单元块的字线供给读取电压；
页缓冲器电路，其被配置成包括用于在执行所述读取操作时读取所述存储单元中的数据和存储所读取的数据的页缓冲器组；
故障检测电路，其被配置用于根据存储在所述页缓冲器组中的所述读取的数据执行关于各个页缓冲器组的合格/故障检验操作；以及
控制电路，其被配置用于：在根据所述合格/故障检验操作判定出存储在一个或多个页缓冲器组中的所述读取的数据故障的情况下，控制所述电压供给电路和所述页缓冲器电路使用低于所述读取电压的补偿读取电压再次执行关于所述存储单元块的读取操作。
8.如权利要求7所述的半导体存储器设备，其中所述存储单元块包括所述页缓冲器组中的存储单元组。
9.如权利要求7所述的半导体存储器设备，其中所述故障检测电路使用存储在各个页缓冲器组内的页缓冲器中的所述读取的数据检测所述读取的数据的故障位，并对检测到的故障位进行计数。
10.如权利要求9所述的半导体存储器设备，其中所述故障检测电路将所计数的故障位的数量与通过纠错电路可校正位的数量进行比较，并且根据比较结果输出合格/故障信号。
11.如权利要求9所述的半导体存储器设备，其中所述控制电路根据所述合格/故障信号控制所述外围电路检测所述存储单元组的合格/故障，使用所述补偿读取电压再次读取被判定为故障的存储单元组中的数据，并存储所读取的数据。
12.一种操作半导体存储器设备的方法，所述方法包括：
使用读取电压执行读取操作；
执行关于各个存储单元组的合格/故障检验操作；以及
在根据所述合格/故障检验操作判定出一个或多个存储单元组被判定为故障的情况下，使用低于所述读取电压的补偿读取电压再次执行所述读取操作；
其中在所述合格/故障检验操作中将先前的合格/故障检验操作中被判定为合格的存储单元组判定为合格。
13.如权利要求12所述的方法，其中执行合格/故障检验操作的步骤包括：
检测各个存储单元组的故障位；
对所检测到的故障位进行计数；以及
将所计数的故障位的数量与可校正位的数量进行比较，并根据比较结果执行关于各个存储单元组的合格/故障检验操作。
14.如权利要求12所述的方法，其中根据所述合格/故障检验操作使用所述补偿读取电压再次执行关于被判定为故障的存储单元组的读取操作，并且跳过关于被判定为合格的存储单元组的读取操作。
15.如权利要求14所述的方法，其中在关于被判定为故障的存储单元组再次执行读取操作之后，当再次执行合格/故障检验操作时，跳过关于被判定为合格的存储单元组的合格/故障检验操作。
16.如权利要求12所述的方法，其中通过纠错电路校正被判定为合格的存储单元组中的所读取的数据，并输出所校正的读取数据。
17.一种操作半导体存储器设备的方法，所述方法包括：
使用第一读取电压组读取包括存储单元组的存储单元块中的数据；
执行关于各个存储单元组的合格/故障检验操作；以及
在根据所述合格/故障检验操作判定出一个或多个存储单元组故障的情况下，使用低于所述第一读取电压组的第二读取电压组再次读取包括被判定为故障的存储单元组的存储单元块中的数据，并再次执合格/故障检验操作。
18.如权利要求17所述的方法，进一步包括：
在根据合格/故障检验操作再次判定出一个或多个存储单元组故障的情况下，使用低于所述第二读取电压组的第三读取电压组再次读取包括再次被判定为故障的存储单元组的存储单元块中的数据，并再次执合格/故障检验操作。
19.如权利要求17所述的方法，其中执行合格/故障检验操作的步骤包括：
检测各个存储单元组的故障位；
对所检测到的故障位进行计数；以及
通过将所计数的故障位的数量与可校正位的数量进行比较，执行关于各个存储单元组的合格/故障检验操作。
20.如权利要求17所述的方法，其中跳过根据所述合格/故障检验操作使用所述第二读取电压组读取被判定为合格的存储单元组中的数据的步骤、在执行所述合格/故障检验操作时读取所述数据的步骤以及所述合格/故障检验操作。
CN201310041411.0A 2012-08-29 2013-02-01 半导体存储器设备及其操作方法 Active CN103680614B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0095084 2012-08-29
KR1020120095084A KR102077811B1 (ko) 2012-08-29 2012-08-29 반도체 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN103680614A true CN103680614A (zh) 2014-03-26
CN103680614B CN103680614B (zh) 2019-03-29

Family

ID=50187415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310041411.0A Active CN103680614B (zh) 2012-08-29 2013-02-01 半导体存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US8737128B2 (zh)
KR (1) KR102077811B1 (zh)
CN (1) CN103680614B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024061A (zh) * 2015-03-31 2016-10-12 爱思开海力士有限公司 半导体器件及其操作方法
CN108091367A (zh) * 2016-11-21 2018-05-29 爱思开海力士有限公司 失败位计数器和具有其的半导体存储器装置
CN111951871A (zh) * 2019-05-16 2020-11-17 爱思开海力士有限公司 存储器装置、包括存储器装置的存储器系统及其操作方法
CN114464221A (zh) * 2020-11-10 2022-05-10 爱思开海力士有限公司 半导体存储器设备及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391514B1 (ko) * 2015-11-04 2022-04-27 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102618699B1 (ko) * 2016-09-28 2024-01-02 삼성전자주식회사 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템
US10832790B1 (en) * 2019-09-26 2020-11-10 Western Digital Technologies, Inc. Performance of non data word line maintenance in sub block mode
KR20220012435A (ko) 2020-07-22 2022-02-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치
KR20220080790A (ko) * 2020-12-07 2022-06-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153124A1 (en) * 2010-06-03 2011-12-08 Seagate Technology Llc Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
CN102543196A (zh) * 2010-12-14 2012-07-04 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
KR100865830B1 (ko) 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
KR101034434B1 (ko) 2008-07-10 2011-05-12 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
JP5095802B2 (ja) * 2010-11-04 2012-12-12 株式会社東芝 半導体メモリ
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153124A1 (en) * 2010-06-03 2011-12-08 Seagate Technology Llc Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
CN102543196A (zh) * 2010-12-14 2012-07-04 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024061A (zh) * 2015-03-31 2016-10-12 爱思开海力士有限公司 半导体器件及其操作方法
CN106024061B (zh) * 2015-03-31 2020-09-29 爱思开海力士有限公司 半导体器件及其操作方法
CN108091367A (zh) * 2016-11-21 2018-05-29 爱思开海力士有限公司 失败位计数器和具有其的半导体存储器装置
CN108091367B (zh) * 2016-11-21 2021-06-29 爱思开海力士有限公司 失败位计数器和具有其的半导体存储器装置
CN111951871A (zh) * 2019-05-16 2020-11-17 爱思开海力士有限公司 存储器装置、包括存储器装置的存储器系统及其操作方法
CN114464221A (zh) * 2020-11-10 2022-05-10 爱思开海力士有限公司 半导体存储器设备及其操作方法

Also Published As

Publication number Publication date
KR102077811B1 (ko) 2020-02-14
US20140063944A1 (en) 2014-03-06
US8737128B2 (en) 2014-05-27
KR20140028559A (ko) 2014-03-10
CN103680614B (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
CN103680614A (zh) 半导体存储器设备及其操作方法
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US10720219B2 (en) Semiconductor memory device and memory system that performs a normal read operation or a special read operation including a tracking read followed by a shift read
KR101201582B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2009026447A (ja) 選択トランジスタをプログラムするメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
KR20150053092A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US9293209B2 (en) Semiconductor memory device performing read retry mode and operating method of the same
CN101833996A (zh) 非易失性存储设备及其读取方法
CN103680637A (zh) 具有异常字线检测器的闪存系统及其异常字线检测方法
KR20190019675A (ko) 메모리 시스템 및 그의 동작방법
US9343161B2 (en) Semiconductor memory device and methods of operating the same
CN104916332A (zh) 半导体存储装置及nand型快闪存储器的程序化方法
JP2019053806A (ja) メモリシステム、及びメモリシステムの制御方法
KR20140144990A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20140132103A (ko) 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법
KR20170048855A (ko) 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
US20120254518A1 (en) Memory system
US10141063B2 (en) Memory controller, memory device and method of operating
KR20140079913A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR20170092959A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20180373584A1 (en) Method and device for programming non-volatile memory
KR20150045642A (ko) 반도체 장치 및 그 동작 방법
KR20150029401A (ko) 데이터 저장 시스템 및 그것의 동작 방법
KR101651573B1 (ko) 반도체 기억장치 및 그 프로그래밍 방법
JP2013246849A (ja) メモリシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant