KR20140028559A - 반도체 메모리 장치 및 이의 동작 방법 - Google Patents

반도체 메모리 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20140028559A
KR20140028559A KR1020120095084A KR20120095084A KR20140028559A KR 20140028559 A KR20140028559 A KR 20140028559A KR 1020120095084 A KR1020120095084 A KR 1020120095084A KR 20120095084 A KR20120095084 A KR 20120095084A KR 20140028559 A KR20140028559 A KR 20140028559A
Authority
KR
South Korea
Prior art keywords
fail
memory cell
read
pass
page buffer
Prior art date
Application number
KR1020120095084A
Other languages
English (en)
Other versions
KR102077811B1 (ko
Inventor
이형민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120095084A priority Critical patent/KR102077811B1/ko
Priority to US13/726,924 priority patent/US8737128B2/en
Priority to CN201310041411.0A priority patent/CN103680614B/zh
Publication of KR20140028559A publication Critical patent/KR20140028559A/ko
Application granted granted Critical
Publication of KR102077811B1 publication Critical patent/KR102077811B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 다수의 메모리 셀 그룹들을 포함하는 메모리 셀 블럭과, 상기 다수의 메모리 셀 그룹에 포함된 메모리 셀들에 독출 전압을 인가하여 데이터를 독출하기 위한 주변 회로와, 상기 주변 회로에 의해 독출된 상기 데이터에 따라 다수의 메모리 셀 그룹 각각의 패스 페일 체크 동작을 수행하기 위한 페일 비트 검출 회로, 및 상기 패스 페일 체크 동작의 결과에 따라 적어도 하나의 메모리 셀 그룹이 페일로 판단될 경우, 상기 독출 전압과 다른 보정 독출 전압을 이용하여 상기 메모리 셀 그룹들을 독출 동작을 재수행하도록 상기 주변 회로 및 상기 페일 비트 검출 회로를 제어하기 위한 제어 회로를 포함한다.

Description

반도체 메모리 장치 및 이의 동작 방법{Semiconductor memory device and method thereof}
본 발명은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 특히 빠른 독출 속도를 갖는 반도체 메모리 장치 및 이의 동작 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 장치에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다. 이때 플로팅 게이트에 전자를 채워넣는 동작이 프로그램 동작, 플로팅 게이트에 채워진 전자를 방전시키는 동작을 소거 동작이라 한다. 또한 프로그램된 불휘발성 메모리 장치의 메모리 셀들의 문턱 전압 값에 따라 변화되는 데이터 값을 센싱하여 독출 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
불휘발성 메모리 장치의 메모리 셀들의 문턱 전압 분포는 데이터가 프로그램된 기간이 길어질수록 플로팅 게이트 내에 차지된 전하들이 빠져나가 문턱 전압이 낮아지게 된다. 이로 인하여 독출 동작 시 프로그램된 데이터 값과 독출된 데이터 값이 서로 상이하여 독출 동작 오류가 발생할 수 있다.
본 발명의 실시 예는 반도체 메모리 장치의 독출 동작의 신뢰성을 개선하며, 독출 동작의 속도를 개선할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 메모리 장치는 다수의 메모리 셀 그룹들을 포함하는 메모리 셀 블럭과, 상기 다수의 메모리 셀 그룹에 포함된 메모리 셀들에 독출 전압을 인가하여 데이터를 독출하기 위한 주변 회로와, 상기 주변 회로에 의해 독출된 상기 데이터에 따라 다수의 메모리 셀 그룹 각각의 패스 페일 체크 동작을 수행하기 위한 페일 비트 검출 회로, 및 상기 패스 페일 체크 동작의 결과에 따라 적어도 하나의 메모리 셀 그룹이 페일로 판단될 경우, 상기 독출 전압과 다른 보정 독출 전압을 이용하여 상기 메모리 셀 그룹들을 독출 동작을 재수행하도록 상기 주변 회로 및 상기 페일 비트 검출 회로를 제어하기 위한 제어 회로를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치는 다수의 메모리 셀들을 포함하는 메모리 셀 블럭과, 독출 동작시 상기 메모리 셀 블럭의 워드라인에 독출 전압을 인가하기 위한 전압 공급 회로와, 상기 독출 동작시 상기 다수의 메모리 셀들의 데이터를 독출하여 독출 데이터를 저장하기 위한 다수의 페이지 버퍼 그룹을 포함하는 페이지 버퍼 회로와, 상기 다수의 페이지 버퍼 그룹에 저장된 독출 데이터에 따라 상기 다수의 페이지 버퍼 그룹 별로 패스 페일 체크 동작을 수행하기 위한 페일 비트 검출 회로, 및 상기 패스 페일 체크 동작의 결과에 따라 적어도 하나의 페이지 버퍼 그룹에 저장된 상기 독출 데이터가 페일로 판단될 경우, 상기 독출 전압보다 낮은 보정 독출 전압을 이용하여 상기 메모리 셀 블럭을 재독출하도록 상기 전압 공급 회로 및 상기 페이지 버퍼 회로를 제어하기 위한 제어 회로를 포함한다.
본 발명의 일실시 예에 따른 반도체 메모리 장치의 동작 방법은 설정된 독출 전압을 이용한 독출 동작을 실시하는 단계와, 다수의 메모리 셀 그룹 각각의 패스 페일 체크 동작을 실시하는 단계, 및 상기 패스 페일 체크 동작 결과 적어도 하나의 메모리 셀 그룹이 페일로 판단될 경우, 상기 설정된 독출 전압보다 낮은 보정 독출 전압을 이용하여 상기 독출 동작부터 재실시하는 단계를 포함하되, 상기 패스 페일 체크 동작 시 이전 패스 페일 체크 동작 결과 패스로 판단된 메모리 셀 그룹에 대해서는 패스로 판단한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법은 제1 독출 전압군을 이용하여 다수의 메모리 셀 그룹을 포함하는 메모리 셀 블럭의 데이터를 독출하는 단계와, 상기 다수의 메모리 셀 그룹 별로 패스 페일 체크 동작을 수행하는 단계, 및 상기 패스 페일 체크 동작 결과 적어도 하나 이상의 메모리 셀 그룹이 페일로 판단될 경우, 페일로 판단된 메모리 셀 그룹에 대하여 상기 제1 독출 전압군보다 낮은 전압 레벨을 갖는 제2 독출 전압군을 이용하여 상기 메모리 셀 블럭의 데이터를 독출하는 단계부터 재실시하는 단계를 포함한다.
본 발명에 따르면, 반도체 메모리 장치의 독출 동작 시 페일로 판단된 메모리 셀 그룹에 대해 이전 독출 동작시 사용된 독출 전압보다 낮은 보정 독출 전압을 사용하여 독출 동작을 재수행하여 독출 동작의 신뢰성을 개선하고, 패스로 판단된 메모리 셀 그룹에 대해서는 독출 동작을 재수행하는 단계를 스킵하여 독출 동작의 속도를 개선할 수 있다.
도 1은 본 발명에 따른 반도체 메모리 장치의 블럭도이다.
도 2는 본 발명에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 3은 본 발명에 따른 반도체 메모리 장치의 동작을 설명하기 위한 문턱 전압 분포도이다.
도 4는 본 발명에 따른 반도체 메모리 장치의 동작을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 반도체 메모리 장치의 블럭도이다.
도 1을 참조하면, 반도체 메모리 장치는 메모리 셀 블럭(110), 페이지 버퍼 회로(120), 전압 공급 회로(130), X 디코더(140), 페일 검출 회로(150), 및 제어 회로(160)를 포함한다.
메모리 셀 블럭(110)은 다수의 메모리 스트링(ST)을 포함한다. 다수의 메모리 스트링(ST)은 다수의 비트라인(BL1 내지 BLk)과 공통 소스 라인(CSL) 사이에 병렬 연결된다. 다수의 메모리 스트링(ST) 각각은 드레인 선택 트랜지스터(DST), 다수의 메모리 셀(MC0 내지 MCn) 및 소스 선택 트랜지스터(SST)를 포함한다. 또한 메모리 셀 블럭(110)의 다수의 메모리 셀들은 페이지 버퍼 회로(120)의 다수의 페이지 버퍼 그룹에 각각 대응하는 다수의 메모리 셀 그룹으로 정의될 수 있다.
페이지 버퍼 회로(120)는 다수의 페이지 버퍼(PB)를 포함한다. 다수의 페이지 버퍼(PB) 각각은 메모리 셀 블럭(110)의 다수의 비트라인(BL1 내지 BLk)에 각각 연결된다. 본 발명에서는 하나의 비트라인이 하나의 페이지 버퍼에 연결되는 구조를 설명하였으나, 두개의 비트라인이 하나의 페이지 버퍼에 연결될 수 있다. 다수의 페이지 버퍼(PB)들은 다수의 페이지 버퍼 그룹(PBG0 내지 PBGj)으로 그룹핑된다. 즉, 페이지 버퍼 회로(120)는 다수의 페이지 버퍼 중 일부를 하나의 페이지 버퍼 그룹으로 정의할 수 있다. 또한 다수의 페이지 버퍼 그룹(PBG0 내지 PBGj)에 각각 대응하는 메모리 셀들을 메모리 셀 그룹으로 정의할 수 있다.
페이지 버퍼 회로(120)는 독출 동작시 제어 회로(160)에서 출력되는 페이지 버퍼 제어 신호들(PB_signals)에 응답하여 메모리 셀 블럭(110)의 비트라인을 통해 선택된 메모리 셀들의 문턱 전압을 센싱하여, 센싱 결과를 독출 데이터로 저장한다.
또한 페이지 버퍼 회로(120)는 독출 동작 중 독출 전압을 보정 독출 전압으로 설정한 후 재독출 동작을 수행할 때, 이전 독출 동작 시 패스로 판단된 페이지 버퍼 그룹에 대해서는 재독출 동작을 스킵하고, 페일로 판단된 페이지 버퍼 그룹에 대해서만 재독출 동작을 수행하여 새로운 독출 데이터를 저장할 수 있다.
전압 공급 회로(130)는 독출 동작시 제어 회로(160)에서 출력되는 전압 공급 회로 제어 신호들(VC_signals)에 응답하여 독출 전압(Vread) 및 패스 전압(Vpass)을 생성한다. 또한 전압 공급 회로(130)는 독출 동작시 전압 공급 회로 제어 신호들(VC_signals)에 응답하여 독출 전압(Vread)의 전위 레벨을 조절하여 출력할 수 있다.
X 디코더(140)는 제어회로(160)로부터 입력되는 로우 어드레스(RADD)에 따라서 메모리 셀 블럭(110) 내의 워드라인들(WL0 내지 WL31) 및 선택라인(SSL, DSL)에 독출 전압(Vread) 및 패스 전압(Vpass) 및 동작 전압을 전달한다.
페일 검출 회로(150)는 독출 동작시 페이지 버퍼 회로(120)의 각 페이지 버퍼 그룹별로 페일 검출 동작을 수행한다. 즉, 페일 검출 회로(150)는 각 페이지 버퍼 그룹별로 페일 검출 동작을 수행하며, 각 페이지 버퍼 그룹 내에 포함된 페이지 버퍼(PB)들에 저장된 독출 데이터를 이용하여 독출 데이터의 페일 비트 여부를 검출하여 카운트하고, 카운트된 페일 비트의 수가 에러 보정 회로(Errror Correction Circuit)에서 보정할 수 있는 허용 비트 수보다 큰지 또는 작은지를 판단하여 패스/페일 신호(PASS/FAIL)를 출력한다. 즉, 페일 검출 회로(150)는 카운트된 페일 비트의 수가 허용 비트 수보다 같거나 작을 경우 패스 신호(PASS)를 출력하고, 카운트된 페일 비트의 수가 허용 비트 수보다 클 경우 페일 신호(FAIL)를 출력한다.
제어 회로(160)는 독출 동작 시 페이지 버퍼 회로(120)를 제어하기 위한 페이지 버퍼 제어 신호들(PB_signals)을 출력하고, 전압 검출 회로(130)를 제어하기 위한 전압 공급 회로 제어 신호들(VC_signals)을 출력하고, X 디코더(140)를 제어하기 위한 로우 어드레스(RADD)를 출력한다.
제어 회로(160)는 독출 동작 시 페일 검출 회로(150)에서 출력된 패스/페일 신호에 따라 전압 공급 회로(130)에서 출력되는 독출 전압(Vread)의 전위 레벨을 새롭게 설정하여 보정 독출 전압을 출력하도록 제어한다. 또한 제어 회로(160)는 패스/페일 신호에 따라 이전 독출 동작 시 패스로 판단된 페이지 버퍼 그룹에 대해서는 재독출 동작을 스킵하고, 페일로 판단된 페이지 버퍼 그룹에 대해서만 재독출 동작을 수행하여 새로운 독출 데이터를 저장하도록 페이지 버퍼 회로(120)를 제어한다.
도 2는 본 발명에 따른 반도체 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 3은 본 발명에 따른 반도체 메모리 장치의 동작을 설명하기 위한 문턱 전압 분포도이다.
도 1 내지 도 3을 참조하여, 본원 발명에 따른 반도체 메모리 장치의 독출 동작을 설명하면 다음과 같다.
1) A 독출 전압군으로 독출(S210)
전압 공급 회로(130)는 제어 회로(160)에서 출력된 전압 공급 회로 제어 신호들(VC_signals)에 응답하여 A 독출 전압군에 대응하는 독출 전압들(R1, R2, R3)을 생성한다. X 디코더(140)는 로우 어드레스(RADD)에 따라 다수의 워드라인들(WL<0:n>) 중 선택된 워드라인에 독출 전압들(R1, R2, R3)을 순차적으로 인가하고, 비선탠된 워드라인에는 패스 전압(Vpass)을 인가한다.
페이지 버퍼 회로(120) 내의 페이지 버퍼(PB)들은 독출 전압들(R1, R2, R3)이 순차적으로 인가될 때마다 연결된 비트라인(BL1 내지 BLk)의 전위를 센싱하여 독출 데이터를 저장한다.
2) 페이지 버퍼 그룹별로 페일 비트 검출(S220)
페일 비트 검출 회로(150)는 페이지 버퍼 회로(120)의 각 페이지 버퍼 그룹별로 페일 비트 검출 동작을 수행한다. 즉, 페일 검출 회로(150)는 각 페이지 버퍼 그룹별로 페일 비트 검출 동작을 수행하며, 각 페이지 버퍼 그룹 내에 포함된 페이지 버퍼(PB)들에 저장된 독출 데이터를 이용하여 독출 데이터의 페일 비트 여부를 검출하여 카운트한다.
3) 에러 보정 가능 여부 판단(S230)
페일 비트 검출 회로(150)는 각 페이지 버퍼 그룹에 대응하는 메모리 셀 그룹의 패스 페일 체크 동작을 수행한다. 즉, 페일 비트 검출 회로(150)는 각 페이지 버퍼 그룹 별로 카운트된 페일 비트의 수와 에러 보정 회로(Errror Correction Circuit)에서 보정할 수 있는 허용 비트 수를 비교하여 독출 데이터의 에러 보정 가능 여부를 판단한다. 페일 검출 회로(150)는 각 페이지 버퍼 그룹 별로 카운트된 페일 비트의 수가 허용 비트 수보다 같거나 작을 경우 패스 신호(PASS)를 출력하고, 카운트된 페일 비트의 수가 허용 비트 수보다 클 경우 페일 신호(FAIL)를 출력하여 패스 페일 체크 동작을 수행한다.
4) 페일된 그룹에 대하여 B 독출 전압군으로 독출(S240)
상술한 에러 보정 가능 여부 판단 단계(S230)에서 적어도 하나 이상의 페이지 버퍼 그룹의 페일 비트 검출 동작이 페일로 판단된 경우, 전압 공급 회로(130)는 제어 회로(160)에서 출력된 전압 공급 회로 제어 신호들(VC_signals)에 응답하여 B 독출 전압군에 대응하는 독출 전압들(R1', R2', R3')을 생성한다. 이때 B 독출 전압군은 A 독출 전압군보다 설정 전압 레벨만큼 낮다.
X 디코더(140)는 로우 어드레스(RADD)에 따라 다수의 워드라인들(WL<0:n>) 중 선택된 워드라인에 독출 전압들(R1', R2', R3')을 순차적으로 인가하고, 비선탠된 워드라인에는 패스 전압(Vpass)을 인가한다.
페이지 버퍼 회로(120) 내의 페이지 버퍼(PB)들은 독출 전압들(R1', R2', R3')이 순차적으로 인가될 때마다 연결된 비트라인(BL1 내지 BLk)의 전위를 센싱하여 독출 데이터를 저장한다. 이때, 이전 페일 비트 검출 동작 시 패스로 판단된 페이지 버퍼 그룹에 포함된 페이지 버퍼(PB)들은 독출 동작을 스킵한다. 이로 인하여 이전 독출 동작시 저장된 데이터들을 그대로 유지한다.
B 독출 전압군으로 독출 동작을 수행할 경우, 독출 전압이 이전 독출 동작시 사용된 독출 전압보다 낮아지므로 메모리 셀들의 문턱 전압 분포가 시간이 흐를수록 하강하여 레프트 테일이 늘어져 독출 동작시 페일이 발생하는 문제점을 감소시킬 수 있다.
5) 페이지 버퍼 그룹별로 페일 비트 검출(S250)
페일 비트 검출 회로(150)는 페이지 버퍼 회로(120)의 각 페이지 버퍼 그룹별로 페일 비트 검출 동작을 수행한다. 즉, 페일 검출 회로(150)는 각 페이지 버퍼 그룹별로 페일 비트 검출 동작을 수행하며, 각 페이지 버퍼 그룹 내에 포함된 페이지 버퍼(PB)들에 저장된 독출 데이터를 이용하여 독출 데이터의 페일 비트 여부를 검출하여 카운트한다. 이때 이전 페일 비트 검출 동작 시 패스로 판단된 페이지 버퍼 그룹에 포함된 페이지 버퍼(PB)들은 이전 독출 동작시 독출된 데이터들을 유지하고 있으므로 페일 비트 검출 동작을 재수행하여도 패스로 판단된다. 따라서, 이전 페일 비트 검출 동작(S220) 시 패스로 판단된 페이지 버퍼 그룹에 대해서 페일 비트 검출 동작을 스킵할 수 있다.
6) 에러 보정 가능 여부 판단(S260)
페일 비트 검출 회로(150)는 각 페이지 버퍼 그룹에 대응하는 메모리 셀 그룹의 패스 페일 체크 동작을 수행한다. 즉, 페일 비트 검출 회로(150)는 각 페이지 버퍼 그룹 별로 카운트된 페일 비트의 수와 에러 보정 회로(Errror Correction Circuit)에서 보정할 수 있는 허용 비트 수를 비교하여 독출 데이터의 에러 보정 가능 여부를 판단한다. 페일 검출 회로(150)는 각 페이지 버퍼 그룹 별로 카운트된 페일 비트의 수가 허용 비트 수보다 같거나 작을 경우 패스 신호(PASS)를 출력하고, 카운트된 페일 비트의 수가 허용 비트 수보다 클 경우 페일 신호(FAIL)를 출력하여 패스 페일 체크 동작을 수행한다.
7) 재차 페일된 그룹에 대하여 C 독출 전압군으로 독출(S270)
상술한 에러 보정 가능 여부 판단 단계(S260)에서 적어도 하나 이상의 페이지 버퍼 그룹의 페일 비트 검출 동작이 페일로 판단된 경우, 전압 공급 회로(130)는 제어 회로(160)에서 출력된 전압 공급 회로 제어 신호들(VC_signals)에 응답하여 C 독출 전압군에 대응하는 독출 전압들(R1", R2", R3")을 생성한다. 이때 C 독출 전압군은 B 독출 전압군보다 설정 전압 레벨만큼 낮다.
X 디코더(140)는 로우 어드레스(RADD)에 따라 다수의 워드라인들(WL<0:n>) 중 선택된 워드라인에 독출 전압들(R1", R2", R3")을 순차적으로 인가하고, 비선탠된 워드라인에는 패스 전압(Vpass)을 인가한다.
페이지 버퍼 회로(120) 내의 페이지 버퍼(PB)들은 독출 전압들(R1", R2", R3")이 순차적으로 인가될 때마다 연결된 비트라인(BL1 내지 BLk)의 전위를 센싱하여 독출 데이터를 저장한다. 이때, 이전 페일 비트 검출 동작(S250) 시 패스로 판단된 페이지 버퍼 그룹에 포함된 페이지 버퍼(PB)들은 독출 동작을 스킵한다. 이로 인하여 이전 독출 동작시 저장된 데이터들을 그대로 유지한다.
C 독출 전압군으로 독출 동작을 수행할 경우, 독출 전압이 이전 독출 동작시 사용된 독출 전압보다 낮아지므로 메모리 셀들의 문턱 전압 분포가 시간이 흐를수록 하강하여 레프트 테일이 늘어져 독출 동작시 페일이 발생하는 문제점을 감소시킬 수 있다.
8) 에러 보정 가능 여부 판단(S280)
페일 비트 검출 회로(150)는 각 페이지 버퍼 그룹에 대응하는 메모리 셀 그룹의 패스 페일 체크 동작을 수행한다. 즉, 페일 비트 검출 회로(150)는 각 페이지 버퍼 그룹 별로 카운트된 페일 비트의 수와 에러 보정 회로(Errror Correction Circuit)에서 보정할 수 있는 허용 비트 수를 비교하여 독출 데이터의 에러 보정 가능 여부를 판단한다. 페일 검출 회로(150)는 각 페이지 버퍼 그룹 별로 카운트된 페일 비트의 수가 허용 비트 수보다 같거나 작을 경우 패스 신호(PASS)를 출력하고, 카운트된 페일 비트의 수가 허용 비트 수보다 클 경우 페일 신호(FAIL)를 출력하여 패스 페일 체크 동작을 수행한다.
9) 에러 보정(S290)
상술한 에러 보정 가능 여부 판단 단계들(S230, S260, S280)에서 카운트된 페일 비트의 수가 허용 비트 수와 같거나 작다고 판단될 경우, 제어 회로(160) 내에 포함된 에러 보정 회로(Errror Correction Circuit)를 이용하여 페이지 버퍼 회로(120) 내에 저장된 데이터 중 페일 비트로 검출된 데이터를 보정한다.
10) 데이터 출력(S300)
에러가 보정된 페이지 버퍼 회로(120) 내의 데이터를 외부로 출력한다.
11) 블록 페일(S310)
상술한 에러 보정 가능 여부 판단 단계(S280)에서 카운트된 페일 비트의 수가 허용 비트 수보다 크다고 판단될 경우, 메모리 셀 블럭(110)을 페일 블록으로 처리한다.
본원 발명의 실시 예에서는 독출 전압군을 A 독출 전압군, B 독출 전압군, C 독출 전압군으로 정의하여 3번의 독출 동작을 재실시하는 예를 설명하였으나, 독출 전압군의 수를 조절하여 재차 독출 동작을 수행할 수 있다.
도 4는 본 발명에 따른 반도체 메모리 장치의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, A 독출 전압군을 이용한 제1 독출 동작 및 페일 비트 검출 동작 결과, 다수의 페이지 버퍼 그룹(PBG0 내지 PBGj) 중 페이지 버퍼 그룹(PBG0, PBG1, PBG2, PBGj)이 페일로 판단된 경우, 페이지 버퍼 그룹(PBG0, PBG1, PBG2, PBGj)에 대하여 B 독출 전압군을 이용한 제2 독출 동작 및 페일 비트 검출 동작을 수행한다. 이로 인하여 이전 페일 비트 검출 동작시 페일로 판단된 페이지 버퍼 그룹(PBG0, PBG1, PBG2, PBGj) 중 페이지 버퍼 그룹(PBG1 내지 PBG2)이 재차 페일로 판단된다. 또한 페이지 버퍼 그룹(PBG1 내지 PBG2)에 대하여 C 독출 전압군을 이용한 제3 독출 동작 및 페일 비트 검출 동작을 수행한다.
상술한 바와 같이 독출 동작시 페일로 판단된 페이지 버퍼 그룹에 대응하는 메모리 셀들을 독출 전압이 감소한 보정 독출 전압을 이용하여 새로운 독출 동작 및 페일 비트 검출 동작을 수행함으로써 독출 동작의 신뢰성이 개선되고, 패스로 판단된 페이지 버퍼 그룹에 대응하는 메모리 셀에 대해서는 독출 동작 및 페일 비트 검출 동작이 재수행되는 단계가 스킵되어 동작 속도가 개선된다.
110 : 메모리 셀 블럭 120 : 페이지 버퍼 회로
130 : 전압 공급 회로 140 : X 디코더
150 : 페일 비트 검출 회로 160 : 제어 회로

Claims (20)

  1. 다수의 메모리 셀 그룹들을 포함하는 메모리 셀 블럭;
    상기 다수의 메모리 셀 그룹에 포함된 메모리 셀들에 독출 전압을 인가하여 데이터를 독출하기 위한 주변 회로;
    상기 주변 회로에 의해 독출된 상기 데이터에 따라 다수의 메모리 셀 그룹 각각의 패스 페일 체크 동작을 수행하기 위한 페일 비트 검출 회로; 및
    상기 패스 페일 체크 동작의 결과에 따라 적어도 하나의 메모리 셀 그룹이 페일로 판단될 경우, 상기 독출 전압과 다른 보정 독출 전압을 이용하여 상기 메모리 셀 그룹들을 독출 동작을 재수행하도록 상기 주변 회로 및 상기 페일 비트 검출 회로를 제어하기 위한 제어 회로를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 주변 회로는 상기 제어 회로에서 출력되는 전압 공급 회로 제어 신호들에 응답하여 상기 독출 전압 또는 상기 보정 독출 전압을 생성하기 위한 전압 공급 회로;
    로우 어드레스에 따라 상기 전압 공급 회로에서 생성된 상기 독출 전압 또는 상기 보정 독출 전압을 상기 메모리 셀 블럭의 선택된 워드라인에 전송하기 위한 X 디코더;
    상기 다수의 메모리 셀 그룹에 포함된 메모리 셀들의 상기 데이터를 독출하여 저장하기 위한 페이지 버퍼 회로를 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 페이지 버퍼 회로는 상기 다수의 메모리 셀 그룹에 각각 대응하는 다수의 페이지 버퍼 그룹을 포함하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 페일 비트 검출 회로는 각 페이지 버퍼 그룹의 다수의 페이지 버퍼에 저장된 상기 데이터를 이용하여 상기 데이터의 페일 비트를 검출하고 검출된 상기 페일 비트를 카운트하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 페일 비트 검출 회로는 상기 각 페이지 버퍼 그룹 별로 카운트된 상기 페일 비트의 수와 에러 보정 회로(Errror Correction Circuit)에서 보정할 수 있는 허용 비트 수를 비교하여 패스/페일 신호를 출력하는 반도체 메모리 장치.
  6. 제 4 항에 있어서,
    상기 제어 회로는 상기 패스/페일 신호에 따라 상기 다수의 메모리 셀 그룹의 상기 패스 페일 체크 동작 결과를 판단하고, 페일로 판단된 메모리 셀 그룹에 대해 상기 독출 전압보다 낮은 상기 보정 독출 전압을 이용하여 상기 데이터를 재독출하여 저장하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  7. 다수의 메모리 셀들을 포함하는 메모리 셀 블럭;
    독출 동작시 상기 메모리 셀 블럭의 워드라인에 독출 전압을 인가하기 위한 전압 공급 회로;
    상기 독출 동작시 상기 다수의 메모리 셀들의 데이터를 독출하여 독출 데이터를 저장하기 위한 다수의 페이지 버퍼 그룹을 포함하는 페이지 버퍼 회로;
    상기 다수의 페이지 버퍼 그룹에 저장된 독출 데이터에 따라 상기 다수의 페이지 버퍼 그룹 별로 패스 페일 체크 동작을 수행하기 위한 페일 비트 검출 회로; 및
    상기 패스 페일 체크 동작의 결과에 따라 적어도 하나의 페이지 버퍼 그룹에 저장된 상기 독출 데이터가 페일로 판단될 경우, 상기 독출 전압보다 낮은 보정 독출 전압을 이용하여 상기 메모리 셀 블럭을 재독출하도록 상기 전압 공급 회로 및 상기 페이지 버퍼 회로를 제어하기 위한 제어 회로를 포함하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 메모리 셀 블럭은 상기 다수의 페이지 버퍼 그룹에 다수의 메모리 셀 그룹을 포함하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 페일 비트 검출 회로는 각 페이지 버퍼 그룹의 다수의 페이지 버퍼에 저장된 상기 독출 데이터를 이용하여 상기 독출 데이터의 페일 비트를 검출하고 검출된 상기 페일 비트를 카운트하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 페일 비트 검출 회로는 상기 각 페이지 버퍼 그룹 별로 카운트된 상기 페일 비트의 수와 에러 보정 회로(Errror Correction Circuit)에서 보정할 수 있는 허용 비트 수를 비교하여 패스/페일 신호를 출력하는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 제어 회로는 상기 패스/페일 신호에 따라 상기 다수의 메모리 셀 그룹의 상기 패스 페일 체크 동작 결과를 판단하고, 페일로 판단된 메모리 셀 그룹에 대해 상기 보정 독출 전압을 이용하여 상기 독출 데이터를 재독출하여 저장하도록 상기 주변 회로를 제어하는 반도체 메모리 장치.
  12. 설정된 독출 전압을 이용한 독출 동작을 실시하는 단계;
    다수의 메모리 셀 그룹 각각의 패스 페일 체크 동작을 실시하는 단계; 및
    상기 패스 페일 체크 동작 결과 적어도 하나의 메모리 셀 그룹이 페일로 판단될 경우, 상기 설정된 독출 전압보다 낮은 보정 독출 전압을 이용하여 상기 독출 동작부터 재실시하는 단계를 포함하되,
    상기 패스 페일 체크 동작 시 이전 패스 페일 체크 동작 결과 패스로 판단된 메모리 셀 그룹에 대해서는 패스로 판단하는 반도체 메모리 장치의 동작 방법.
  13. 제 12 항에 있어서,
    상기 패스 페일 체크 동작을 실시하는 단계는 상기 다수의 메모리 셀 그룹 별로 페일 비트를 검출하는 단계;
    상기 검출된 페일 비트를 카운트하는 단계; 및
    카운트된 상기 페일 비트의 수와 허용 비트 수를 비교하여 상기 다수의 메모리 셀 그룹 별로 상기 패스 페일 체크 동작을 수행하는 반도체 메모리 장치의 동작 방법.
  14. 제 12 항에 있어서,
    상기 패스 페일 체크 동작 결과 페일로 판단된 메모리 셀 그룹은 상기 보정 독출 전압을 이용하여 상기 독출 동작부터 재실시하고, 패스로 판단된 메모리 셀 그룹은 상기 독출 동작을 스킵하는 반도체 메모리 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 패스 페일 체크 동작 결과 상기 페일로 판단된 메모리 셀 그룹이 상기 독출 동작을 재수행한 후 상기 패스 페일 체크 동작을 재수행할 때, 상기 패스로 판단된 메모리 셀 그룹은 상기 패스 페일 체크 동작을 스킵하는 반도체 메모리 장치의 동작 방법.
  16. 제 12 항에 있어서,
    상기 패스 페일 체크 동작 결과 패스로 판단된 메모리 셀 그룹의 상기 독출 데이터는 보정 회로(Errror Correction Circuit)를 이용한 보정 동작을 수행한 후 보정된 데이터를 외부로 출력하는 반도체 메모리 장치의 동작 방법.
  17. 제1 독출 전압군을 이용하여 다수의 메모리 셀 그룹을 포함하는 메모리 셀 블럭의 데이터를 독출하는 단계;
    상기 다수의 메모리 셀 그룹 별로 패스 페일 체크 동작을 수행하는 단계; 및
    상기 패스 페일 체크 동작 결과 적어도 하나 이상의 메모리 셀 그룹이 페일로 판단될 경우, 페일로 판단된 메모리 셀 그룹에 대하여 상기 제1 독출 전압군보다 낮은 전압 레벨을 갖는 제2 독출 전압군을 이용하여 상기 메모리 셀 블럭의 데이터를 독출하는 단계부터 재실시하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 제2 독출 전압군을 이용한 상기 메모리 셀 블럭의 데이터를 독출하고 상기 패스 페일 체크 동작을 수행한 결과, 상기 페일로 판단된 메모리 셀 그룹 중 재차 페일로 판단된 메모리 셀 그룹에 대해 상기 제2 독출 전압군보다 낮은 전압 레벨을 갖는 제3 독출 전압군을 이용하여 상기 메모리 셀 블럭의 데이터를 독출하는 단계부터 재실시하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  19. 제 17 항에 있어서,
    상기 패스 페일 체크 동작을 실시하는 단계는 상기 다수의 메모리 셀 그룹 별로 페일 비트를 검출하는 단계;
    상기 검출된 페일 비트를 카운트하는 단계; 및
    카운트된 상기 페일 비트의 수와 허용 비트 수를 비교하여 상기 다수의 메모리 셀 그룹 별로 상기 패스 페일 체크 동작을 수행하는 반도체 메모리 장치의 동작 방법.
  20. 제 17 항에 있어서,
    상기 패스 페일 체크 동작 결과 패스로 판단된 메모리 셀 그룹은 상기 페일로 판단된 메모리 셀 그룹이 상기 제2 독출 전압군을 이용한 상기 메모리 셀 블럭의 데이터를 독출하는 단계 및 상기 패스 페일 체크 동작을 수행하는 동안 상기 데이터를 독출하는 단계 및 패스 페일 체크 동작을 스킵하는 반도체 메모리 장치의 동작 방법.

KR1020120095084A 2012-08-29 2012-08-29 반도체 메모리 장치 및 이의 동작 방법 KR102077811B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120095084A KR102077811B1 (ko) 2012-08-29 2012-08-29 반도체 메모리 장치 및 이의 동작 방법
US13/726,924 US8737128B2 (en) 2012-08-29 2012-12-26 Semiconductor memory device and method of operating the same
CN201310041411.0A CN103680614B (zh) 2012-08-29 2013-02-01 半导体存储器设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095084A KR102077811B1 (ko) 2012-08-29 2012-08-29 반도체 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140028559A true KR20140028559A (ko) 2014-03-10
KR102077811B1 KR102077811B1 (ko) 2020-02-14

Family

ID=50187415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095084A KR102077811B1 (ko) 2012-08-29 2012-08-29 반도체 메모리 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US8737128B2 (ko)
KR (1) KR102077811B1 (ko)
CN (1) CN103680614B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170052390A (ko) * 2015-11-04 2017-05-12 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20180035271A (ko) * 2016-09-28 2018-04-06 삼성전자주식회사 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899102B2 (en) * 2015-03-31 2018-02-20 SK Hynix Inc. Semiconductor device and operating method thereof
KR102634421B1 (ko) * 2016-11-21 2024-02-06 에스케이하이닉스 주식회사 페일 비트 카운터 및 이를 포함하는 반도체 메모리 장치
KR20200132270A (ko) * 2019-05-16 2020-11-25 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10832790B1 (en) * 2019-09-26 2020-11-10 Western Digital Technologies, Inc. Performance of non data word line maintenance in sub block mode
KR20220012435A (ko) 2020-07-22 2022-02-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법, 그것을 제어하는 제어기, 및 그것을 포함하는 저장 장치
KR20220063609A (ko) * 2020-11-10 2022-05-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20220080790A (ko) * 2020-12-07 2022-06-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090000466A (ko) * 2007-06-28 2009-01-07 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR20100006344A (ko) * 2008-07-09 2010-01-19 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
JP2012099193A (ja) * 2010-11-04 2012-05-24 Toshiba Corp 半導体メモリ
KR20120069532A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
KR100865830B1 (ko) 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR101034434B1 (ko) 2008-07-10 2011-05-12 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8799747B2 (en) * 2010-06-03 2014-08-05 Seagate Technology Llc Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
CN102543196B (zh) * 2010-12-14 2015-06-17 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090000466A (ko) * 2007-06-28 2009-01-07 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR20100006344A (ko) * 2008-07-09 2010-01-19 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
JP2012099193A (ja) * 2010-11-04 2012-05-24 Toshiba Corp 半導体メモリ
KR20120069532A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 반도체 메모리 장치 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170052390A (ko) * 2015-11-04 2017-05-12 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20180035271A (ko) * 2016-09-28 2018-04-06 삼성전자주식회사 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템

Also Published As

Publication number Publication date
CN103680614A (zh) 2014-03-26
CN103680614B (zh) 2019-03-29
KR102077811B1 (ko) 2020-02-14
US20140063944A1 (en) 2014-03-06
US8737128B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
US12068040B2 (en) Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
KR102077811B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR101578511B1 (ko) 리드 전압 설정 방법
US7532520B2 (en) Semiconductor memory device and control method of the same
US7652928B2 (en) Semiconductor memory device and control method of the same
US9064580B2 (en) Nonvolatile semiconductor memory device and write-in method thereof
US8320187B2 (en) Nonvolatile semiconductor memory and control method thereof
JP2009140564A (ja) Ｎａｎｄ型フラッシュメモリおよびメモリシステム
JP2020155180A (ja) メモリ読み出し方法及びメモリシステム並びにコンピュータ・プログラム
KR20120043518A (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
KR20120078840A (ko) 반도체 메모리 소자의 독출 방법
KR20150104858A (ko) 반도체 장치 및 이의 동작 방법
JP2013041634A (ja) 不揮発性半導体記憶装置
US20240265971A1 (en) Memory device controlling pass voltage and operating method thereof
CN116665742A (zh) 半导体存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant