CN102394612A

CN102394612A - 基于低压检测功能的复位电路

Info

Publication number: CN102394612A
Application number: CN2011103105711A
Authority: CN
Inventors: 张俊; 胡建国; 王德明; 丁一; 谭洪舟
Original assignee: GUANGZHOU SYSUR DIGITAL SCIENCE AND TECHNOLOGY Inc
Current assignee: GUANGZHOU SYSUR DIGITAL SCIENCE AND TECHNOLOGY Inc
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2012-03-28
Anticipated expiration: 2031-09-30
Also published as: CN102394612B

Abstract

本发明公开了一种结构简单、功耗低的基于低压检测功能的复位电路，它包括电压检测模块、复位输出模块、电压放大模块、电压整形A模块和电压整形B模块，其中，电压检测模块用于形成复位电路产生复位信号所需的门限电压值，并根据门限电压值界定电源VDD电压上电或掉电过程中复位电路的工作状态，复位输出模块用于在复位电路非正常工作时输出低电平作为复位信号，以及在复位电路正常工作时输出高电平，电压放大模块用于在复位电路非正常工作时输出低电平作为存储器锁使能信号，以及在复位电路正常工作时输出高电平作为存储器使能信号，电压整形A模块用于对复位输出模块的输出电压进行整形，电压整形B模块用于对电压放大模块的输出电压进行整形。

Description

基于低压检测功能的复位电路

技术领域

本发明涉及一种射频识别系统复位电路，具体来说，涉及一种无源智能卡标签芯片中基于低压检测功能的复位电路。

背景技术

射频识别系统，是由电子标签，读写器和计算机网络组成的自动识别系统，通常由读写器在一个区域发射能量形成电磁场，电子标签经过该区域时，检测到读写器信号后发送存储数据，读写器接收标签发送的信号，解码并校验数据的准确性以达到识别的目的。

无源智能卡标签芯片，指的是标签内部无电池，依靠接收读写器发出的射频信号，将载波转化为直流电供芯片内部电路工作，它集成了微处理器(MCU)和存储单元(随机存储器RAM、电可改写可编程存储器EEPROM以及固化了芯片操作系统的只读存储器ROM)。

复位电路，是一种为保证芯片中微机系统能在一个正常稳定的状态下工作的电路结构。对于无源智能卡标签芯片中的电路来说，电源是由外部读写器的能量来提供的，所以，对功耗的要求较为苛刻，而且电源电压会受到各种环境因素的影响。当芯片的电源电压突然衰减到一个很低的值时，芯片中的微处理器将会产生一些不确定的现象，很有可能在与读写器通信过程中使传输数据错误或损坏。而传统的复位电路一般只具有上电复位功能，并另外加入数据保护电路，才能确保通信过程中数据的正确性。这不仅使电路结构更复杂，增加了面积和设计的困难度，且增加的另一部分数据保护电路产生了额外的功耗。

发明内容

针对以上的不足，本发明提供了一种结构简单、功耗低的基于低压检测功能的复位电路，它包括：用于形成复位电路产生复位信号所需的门限电压值，并根据门限电压值界定电源VDD电压上电或掉电过程中复位电路的工作状态的电压检测模块；用于在复位电路非正常工作时输出低电平作为复位信号，以及在复位电路正常工作时输出高电平的复位输出模块；用于在复位电路非正常工作时输出低电平作为存储器锁使能信号，以及在复位电路正常工作时输出高电平作为存储器使能信号的电压放大模块。

它还包括对复位输出模块的输出电压进行整形的电压整形A模块。

它还包括对电压放大模块的输出电压进行整形的电压整形B模块。

所述电压检测模块由电阻R11、电阻R12、PMOS 111、PMOS 112、PMOS 16、PMOS 17、PMOS 18、PMOS 19、NMOS 113、NMOS 13、NMOS14和NMOS 15组成，其中，电阻R11阻值大于电阻R12的阻值，电阻R11一端接电源VDD，电阻R11另一端通过结点b1与电阻R12一端串联，电阻R12另一端通过结点b2连接NMOS 13的漏极和栅极，NMOS13的源极接地，PMOS 18的漏极接电源，PMOS 18的源极与PMOS 16的漏极相连，PMOS 18的栅极与PMOS 16和NMOS 14的栅极相连并连接到结点b1，PMOS 16的漏极通过结点N1与NMOS 14的漏极相连，NMOS14的源极接地，PMOS 19的漏极接电源，PMOS 19的源极与PMOS 17的漏极相连，PMOS 19的栅极与PMOS 17和NMOS 15的栅极相连并连接到结点b2，PMOS 17的漏极通过结点N2与NMOS 15的漏极相连，NMOS 15的源极接地，PMOS 111的漏极接电源，PMOS 111的源极与PMOS 112的漏极相连，PMOS 111的栅极与PMOS 112和NMOS 113的栅极相连并连接到结点b1，PMOS 112的漏极通过结点N3与NMOS 113的漏极相连，NMOS 113的源极接地。

所述复位输出模块由PMOS 24、PMOS25、PMOS26、NMOS 21、NMOS 22和NMOS 23组成，PMOS 24的源极接电源，PMOS 24的栅极与NMOS 21的栅极相连并连接到结点N1，PMOS 24的漏极通过结点up与NMOS 21的漏极相连，NMOS 21的源极接地，PMOS 25的源极接电源，PMOS 25的源极栅极与NMOS 22的栅极相连并连接到结点N2，PMOS 25的源极漏极通过结点down与NMOS 22的漏极相连，NMOS 22的源极接地，PMOS 26的源极接电源，PMOS 26的栅极连接到结点up，PMOS 26的漏极通过结点N4与NMOS 23的漏极相连，NMOS 23的栅极连接到结点down，NMOS 23的源极接地。

所述电压放大模块由PMOS 44、PMOS45、PMOS46、NMOS 41、NMOS 42和NMOS 43组成，PMOS 44的源极接电源，PMOS 44的栅极与NMOS 41的栅极相连并连接到结点N3，PMOS 44的漏极通过结点N8与NMOS 41的漏极相连，NMOS 41的源极接地，PMOS 45的源极接电源，PMOS 45的栅极与NMOS 42的栅极相连并连接到结点N8，PMOS 45的漏极通过结点N6与NMOS 42的漏极相连，NMOS 42的源极接地，PMOS 46的源极接电源，，PMOS 46的栅极与NMOS 43的栅极相连并连接到结点N6，，PMOS 46的漏极通过结点N8与NMOS 43的漏极相连，NMOS 43的源极接地。

所述电压整形A模块由PMOS 33、PMOS 34、NMOS 31和NMOS 32组成，PMOS 33的源极接电源，PMOS 33的栅极与NMOS 31的栅极相连并连接到结点N4，PMOS 33的漏极通过结点N5与NMOS 31的漏极相连，NMOS 31的源极接地，PMOS 34的源极接电源，PMOS 34的栅极与NMOS 32的栅极相连并连接到结点N5，PMOS 34的漏极通过结点RST与NMOS 32的漏极相连，NMOS 32的源极接地。

所述电压整形B模块由PMOS 53、PMOS54、NMOS 51和NMOS 52组成，PMOS 53的源极接电源，PMOS 53的栅极与NMOS 51的栅极相连并连接到结点N6，PMOS 53的漏极通过结点N7与NMOS 51的漏极相连，NMOS 51的源极接地，PMOS 54的源极接电源，PMOS 54的栅极与NMOS 52的栅极相连并连接到结点N7，PMOS 54的漏极通过结点EEv_en与NMOS 52的漏极相连，NMOS 52的源极接地。

本发明的有益效果：本发明提供的基于低压检测功能的复位电路在0.18μm的工艺标准下实现，电路结构简单，面积小，电流小仅在几微安的量级上，满足了无源射频标签对功耗的苛刻要求。当标签芯片的电源上电时，能产生上电复位信号和数据存储单元的存储器使能信号，使微处理器能在一个正常稳定的状态下工作；当由于某种原因，电源电压突然衰减到很低的幅度时，能产生一个掉电复位信号和数据存储单元的存储器锁使能信号，这样就保证微处理器不会因为工作在一个不确定的状态，而导致通信过程中数据的错误和损坏。

附图说明

图1为本发明的基于低压检测功能的复位电路的功能框架图；

图2为本发明的基于低压检测功能的复位电路的电路原理图。

具体实施方式

下面结合附图对本发明进行进一步阐述。

如图1和图2所示，本发明的基于低压检测功能的复位电路包括电压检测模块10、复位输出模块20、电压放大模块30、电压整形A模块40和电压整形B模块50，其中，电压检测模块10用于形成复位电路产生复位信号所需的门限电压值，并根据门限电压值界定电源VDD电压上电或掉电过程中复位电路的工作状态，复位输出模块20用于在复位电路非正常工作时输出低电平作为复位信号，以及在复位电路正常工作时输出高电平，电压放大模块30用于在复位电路非正常工作时输出低电平作为存储器锁使能信号，以及在复位电路正常工作时输出高电平作为存储器使能信号，电压整形A模块40用于对复位输出模块的输出电压进行整形，电压整形B模块50用于对电压放大模块的输出电压进行整形。

本发明的基于低压检测功能的复位电路的工作原理为：当电源VDD电压由最小值(0V)到最大值(1.8V)的上升过程中，通过电压检测模块10判别是否达到一个规定的门限电压值(标准电压)，在VDD到达这个标准电压值之前，使复位输出模块20持续输出低电平，即复位信号，同时通过电压放大模块30持续输出低电平，即存储器锁使能信号；当VDD到达这个门限电压值后，上升到最高电压的过程中，复位输出模块20保持高电平，电压放大模块30保持高电平，即存储器使能信号。当电源VDD电压由稳定的最高值突然衰减时，通过电压检测模块10判别VDD电压是否低于一个规定的门限电压值，当VDD电压低于这个门限电压值时，使复位输出模块20产生复位信号，同时使电压放大模块30产生存储器锁使能信号，这些信号一直维持到VDD电压恢复到正常稳定状态。从而实现在电源VDD电压上电或者掉电时，给微处理器提供一个上电复位信号和存储器锁使能信号，以防止由于电压不稳定而使微处理器工作在一个不确定的状态，导致与读写器通信过程中传输数据的错误和损坏。

所述电压检测模块10由电阻R11、电阻R12、PMOS(P型金属-氧化物-半导体场效应晶体管)111、PMOS 112、PMOS 16、PMOS 17、PMOS18、PMOS19、NMOS(N型金属氧化物半导体场效应晶体管)113、NMOS13、NMOS14和NMOS15组成，其中，电阻R11阻值大于电阻R12的阻值，电阻R11一端接电源VDD，电阻R11另一端通过结点b1与电阻R12一端串联，电阻R12另一端通过结点b2连接NMOS 13的漏极和栅极，NMOS13的源极接地，PMOS 18的漏极接电源，PMOS 18的源极与PMOS 16的漏极相连，PMOS 18的栅极与PMOS 16和NMOS 14的栅极相连并连接到结点b1，PMOS 16的漏极通过结点N1与NMOS 14的漏极相连，NMOS 14的源极接地，PMOS 19的漏极接电源，PMOS 19的源极与PMOS 17的漏极相连，PMOS 19的栅极与PMOS 17和NMOS 15的栅极相连并连接到结点b2，PMOS 17的漏极通过结点N2与NMOS 15的漏极相连，NMOS 15的源极接地，PMOS 111的漏极接电源，PMOS 111的源极与PMOS 112的漏极相连，PMOS 111的栅极与PMOS 112和NMOS 113的栅极相连并连接到结点b1，PMOS 112的漏极通过结点N3与NMOS 113的漏极相连，NMOS 113的源极接地，电源VDD电压作为输入，结点N1、N2和N3产生的信号作为输出。

所述复位输出模块20由PMOS 24、PMOS25、PMOS26、NMOS 21、NMOS 22和NMOS 23组成，PMOS 24的源极接电源，PMOS 24的栅极与NMOS 21的栅极相连并连接到结点N1，PMOS 24的漏极通过结点up与NMOS 21的漏极相连，NMOS 21的源极接地，PMOS 25的源极接电源，PMOS 25的源极栅极与NMOS 22的栅极相连并连接到结点N2，PMOS 25的源极漏极通过结点down与NMOS 22的漏极相连，NMOS 22的源极接地，PMOS 26的源极接电源，PMOS 26的栅极连接到结点up，PMOS 26的漏极通过结点N4与NMOS 23的漏极相连，NMOS 23的栅极连接到结点down，NMOS 23的源极接地，结点N1、N2产生的信号作为输入，结点N4产生的信号作为输出。

所述电压放大模块30由PMOS 44、PMOS45、PMOS46、NMOS 41、NMOS 42和NMOS 43组成，PMOS 44的源极接电源，PMOS 44的栅极与NMOS 41的栅极相连并连接到结点N3，PMOS 44的漏极通过结点N8与NMOS 41的漏极相连，NMOS 41的源极接地，PMOS 45的源极接电源，PMOS 45的栅极与NMOS 42的栅极相连并连接到结点N8，PMOS 45的漏极通过结点N6与NMOS 42的漏极相连，NMOS 42的源极接地，PMOS 46的源极接电源，，PMOS 46的栅极与NMOS 43的栅极相连并连接到结点N6，，PMOS 46的漏极通过结点N8与NMOS 43的漏极相连，NMOS 43的源极接地，结点N3产生的信号分别作为输入，结点N6产生的信号作为输出。

所述电压整形A模块40由PMOS 33、PMOS 34、NMOS 31和NMOS32组成，PMOS 33的源极接电源，PMOS 33的栅极与NMOS 31的栅极相连并连接到结点N4，PMOS 33的漏极通过结点N5与NMOS 31的漏极相连，NMOS 31的源极接地，PMOS 34的源极接电源，PMOS 34的栅极与NMOS 32的栅极相连并连接到结点N5，PMOS 34的漏极通过结点RST与NMOS 32的漏极相连，NMOS 32的源极接地，结点N4产生的信号分别作为的输入，结点RST产生的信号作为复位信号输出。

所述电压整形B模块50由PMOS 53、PMOS54、NMOS 51和NMOS52组成，PMOS 53的源极接电源，PMOS 53的栅极与NMOS 51的栅极相连并连接到结点N6，PMOS 53的漏极通过结点N7与NMOS 51的漏极相连，NMOS 51的源极接地，PMOS 54的源极接电源，PMOS 54的栅极与NMOS 52的栅极相连并连接到结点N7，PMOS 54的漏极通过结点EEv_en与NMOS 52的漏极相连，NMOS 52的源极接地，结点N6产生的信号分别作为输入，结点EEv_en产生的信号作为存储器使能信号输出。

电源VDD电压由0V开始，在上升到0.5V以前，由于NMOS 13的栅源电压未达到导通的阈值电压，产生的漏电流很小，结点b1跟随电源VDD电压。当上升到0.5V以后，NMOS 13导通，产生较大的漏电流。随着电源VDD电压持续上升，NMOS 13工作在饱和区，结点b1电压跟随电源VDD电压变化能力降低，保持在略高于0.6V的电压值，而NMOS13漏电流持续增大。在电源VDD电压上升到1.5V以前，通过结点b1、b2的电流不足以使电阻R11、12产生足够的压降来达到PMOS 16、17和112的导通电压，所以，即使NMOS 14、15和113的栅源电压高于阈值电压，也不能使它们导通，因此，结点N1、N2输出低电平，分别经过由PMOS 24、25和NMOS 21、22组成的两个反相器，使结点up、down输出高电平。结点up输出电平高，PMOS 26的栅源电压等于电源电压减去结点up电压，其电压值小于它的导通阈值电压，PMOS 26不导通。结点N4输出低电平经过由PMOS 33、34和NMOS 31、32组成的两个起整形作用的反相器后，结点RST输出低电平作为上电复位信号。结点N3输出低电平，经过由PMOS 44、45、46和NMOS 41、42、43组成的放大器后，使结点N6输出低电平，再经过由PMOS 53、54和NMOS 51、52组成的两个起整形作用的反向器后，结点EEv_en输出低电平作为存储器锁使能信号。

当电源VDD电压上升至1.5V后，直至上升到最高电压1.8V的过程中，流过结点b1、b2的电流增大到产生足够的压降使PMOS 16、17和112导通，因此NMOS 14、15和113也导通。结点N1、N2输出高电平，分别经过两反相器后，结点up、down输出低电平，PMOS 26导通，结点N4输出高电平经过两个起整形作用的反相器后，结点RST输出高电平作为终止复位信号。结点N3输出高电平，经过放大器和两个起整形作用的反相器后，结点EEv_en输出高电平作为存储器使能信号。

当电源VDD电压由稳态突然下降至1.2V时，NMOS 13和电阻R11、12之间的动态平衡被打破，电阻R11、12为了维持使PMOS 16、17和112导通的电压，而导致加在NMOS 13栅源的电压降低到阈值电压以下，瞬间漏电流大幅度减小，从而电阻R11、12两端电压减小，从而不能维持PMOS 16、17和112的导通。这时，NMOS 13的漏源电压恢复稳定，漏电流上升，但不足以使电阻R11、12两端电压上升到PMOS 16、17和112的导通电压。所以，结点N1、N2输出低电平，结点up、down输出高电平，PMOS 26截止，经过两个起整形作用的放大器后，RST输出低电平作为复位信号。结点N3输出低电平，经过放大器和两个起整形作用的反相器后，结点EEv_en输出低电平作为存储器锁使能信号。

以上所述仅为本发明的较佳实施方式，本发明并不局限于上述实施方式，在实施过程中可能存在局部微小的结构改动，如果对本发明的各种改动或变型不脱离本发明的精神和范围，且属于本发明的权利要求和等同技术范围之内，则本发明也意图包含这些改动和变型。

Claims

1.一种基于低压检测功能的复位电路，其特征在于，它包括：

用于形成复位电路产生复位信号所需的门限电压值，并根据门限电压值界定电源VDD电压上电或掉电过程中复位电路的工作状态的电压检测模块；

用于在复位电路非正常工作时输出低电平作为复位信号，以及在复位电路正常工作时输出高电平的复位输出模块；

用于在复位电路非正常工作时输出低电平作为存储器锁使能信号，以及在复位电路正常工作时输出高电平作为存储器使能信号的电压放大模块。

2.根据权利要求1所述的基于低压检测功能的复位电路，其特征在于，它还包括对复位输出模块的输出电压进行整形的电压整形A模块。

3.根据权利要求2所述的基于低压检测功能的复位电路，其特征在于，它还包括对电压放大模块的输出电压进行整形的电压整形B模块。

4.根据权利要求3所述的基于低压检测功能的复位电路，其特征在于，所述电压检测模块由电阻R11、电阻R12、PMOS 111、PMOS 112、PMOS 16、PMOS 17、PMOS 18、PMOS 19、NMOS 113、NMOS 13、NMOS14和NMOS 15组成，其中，电阻R11阻值大于电阻R12的阻值，电阻R11一端接电源VDD，电阻R11另一端通过结点b1与电阻R12一端串联，电阻R12另一端通过结点b2连接NMOS 13的漏极和栅极，NMOS13的源极接地，PMOS 18的漏极接电源，PMOS 18的源极与PMOS 16的漏极相连，PMOS 18的栅极与PMOS 16和NMOS 14的栅极相连并连接到结点b1，PMOS 16的漏极通过结点N1与NMOS 14的漏极相连，NMOS14的源极接地，PMOS 19的漏极接电源，PMOS 19的源极与PMOS 17的漏极相连，PMOS 19的栅极与PMOS 17和NMOS 15的栅极相连并连接到结点b2，PMOS 17的漏极通过结点N2与NMOS 15的漏极相连，NMOS 15的源极接地，PMOS 111的漏极接电源，PMOS 111的源极与PMOS 112的漏极相连，PMOS 111的栅极与PMOS 112和NMOS 113的栅极相连并连接到结点b1，PMOS 112的漏极通过结点N3与NMOS 113的漏极相连，NMOS 113的源极接地。

5.根据权利要求4所述的基于低压检测功能的复位电路，其特征在于，所述复位输出模块由PMOS 24、PMOS 25、PMOS 26、NMOS 21、NMOS 22和NMOS 23组成，PMOS 24的源极接电源，PMOS 24的栅极与NMOS 21的栅极相连并连接到结点N1，PMOS 24的漏极通过结点up与NMOS 21的漏极相连，NMOS 21的源极接地，PMOS 25的源极接电源，PMOS 25的源极栅极与NMOS 22的栅极相连并连接到结点N2，PMOS 25的源极漏极通过结点down与NMOS 22的漏极相连，NMOS 22的源极接地，PMOS 26的源极接电源，PMOS 26的栅极连接到结点up，PMOS 26的漏极通过结点N4与NMOS 23的漏极相连，NMOS 23的栅极连接到结点down，NMOS 23的源极接地。

6.根据权利要求5所述的基于低压检测功能的复位电路，其特征在于，所述电压放大模块由PMOS 44、PMOS45、PMOS46、NMOS 41、NMOS 42和NMOS 43组成，PMOS 44的源极接电源，PMOS 44的栅极与NMOS 41的栅极相连并连接到结点N3，PMOS 44的漏极通过结点N8与NMOS 41的漏极相连，NMOS 41的源极接地，PMOS 45的源极接电源，PMOS 45的栅极与NMOS 42的栅极相连并连接到结点N8，PMOS 45的漏极通过结点N6与NMOS 42的漏极相连，NMOS 42的源极接地，PMOS 46的源极接电源，，PMOS 46的栅极与NMOS 43的栅极相连并连接到结点N6，，PMOS 46的漏极通过结点N8与NMOS 43的漏极相连，NMOS 43的源极接地。

7.根据权利要求6所述的基于低压检测功能的复位电路，其特征在于，所述电压整形A模块由PMOS 33、PMOS 34、NMOS 31和NMOS 32组成，PMOS 33的源极接电源，PMOS 33的栅极与NMOS 31的栅极相连并连接到结点N4，PMOS 33的漏极通过结点N5与NMOS 31的漏极相连，NMOS 31的源极接地，PMOS 34的源极接电源，PMOS 34的栅极与NMOS 32的栅极相连并连接到结点N5，PMOS 34的漏极通过结点RST与NMOS 32的漏极相连，NMOS 32的源极接地。

8.根据权利要求7所述的基于低压检测功能的复位电路，其特征在于，所述电压整形B模块由PMOS 53、PMOS54、NMOS 51和NMOS 52组成，PMOS 53的源极接电源，PMOS 53的栅极与NMOS 51的栅极相连并连接到结点N6，PMOS 53的漏极通过结点N7与NMOS 51的漏极相连，NMOS 51的源极接地，PMOS 54的源极接电源，PMOS 54的栅极与NMOS 52的栅极相连并连接到结点N7，PMOS 54的漏极通过结点EEv_en与NMOS 52的漏极相连，NMOS 52的源极接地。