CN206148142U - 铁电随机存取存储器的电源时序控制电路 - Google Patents

Abstract

本实用新型公开一种铁电随机存取存储器的电源时序控制电路，包括：主电源、铁电随机存取存储器的电源、三极管、第一至第三场效应管、第一至第九电阻、第一至第四电容、二极管、比较器和基准电压输入端，使用硬件电路进行铁电随机存取存储器的电源时序控制，通过对主电源的电压监测,识别出主电源的状态(上电/掉电)，进而通过延迟控制铁电随机存取存储器的电源的开/关，从而实现铁电随机存取存储器的电源时序要求。由于使用的电容仅需数uf的小电容，避免了复位时间、启动时间变长的问题，同时使用小型化的部件使得实装空间减小，有利于在小型化的商品上应用。

Description

铁电随机存取存储器的电源时序控制电路

技术领域

本实用新型涉及时序控制电路领域，具体涉及一种铁电随机存取存储器的电源时序控制电路。

背景技术

铁电随机存取存储器(Ferroelectric RAM),缩写为FeRAM或FRAM,类似于SDRAM，是一种随机存取存储器技术。但因为它使用了一层有铁电性的材料，取代原有的介电质，使得它也拥有非挥发性内存的功能。

铁电随机存取存储器具有不挥发性和抗辐射性，功耗低，写操作速度快，可比EEPROM高两个数量级，写操作次数高，可达100亿次，比EEPROM高数个数量级。FeRAM被认为是未来存储技术的主流，根据预测，今后若干年内可能取代EEPROM，甚至DRAM，SRAM而占据每年几百亿美元市场，将在非接触IC卡，移动电话，手提计算机，嵌入式微处理器，AIR BAG等方面得到广泛应用。这一技术有巨大的市场价值。同时体现了材料、技术和多种物理效应的集成，对它的研究同时有着重要的科学意义。

在采用铁电随机存取存储器时，该器件对于电源的上电、掉电以及重复上电，都有一定的时序要求如图1所示，如果不能满足相应的电源时序要求，铁电随机存取存储器存储的数据有可能会被损坏，且不能正常读取/写入。在现有技术中，使用软件通过CPU对铁电随机存取存储器的电源时序进行控制。

然而，在使用软件控制的场合，为了维持在断电后的时序控制，必须使用大容量的电容来维持CPU在断电后工作70ms以上，这样带来的弊端是：1.断电后CPU的复位时间变长，2.上电时，启动时间变长。对于复位时间、启动时间有严格控制的产品，如时间继电器，直接影响了其基本特性。此外，用于使用的大容量电容体积较大使得实装空间增大，不利于在小型化的商品上应用。

因此，需要一种新的控制铁电随机存取存储器的电源时序的方案。

在所述背景技术部分公开的上述信息仅用于加强对本实用新型的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本实用新型提供一种铁电随机存取存储器的电源时序控制电路，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本实用新型的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本实用新型的实践而习得。

根据本实用新型的一实施方式，公开一种铁电随机存取存储器的电源时序控制电路，包括：

主电源、铁电随机存取存储器的电源、三极管、第一至第三场效应管、第一至第九电阻、第一至第四电容、二极管、比较器和基准电压输入端，其中，

主电源、二极管阳极及第一电阻的第一端电性连接；

铁电随机存取存储器的电源的输入端、二极管阴极、第一电容的第一端、第三电阻的第一端、第四电阻的第一端、第三电容的第一端、第七电阻的第一端、三极管的发射极电性连接；

基准电压输入端与比较器的正输入端电性连接；

第一电阻的第二端、第二电阻的第一端及比较器的负输入端电性连接；

比较器的输出端、第三电阻的第二端、第一场效应管的栅极及第二场效应管的栅极电性连接；

第一场效应管的源极、第二场效应管的漏极、第二电容的第一端及第三场效应管的栅极电性连接；

第三场效应管的漏极与第六电阻的第二端电性连接；

第六电阻的第一端、第三电容的第二端、第七电阻的第二端及第八电阻的第一端电性连接；

第八电阻的第二端与三极管的基极电性连接；

三极管(TR1)的集电极即铁电随机存取存储器的电源的输出端、铁电随机存取存储器的供电端口、第九电阻的第一端及第四电容的第一端电性连接；

第一电容的第二端、第二电阻的第二端、第二场效应管的源极、第二电容的第二端、第三场效应管的源极、第九电阻的第二端、第4电容的第二端、铁电随机存取存储器的地端及地线电性连接。

根据本实用新型的一实施方式，所述铁电随机存取存储器的电源时序控制电路还包括：对主电源进行分压采样，与基准电压比较后，通过比较器，输出电压状态的信号；当主电源是上电状态时，比较器输出低电平；当主电源是掉电状态时，比较器输出高电平。

根据本实用新型的一实施方式，所述基准电压为2.7V。

根据本实用新型的一实施方式，所述三极管为PNP型三极管。

根据本实用新型的一实施方式，所述第一场效应管为耗尽型场效应管。

根据本实用新型的一实施方式，所述第一场效应管为P沟道耗尽型场效应管。

根据本实用新型的一实施方式，所述第二场效应管为耗尽型场效应管。

根据本实用新型的一实施方式，所述第二场效应管为N沟道耗尽型场效应管。

根据本实用新型的一实施方式，所述第三场效应管为耗尽型场效应管。

根据本实用新型的一实施方式，所述第三场效应管为N沟道耗尽型场效应管。

根据本实用新型的一些实施方式，使用硬件电路进行铁电随机存取存储器的电源时序控制，通过对主电源的电压监测,识别出主电源的状态(上电/掉电)，进而通过延迟控制铁电随机存取存储器的电源的开/关，从而实现铁电随机存取存储器的电源时序要求。由于使用的电容仅需数uf的小电容，避免了复位时间、启动时间变长的课题，同时使用小型化的部件使得实装空间减小，有利于在小型化的商品上应用。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本实用新型。

附图说明

通过参照附图详细描述其示例实施例，本实用新型的上述和其它目标、特征及优点将变得更加显而易见。

图1示出铁电随机存取存储器对于电源时序的要求。

图2示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路图。

图3示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的断电时间仿真结果图。

图4示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的电源下降时间仿真结果图。

图5示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的电源上升时间仿真结果图

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本实用新型的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本实用新型的示意性图解，并非一定是按比例绘制。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本实用新型的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本实用新型的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、步骤等。在其它情况下，不详细示出或描述公知结构、方法、实现或者操作以避免喧宾夺主而使得本实用新型的各方面变得模糊。

附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本实用新型的使用硬件电路进行铁电随机存取存储器的电源时序控制，通过对主电源vcc的电压监测,识别出主电源的状态(上电/掉电)，进而通过延迟控制铁电随机存取存储器的电源的开/关，从而实现铁电随机存取存储器的电源时序要求。由于使用的电容仅需数uf的小电容，避免了复位时间、启动时间变长的课题，同时使用小型化的部件使得实装空间减小，有利于在小型化的商品上应用。

图1示出常见的铁电随机存取存储器对于电源时序的要求。其中，SDA为数据信号，SCL为时钟信号。各时序需要满足的时间要求如表1所示：

表1

图2示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路图。该时序控制电路可用于对于复位时间、启动时间有严格控制的产品，如时间继电器，但本实用新型不限于此。

如图2所示，铁电随机存取存储器的电源时序控制电路，包括主电源vcc、铁电随机存取存储器的电源vdd、三极管TR1、第一至第三场效应管MOS1-MOS3、第一至第九电阻R1-R9、第一至第四电容C1-C4、二极管D1、比较器IC1和基准电压Vref输入端，其中，主电源vcc、二极管D1阳极及第一电阻R1的第一端电性连接；铁电随机存取存储器的电源的输入端vdd1、二极管D1阴极、第一电容C1的第一端、第三电阻R3的第一端、第四电阻R4的第一端、第三电容C3的第一端、第七电阻R7的第一端、三极管TR1的发射极电性连接；基准电压输入端Vref与比较器IC1的正输入端电性连接；第一电阻R1的第二端、第二电阻R2的第一端及比较器IC1的负输入端电性连接；比较器IC1的输出端、第三电阻R3的第二端、第一场效应管MOS1的栅极及第二场效应管MOS2的栅极电性连接；第一场效应管MOS1的源极、第二场效应管MOS2的漏极、第二电容C2的第一端及第三场效应管MOS3的栅极电性连接；第三场效应管MOS3的漏极与第六电阻R6的第二端电性连接；第六电阻R6的第一端、第三电容C3的第二端、第七电阻R7的第二端及第八电阻R8的第一端电性连接；第八电阻R8的第二端与三极管TR1的基极电性连接；三极管TR1的集电极即铁电随机存取存储器的电源的输出端vdd2、铁电随机存取存储器的供电端口vdd port、第九电阻R9的第一端及第四电容C4的第一端电性连接；第一电容C1的第二端、第二电阻R2的第二端、第二场效应管MOS2的源极、第二电容C2的第二端、第三场效应管MOS3的源极、第九电阻R9的第二端、第4电容C4的第二端、铁电随机存取存储器的地端及地线电性连接。其中铁电随机存取存储器的电源vdd通过电源输出端vdd2插入铁电随机存取存储器的供电端口vdd port来给铁电随机存取存储器供电，因此本文中以及附图中vdd和vdd2都是指代最终供应给铁电随机存取存储器的电源。

下面对图2所示的铁电随机存取存储器的电源时序控制电路的工作原理进行具体说明。

首先对主电源vcc进行分压采样，与基准电压Vref比较后，通过比较器IC1，输出电压状态的信号；当主电源vcc是上电状态时，比较器IC1输出低电平；当主电源vcc是掉电状态时，比较器IC1输出高电平。

当比较器IC1输出低电平时第一场效应管MOS1导通，第二场效应管MOS2截止，通过第四电阻R4来控制第二电容C2的充电速度，R4C2的时间系数满足铁电随机存取存储器电源时序的断电时间tOFF。

当比较器IC1输出低电平时第一场效应管MOS1导通，第二场效应管MOS2截止，通过第六电阻R6来控制第三电容C3的充电速度，R6C3的时间系数满足铁电随机存取存储器电源时序的电源上升时间tr。

当比较器IC1输出高电平时第二场效应管MOS2导通，第一场效应管MOS1截止，通过第五电阻R5来控制第二电容C2的放电速度，使得掉电时，第二场效应管MOS2迅速截止，从而第三场效应管MOS3截止以及三极管TR1截止,通过R9C4的放电速度率的时间控制，满足铁电随机存取存储器电源时序的电源下降时间tf。

上述各电阻的电阻值一般为千欧姆量级，各电容仅需数uf的小电容，避免了复位时间、启动时间变长的问题，同时使用小型化的部件使得实装空间减小，有利于在小型化的商品上应用。

根据本实用新型的一实施方式，所述基准电压Vref为2.7V。

根据本实用新型的一实施方式，所述三极管(TR1)为PNP型三极管。

根据本实用新型的一实施方式，所述第一场效应管MOS1为耗尽型场效应管。

根据本实用新型的一实施方式，所述第一场效应管MOS1为P沟道耗尽型场效应管。

根据本实用新型的一实施方式，所述第二场效应管(MOS1)为耗尽型场效应管。

根据本实用新型的一实施方式，所述第二场效应管(MOS1)为N沟道耗尽型场效应管。

根据本实用新型的一实施方式，所述第三场效应管(MOS3)为耗尽型场效应管。

根据本实用新型的一实施方式，所述第三场效应管(MOS3)为N沟道耗尽型场效应管。

图3-5示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的仿真结果图。一般而言，铁电随机存取存储器的电源vdd2在电压大于等于基准电压2.7伏时即视为高电平，低于200毫伏时即视为低电平。

图3示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的断电时间tOFF仿真结果图，由图3可以看出，铁电随机存取存储器的电源由高电平变为低电平处即光标1(即Cursor 1)处的时间为11.673367毫秒，而铁电随机存取存储器的电源由低电平变为高电平处即光标2(即Cursor 2)处的时间为66.994975毫秒，两者间的时间差Diff(Cursor2-Cursor 1)也就是断电时间tOFF为55.321608毫秒，处于表1中所要求的的断电时间tOFF的范围(>＝50毫秒)之内。

图4示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的电源下降时间tf仿真结果图，由图4可以看出，铁电随机存取存储器的电源电压在2.7伏处即光标1(即Cursor 1)处的时间为4.3722871毫秒，而铁电随机存取存储器的电源由高电平变为低电平处即光标2(即Cursor 2)处的时间为11.328881毫秒，两者间的时间差Diff(Cursor2-Cursor 1)也就是电源下降时间tf为6.9565943毫秒，处于表1中所要求的电源下降时间tf的范围0.5-50毫秒之内。

图5示出根据本实用新型一示例实施方式的铁电随机存取存储器的电源时序控制电路的电源上升时间tr仿真结果图，由图5可以看出，铁电随机存取存储器的电源由低电平开始上升处即光标1(即Cursor 1)处的时间为61.069282毫秒，而铁电随机存取存储器的电源由低电平变为高电平处即光标2(即Cursor 2)处的时间为63.489149毫秒，两者间的时间差Diff(Cursor2-Cursor 1)也就是电源上升时间tr为2.4198664毫秒，处于表1中所要求的电源上升时间tr的范围0.5-50毫秒之内。

由上述仿真结果可以看出，本实用新型的铁电随机存取存储器的电源时序控制电路完全能够满足铁电随机存取存储器对于电源时序的要求。

通过以上的详细描述，本领域的技术人员易于理解，根据本实用新型实施例的系统和方法具有以下优点中的一个或多个。

根据本实用新型的一些实施方式，使用硬件电路进行铁电随机存取存储器的电源时序控制，通过对主电源的电压监测,识别出主电源的状态(上电/掉电)，进而通过延迟控制铁电随机存取存储器的电源的开/关，从而实现铁电随机存取存储器的电源时序要求。由于使用的电容仅需数uf的小电容，避免了复位时间、启动时间变长的问题，同时因为使用小型化的部件使得实装空间减小，从而有利于在小型化的商品上应用

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本实用新型的其它实施方案。本申请旨在涵盖本实用新型的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本实用新型未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本实用新型的真正范围和精神由下面的权利要求指出。

应当理解的是，本实用新型并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求来限制。

Claims (10)

1.一种铁电随机存取存储器的电源时序控制电路，包括：主电源、铁电随机存取存储器的电源、三极管、第一至第三场效应管、第一至第九电阻、第一至第四电容、二极管、比较器和基准电压输入端，其中，

主电源、二极管阳极及第一电阻的第一端电性连接；

铁电随机存取存储器的电源的输入端、二极管阴极、第一电容的第一端、第三电阻的第一端、第四电阻的第一端、第三电容的第一端、第七电阻的第一端、三极管的发射极电性连接；

基准电压输入端与比较器的正输入端电性连接；

第一电阻的第二端、第二电阻的第一端及比较器的负输入端电性连接；

比较器的输出端、第三电阻的第二端、第一场效应管的栅极及第二场效应管的栅极电性连接；

第一场效应管的源极、第二场效应管的漏极、第二电容的第一端及第三场效应管的栅极电性连接；

第三场效应管的漏极与第六电阻的第二端电性连接；

第六电阻的第一端、第三电容的第二端、第七电阻的第二端及第八电阻的第一端电性连接；

第八电阻的第二端与三极管的基极电性连接；

三极管的集电极即铁电随机存取存储器的电源的输出端、铁电随机存取存储器的供电端口、第九电阻的第一端及第四电容的第一端电性连接；

第一电容的第二端、第二电阻的第二端、第二场效应管的源极、第二电容的第二端、第三场效应管的源极、第九电阻的第二端、第4电容的第二端、铁电随机存取存储器的地端及地线电性连接。

2.如权利要求1所述的铁电随机存取存储器的电源时序控制电路，其特征在于，还包括：对主电源进行分压采样，与基准电压比较后，通过比较器，输出电压状态的信号；当主电源是上电状态时，比较器输出低电平；当主电源是掉电状态时，比较器输出高电平。

3.如权利要求1所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述基准电压为2.7V。

4.如权利要求1所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述三极管为PNP型三极管。

5.如权利要求1所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述第一场效应管为耗尽型场效应管。

6.如权利要求5所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述第一场效应管为P沟道耗尽型场效应管。

7.如权利要求1所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述第二场效应管为耗尽型场效应管。

8.如权利要求7所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述第二场效应管为N沟道耗尽型场效应管。

9.如权利要求1所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述第三场效应管为耗尽型场效应管。

10.如权利要求9所述的铁电随机存取存储器的电源时序控制电路，其特征在于，所述第三场效应管为N沟道耗尽型场效应管。