CN108417239B

CN108417239B - 适用于存储器的电荷泵输出分压电路

Info

Publication number: CN108417239B
Application number: CN201710070975.5A
Authority: CN
Inventors: 范东风; 沈红伟; 赵利川; 张诗娟; 张建平; 王立芳
Original assignee: Huada Hengxin Technology Co ltd
Current assignee: Sichuan Huada Hengxin Technology Co., Ltd.
Priority date: 2017-02-09
Filing date: 2017-02-09
Publication date: 2021-03-12
Anticipated expiration: 2037-02-09
Also published as: CN108417239A

Abstract

本发明公开了一种适用于存储器的电荷泵输出分压电路，适用于存储器的电荷泵输出分压电路，包括电容分压主电路和开关电容辅电路。在电荷泵输出电压建立阶段，电容分压主电路和开关电容辅电路共同决定所述电荷泵输出电压的分压比例，而在稳定阶段，电容分压主电路决定所述电荷泵输出电压的分压比例。

Description

适用于存储器的电荷泵输出分压电路

技术领域

本发明涉及非易失性存储器技术领域，具体地涉及一种适用于存储器的电荷泵输出分压电路。

背景技术

半导体存储器可以分为两大类：易失性存储器和非易失性存储器。易失性存储器在系统断电之后，所存储的数据丢失，例如SRAM和DRAM。非易失性存储器在系统断电之后，仍然可以很好地保存数据，例如EEPROM和FLASH。

作为目前商业应用最为广泛的两种非易失性存储器，EEPROM和FLASH各有其优缺点：前者工艺非常成熟，器件的可靠性也较好，但是存储单元采用2T结构，导致存储单元的有效面积较大；后者在存储阵列的可靠性方面要稍逊于EEPROM，但是采用1T结构的存储单元，使得存储密度更高，在大容量存储器的使用中很有优势。此外，EEPROM的擦除、编程机制都使用FN隧道效应，而FLASH多采用CHEI效应进行编程，比较而言，EEPROM的写操作功耗更小，更加适合于低功耗、超低功耗的应用场合。

EEPROM和FLASH的系统架构类似，包括存储阵列和外围电路两部分。外围电路一般分为行/列译码器、灵敏放大器、逻辑控制电路、数据/地址锁存器、电源管理模块(主要为片上电荷泵)等。在进行写操作时，上述存储器的功耗主要产生于片上电荷泵电路；而在读操作时，除了片上电荷泵外，还产生于灵敏放大器电路。可见针对RFID电子标签芯片、双界面智能卡、穿戴式电子产品等低功耗应用领域，电荷泵电路直接影响着存储器的功耗指标和可靠性指标。目前电荷泵常用的输出稳压方案有两种：一种方案是采用齐纳二极管，当电荷泵输出电压大于齐纳二极管的稳压值时，齐纳二极管的导通电流急剧增大，通过对电荷泵输出电压的泄流达到稳压的目的；另一种方案是采用反馈环路，首先需要电荷泵输出分压电路对其进行采样，并将分压值与参考基准电压值进行比较，当分压值大于基准电压值时，比较器输出指示信号，通过调整电荷泵驱动时钟来达到稳压的目的。上述第二种方案因为电荷泵输出电压精度高、功耗可控等优点，成为存储器采用的主流设计方案。

在反馈环稳压方案中，电荷泵输出分压设计技术起着至关重要的作用。图1是传统的电阻分压电路100，其分压比例由电阻111-113的阻值决定。该电阻分压电路100的分压精度极高，但是电阻分压也有着明显的缺点：例如静态功耗较大。如果为了减小静态功耗从而增大电阻111-113的阻值，则又会显著增大电阻111-113的版图面积，而且电阻111-113的寄生电容也会随着版图面积的增大而增大，显然阻值和容值的增大，反过来又会影响电阻分压电路100的瞬态响应特性。因此，电阻分压电路100并不太适用于超低功耗的应用场景。

图2是传统的二极管分压电路200，其中二极管211-213的物理版图参数完全相同，其分压比例完全取决于二极管211-213的串/并联的具体电路结构。二极管分压电路200的分压精度也较高，但是受限于二极管211-213的I-V特性，当二极管211-213的两端压差小于其导通阈值时，其电流极小，当二极管211-213的两端压差大于其导通阈值时，其电流急剧增大，而且二极管211-213的导通阈值电压与温度、工艺等息息相关，因此采用二极管分压电路200也难以在功耗和性能之间进行取舍。

图3是传统的PMOS二极管分压电路300，其中在主流的标准CMOS工艺上，采用PMOS二极管311-313代替传统双极的二极管211-213，同样PMOS二极管311-313的阈值电压受温度、工艺影响较大。

图4是当前应用较为广泛的传统电容分压电路400，其分压比例主要由电容411-413的容值决定，且为了保证分压比例的准确度和一致性，在对上述电容411-413进行物理版图设计时，需要较高的匹配性。此外，电容分压电路400具有瞬态响应快、零静态功耗等优点，这使得它非常适用于超低功耗应用领域。但是如果不经优化直接使用传统的电容分压电路400，在诸如RFID电子标签芯片、双界面智能卡、穿戴式电子产品等低功耗应用领域中，因为“能量无限，功率有限”的特点，即使瞬态的大功耗也会成为系统性能提升的一大瓶颈，严重降低标签芯片的读灵敏度和写灵敏度。而电荷泵启动过程是瞬态大功耗的一个主要来源，因此优化电荷泵的启动过程、改进电容分压电路就成为一个比较迫切的事情。

发明内容

本发明提供了一种适用于存储器的电荷泵输出分压电路，包括电容分压主电路以及开关电容辅电路。在电荷泵输出电压建立阶段，电容分压主电路和开关电容辅电路共同决定电荷泵输出电压的分压比例，而在稳定阶段，电容分压主电路决定电荷泵输出电压的分压比例。

在一个实施例中，电容分压主电路包括第一电容和第二电容，并且开关电容辅电路包括第一开关和第二开关。第一电容的阳极连接电荷泵输出电压VPP，第一电容的阴极连接第二电容的阳极和电容分压主电路的输出端电压VFB，第二电容的阴极同时连接第一开关和第二开关。电容分压主电路的输出端电压VFB与电荷泵输出电压VPP成一定比例。

在一个实施例中，关电容辅电路包括两条相同的支路。

在一个实施例中，开关电容辅电路包括第一支路和第二支路，其中第一支路包括第一开关、第三电容和第三开关，而第二支路包括第二开关、第四电容和第四开关。第一开关的一端连接第二开关的一端，两者同时连接第二电容的阴极，第一开关的另一端连接第三开关的一端和第三电容的阳极，第三开关的另一端接地，第三电容的阴极接地。第二开关的另一端连接第四开关的一端和第四电容的阳极，第四开关的另一端接地，第四电容的另一端接地。

在一个实施例中，开关电容辅电路包括第一支路和第二支路，其中第一支路包括第一开关、第一至第n N型金属氧化物半导体(NMOS、第三至第n+2电容和第三开关，而第二支路包括第二开关、第n+1至第2n NMOS、第n+3至第2n+2电容和第四开关。其中第一开关的一端连接第二开关的一端，两者同时连接第二电容的阴极；第一开关的另一端连接第三开关的一端，同时连接第一至第n NMOS的漏极；第三开关的另一端直接接地；第一NMOS的源极连接第三电容的一端，第二NMOS的源极连接第四电容的一端，……，依此类推，第n NMOS的源极连接第n+2电容的一端；并且其中第二开关的另一端连接第四开关的一端，同时连接第n+1至第2n NMOS的漏极；第四开关的另一端直接接地；第n+1NMOS的源极连接第n+3电容的一端，第n+2NMOS的源极连接第n+4电容的一端，……，依此类推，第2n NMOS的源极连接第2n+2电容的一端；第3至第2n+2电容的另一端都直接接地。

在一个实施例中，第一开关、第二开关、第三开关和第四开关分别由两相不交叠的第一和第二时钟信号控制，其中第一时钟信号控制第一开关和第四开关，并且第二时钟信号控制第二开关和第三开关。

在一个实施例中，通过第一NMOS至第2n NMOS来调整与第一电容(和第二电容所串联的电容值的大小。

本发明与传统技术相比，除了具有分压值精度高、瞬态响应快等特点外，更兼具电荷泵输出电压“建立时间易调节”和“启动阶段瞬态功耗易控制”等优点，非常适用于超低功耗等应用领域。

附图说明

图1是传统的电阻分压电路示意图。

图2是传统的二极管分压电路示意图。

图3是传统的PMOS二极管分压电路示意图。

图4是传统的电容分压电路示意图。

图5A和5B是根据本发明的第一实施例的适用于存储器的电荷泵输出分压电路示意图。

图6A和6B是根据本发明的第二实施例的适用于存储器的电荷泵输出分压电路示意图。

图7A和7B是图6A中的分压电路工作所需要的逻辑控制时序示意图。

图8是图4、图5A和图6A中的电荷泵输出分压电路在电荷泵启动阶段的输出电压波形图示意图。

具体实施方式

参考在附图中示出且在以下描述中详述的非限制性实施例，更完整地说明本申请的多个技术特征和有利细节。而且，以下描述忽略了对公知的原始材料、处理技术、组件和设备的描述，以免不必要地混淆本申请的技术要点。然而，本领域技术人员会理解到，在下文中描述本申请的实施例时，描述和特定示例仅作为说明而非限制的方式来给出。

在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。

图5A是根据本发明的第一实施例的适用于存储器的电荷泵输出分压电路示意图。如图5A所示，电荷泵输出分压电路可包括电容分压主电路510和开关电容辅电路520。在电荷泵输出电压的建立阶段，电容分压主电路510和开关电容辅电路520共同决定电荷泵输出电压的分压比例，而在稳定阶段，电容分压主电路510决定电荷泵输出电压的分压比例。

如图所示，电容分压主电路510包括例如第一电容511和第二电容512。第一电容511的阳极连接电荷泵的输出电压VPP，而第一电容511的阴极连接第二电容512的阳极和电容分压主电路510的输出端电压VFB。电容分压主电路510的输出端电压VFB与电荷泵的输出电压VPP成一定比例。第二电容512的阴极同时连接开关电容辅电路520中的第一开关521和第二开关522。

开关电容辅电路520包括第一开关521、第二开关522、第三开关523、第四开关524、第三电容513、以及第四电容514。其中，第一开关521的一端连接第二开关522的一端，两者同时连接电容分压主电路510中的第二电容512的阴极，第一开关521的另一端连接第三开关523的一端和第三电容513的阳极，第三开关523的另一端接地，第三电容513的阴极也接地。第二开关522的另一端连接第四开关524的一端和第四电容514的阳极，第四开关524的另一端接地，第四电容514的另一端也接地。

如图所示，开关电容辅电路520包括第一支路和第二支路。第一支路包括第一开关521、第三电容513和第三开关523，而第二支路包括第二开关522、第四电容514和第四开关524。显然，第一支路和第二支路相同。

开关电容辅电路520中的第一开关521、第二开关522、第三开关523和第四开关524分别由图5B中的两相不交叠的时钟信号CLK和CLKN控制，其中CLK控制着第一开关521和第四开关524，而CLKN控制着第二开关522和第三开关523。当时钟信号CLK(或CLKN)为高电平时，其控制的开关为导通状态；相反，当时钟信号CLK(或CLKN)为低电平时，其控制的开关为截止状态。举例而言，上述开关可如下地工作：在第一个工作周期(即，初始状态：t0-t1)，时钟信号CLK为高电平，时钟信号CLKN为低电平，第一开关521和第四开关524导通，第二开关522和第三开关523截止，此时分压比例由第一电容511、第二电容512和第三电容513决定；在下一个工作周期(即，t2-t3)，时钟信号CLK为低电平，时钟信号CLKN为高电平，第二开关522和第三开关523导通，第一开关521和第四开关524截止，此时分压比例由第一电容511、第二电容512和第四电容514决定。上述两个工作周期的关键区别在于，第二电容512的阴极电压受开关电容充放电的影响随着周期逐渐降低，从而使得分压比例VFB/VPP随着周期逐渐减小。在通常情况下，电容分压主电路510的输出端电压VFB始终等于一个基准电压值，由此电荷泵的输出电压VPP会随着工作周期逐渐增大。

图6A是根据本发明的第二实施例的适用于存储器的电荷泵输出分压电路示意图。图6A所示的电荷泵输出分压电路的模块划分和设计都与图5A所示的电荷泵输出分压电路的模块划分和设计相同，即电荷泵输出分压电路包括电容分压主电路610和开关电容辅电路620。同样，在电荷泵输出电压的建立阶段，电容分压主电路610和开关电容辅电路620共同决定电荷泵输出电压的分压比例，而在稳定阶段，电容分压主电路610决定电荷泵输出电压的分压比例。

如图所示，电容分压主电路610包括第一电容611和第二电容612。第一电容611的阳极连接电荷泵的输出电压VPP，第一电容611的阴极连接第二电容612的阳极和电容分压主电路610的输出端电压VFB，第二电容612的阴极同时连接开关电容辅电路620中的第一开关621和第二开关622，电容分压主电路610的输出端电压VFB与电荷泵的输出电压VPP成一定比例。

开关电容辅电路620包括四个开关(即，第一至第四开关621-624)、2n个电容(即，第三电容至第n+2电容613₁-613_n以及第n+3电容至第2n+2电容614₁-614_n)、以及2n个N型金属氧化物半导体(NMOS)625₁-625_n和626₁-626_n。其中，第一开关621的一端连接第二开关622的一端，两者同时连接电容分压主电路610中的第二电容612的阴极；第一开关621的另一端连接第三开关623的一端，同时连接第一至第n NMOS 625₁-625_n的漏极；第三开关623的另一端直接接地；第一NMOS 625₁的栅极连接时序控制信号EN[1]，其源极连接第三电容613₁的阳极，第二NMOS 625₂的栅极连接时序控制信号EN[2]，其源极连接第四电容613₂的阳极，……，依次类推，第n NMOS 625_n的栅极连接时序控制信号EN[N]，其源极连接第n+2电容613_n的阳极。类似地，第二开关622的另一端连接第四开关624的一端，同时连接第n+1至第2n NMOS626₁-626_n的漏极；第四开关624的另一端直接接地；第n+1NMOS 626₁的栅极连接时序控制信号EN[1]，其源极连接第n+3电容614₁的一端，第n+2NMOS 626₂的栅极连接时序控制信号EN[2]，其源极连接第n+4电容614₂的一端，……，依次类推，第2n NMOS 626_n的栅极连接时序控制信号EN[N]，其源极连接第2n+2电容614_n的一端；第三至第2n+2电容613₁-613_n和614₁-614_n的另一端都直接接地。

如图所示，开关电容辅电路620包括第一支路和第二支路。具体地，第一支路包括第一开关621、第一至第n NMOS 625₁-625_n、第三至第n+2电容613₁-613_n和第三开关623，而第二支路包括第二开关622、第n+1至第2n NMOS 626₁-626_n、第n+3至第2n+2电容614₁-614_n和第四开关624。显然，第一支路和第二支路相同。

开关电容辅电路620中的第一开关621、第二开关622、第三开关623和第四开关624分别由图6B中的两相不交叠的时钟信号CLK和CLKN控制，其中时钟信号CLK控制第一开关621和第四开关624，而时钟信号CLKN控制第二开关622和第三开关623。当时钟信号CLK(或CLKN)为高电平时，其控制的开关为导通状态；相反，当时钟信号CLK(或CLKN)为低电平时，其控制的开关为截止状态。举例而言，上述开关可如下地工作：在第一个工作周期(即，初始状态：t0-t1)，时钟信号CLK为高电平，时钟信号CLKN为低电平，第一开关621和第四开关624导通，第二开关622和第三开关623截止，此时分压比例由第一电容611、第二电容612和第三电容613₁(该电容613₁的时序控制信号EN[1]为高电平，而其他控制信号为低电平)决定；在下一个工作周期(即，t2-t3)，时钟信号CLK为低电平，时钟信号CLKN为高电平，第二开关622和第三开关623导通，第一开关621和第四开关624截止，此时分压比例由第一电容611、第二电容612和第n+3电容614₁(该电容614₁的时序控制信号EN[1]为高电平，而其他控制信号为低电平)决定。同样，受开关电容充放电的影响，第二电容612的阴极电压随着周期逐渐降低，从而使得分压比例VFB/VPP随着周期逐渐减小。

开关电容辅电路620中的NMOS 625₁-625_n和626₁-626_n的栅极分别由时序控制信号EN[1]～EN[N]控制。根据电荷泵输出分压技术需要达到的技术指标，并且权衡设计电路的复杂度，时序控制信号EN[1]～EN[N]可以具有多种不同的时序关系，图7A和图7B给出了两种方案。本领域技术人员应当理解，在实际应用时不局限于这两种方案。

在时序控制信号EN[i]的控制下，可通过第一NMOS至第2n NMOS 625₁-625_n和626₁-626_n来调整与第一电容611和第二电容612所串联的电容值的大小，从而使得分压比例的改变值更加线性。

图8用标号1、2和3给出了分别采用不同分压技术(包括：图4所示的传统电容分压方案、图5A、5B所示的方案、以及图6A、6B所示的方案)的电荷泵输出分压电路在电荷泵启动阶段的输出电压波形图。通过比较发现，在传统的电容分压方案中，由于分压比例在电荷泵输出电压的启动阶段和稳定阶段都是一个恒定值，所以当电荷泵开始工作后，其输出电压值需要从初始值VDD直接上升到目标值，之后一直处于稳定阶段。这样带来的结果就是，电荷泵的建立时间完全取决于它的输出电流能力和输出负载的大小。如果上述三种方案的输出电流能力和输出负载的大小完全相同，采用传统电容分压方案的电荷泵建立时间最短，并且启动阶段的瞬态功耗最大。

在根据本发明的第一实施例(图5A、5B所示的方案)中，开关电容辅电路520在两相不交叠的时钟信号CLK和CLKN的驱动下，每半个时钟周期可以动态地改变电容分压主电路510的输出电压VFB和电荷泵的输出电压VPP的分压比例。即，在初始阶段，分压比例VFB/VPP较大，之后随着工作周期的进行，分压比例VFB/VPP逐渐减小。然而，VFB近似等于基准电压，由此使得输出电压VPP逐个周期增大，即周期和周期之间呈现出阶梯。另外，由于电容分压主电路510的输出电压VFB近似地等于基准电压，因此反过来分析即电荷泵的输出电压VPP的值随着两相不交叠的时钟信号逐渐增大，直至达到目标值时，分压比例VFB/VPP接近一个常数。

在本发明的第二实施例(图6A、6B所示的方案)中，在第一实施例的基础上做了进一步的优化。由图8可见，第一实施例有一个缺点，即电容分压主电路510的输出电压VFB和电荷泵的输出电压VPP的分压比例不是线性增大的，而是在初始阶段分压比例增加幅度较大，之后每半个CLK时钟周期分压比例增加幅度逐渐减小，结果就会导致电荷泵的输出电压在启动阶段初期建立较快，之后逐渐变缓。针对此缺点，第二实施例通过时序控制信号EN[1]～EN[N]，实现每隔一段时间(即，两相不交叠时钟信号周期的整数倍)电容值的动态调整，使得分压比例VFB/VPP的变化更加趋近于线性。当然，理论上只要N趋近于无穷大，上述分压比例VFB/VPP越趋近于线性，但是在电路结构的具体实现上，需要在性能和电路复杂度上进行折中。图6所示的方案引进了控制信号EN[i]，可以方便地调整与第一电容611和第二电容612所串联电容的容值大小，从而使得该方案中的输出电压VPP的变化更接近线性，即每个阶梯的增大值更接近相等。

总体而言，传统电容分压方案的建立时间最快，且启动阶段的瞬态功耗也最大。根据本发明的第一实施例相对于传统电容分压方案进行了改善，一方面建立时间受两相不交叠时钟信号的控制，更易于调节，启动阶段的瞬态功耗也有了一定的减小；根据本发明的第二个实施例进行了更进一步的优化，除了具备第一实施例的优点外，分压比例变化更加趋近于线性，使得整个启动阶段的功耗分布更加均匀。

至此，本发明的实施例提供了一种适用于存储器的电荷泵输出分压电路，包括电容分压主电路510、610和开关电容辅电路520、620。在电荷泵输出电压建立阶段，电容分压主电路510、610和开关电容辅电路520、620共同决定电荷泵输出电压的分压比例，而在稳定阶段，电容分压主电路510、610决定电荷泵输出电压的分压比例。

具体地，图5A、5B和图6A、6B所示的实施例将开关电容电路和传统的电容分压技术有效地结合在一起，既能保证电荷泵输出电压在稳定阶段的准确性，又能动态调整电荷泵输出电压在启动阶段的分压比例，兼具擦除、编程、读操作偏压“建立时间易调节”和“启动阶段瞬态功耗易控制”等优点，非常适用于RFID电子标签芯片、双界面智能卡、穿戴式电子产品等超低功耗应用领域。

如上所述，电容分压主电路在电荷泵输出电压的稳定阶段，决定着电荷泵输出电压的分压比例，它是一个恒定值；而开关电容辅电路仅在电荷泵输出电压的启动阶段，发挥动态调整输出电压分压比例的作用。除了具有分压值精度高、瞬态响应快等特点外，更兼具电荷泵输出电压“建立时间易调节”和“启动阶段瞬态功耗易控制”等优点，非常适用于超低功耗等应用领域。

以上实施例显示和描述了本发明的基本原理、主要特征和本发明的优点。本领域的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所述的权利要求书及其等效物界定。

Claims

1.一种适用于存储器的电荷泵输出分压电路，其特征在于，包括：

电容分压主电路(510、610)；以及

开关电容辅电路(520、620)，

其中在电荷泵输出电压建立阶段，所述电容分压主电路(510、610)和所述开关电容辅电路(520、620)共同决定所述电荷泵输出电压的分压比例，而在稳定阶段，所述电容分压主电路(510、610)决定所述电荷泵输出电压的分压比例；所述开关电容辅电路（520、620)包括第三电容(513、613 1)、第四电容(514、614 1)和由两相不交叠的第一时钟信号(CLK)和第二时钟信号(CLKN)控制的第一开关(521、621)、第二开关(522、622)、第三开关(523、623)、第四开关(524、624)；所述第一时钟信号(CLK)控制所述第一开关(521、621)和所述第四开关(524、624)，并且所述第二时钟信号(CLKN)控制所述第二开关(522、622)和所述第三开关(523、623)；所述电容分压主电路 (510、610)包括第一电容(511、611)和第二电容(512、612)，所述第一电容(511、611)的阳极连接电荷泵输出电压VPP，所述第一电容(511、611)的阴极连接所述第二电容(512、612)的阳极和所述电容分压主电路(510、610)的输出端电压VFB，所述第二电容(512、612)的阴极同时连接所述第一开关(521、621)和所述第二开关(522、622)；

所述第一开关(521、621)的一端连接所述第二开关(522、622)的一端，两者同时连接所述第二电容(512、612)的阴极，所述第一开关(521、621)的另一端连接所述第三开关(523、623)的一端和所述第三电容(513、613 1)的阳极，所述第三开关(523、623)的另一端接地，所述第三电容(513、613 1)的阴极接地；并且其中所述第二开关(522、622)的另一端连接所述第四开关(524、624)的一端和所述第四电容 (514、614 1)的阳极，所述第四开关(524、624)的另一端接地，所述第四电容(514、614 1)的另一端接地。

2.根据权利要求1所述的电荷泵输出分压电路，其特征在于，所述电容分压主电路(510、610)的输出端电压VFB与所述电荷泵输出电压VPP成一定比例。

3.根据权利要求2所述的电荷泵输出分压电路，其特征在于，所述开关电容辅电路(520、620)包括两条相同的支路。

4.根据权利要求3所述的电荷泵输出分压电路，其特征在于，所述开关电容辅电路(520)包括第一支路和第二支路，其中所述第一支路包括第一开关(521)、第三电容(513)和第三开关(523)，而所述第二支路包括第二开关(522)、第四电容(514)和第四开关(524)。

5.根据权利要求3所述的电荷泵输出分压电路，其特征在于，所述开关电容辅电路(620)包括第一支路和第二支路，其中所述第一支路包括第一开关(621)、第一至第n N型金属氧化物半导体(NMOS)(625 1-625 n)、第三至第n+2电容(613 1-613 n)和第三开关(623)，而所述第二支路包括第二开关(622)、第n+1至第2n NMOS(626 1-626 n)、第n+3至第2n+2电容 (614 1-614 n)和第四开关(624)，

其中所述第一开关(621)的一端连接所述第二开关(622)的一端，两者同时连接所述第二电容(612)的阴极；所述第一开关(621)的另一端连接所述第三开关(623)的一端，同时连接第一至第n NMOS(625 1-625 n)的漏极；所述第三开关(623)的另一端直接接地；第一NMOS (625 1)的源极连接第三电容(613 1)的一端，第二NMOS(625 2)的源极连接第四电容(613 2)的一端，……，依此类推，第n NMOS(625 n)的源极连接第n+2电容(613 n)的一端；并且其中所述第二开关(622)的另一端连接所述第四开关(624)的一端，同时连接第n+1至第2n NMOS (626 1-626 n)的漏极；所述第四开关(624)的另一端直接接地；第n+1NMOS(6261)的源极连接第n+3电容(614 1)的一端，第n+2NMOS(626 2)的源极连接第n+4电容(614 2)的一端，……，依此类推，第2n NMOS(626 n)的源极连接第2n+2电容(614 n)的一端；第3至第2n+2电容(613 1-613 n 和614 1-614 n)的另一端都直接接地。

6.根据权利要求5所述的电荷泵输出分压电路，其特征在于，通过所述第一NMOS至所述第2n NMOS(625 1-625 n和626 1-626 n)来调整与所述第一电容(611)和所述第二电容(612)所串联的电容值的大小。