CN100389469C - 半导体存储器件 - Google Patents

Abstract

一种半导体存储器件具有环形振荡器，该环形振荡器这样构成，使得其周期在到达提升电压之前变短，在到达提升电压之后变长，升压电路根据从环形振荡器输出的提升电压升高存储单元字线的电压。环形振荡器执行多次升压操作直到存储单元阵列的字线上的提升电压到达数据写入所需电压，在执行多次升压操作时使环形振荡器输出ROC的周期变短，在到达预定提升电压之后使环形振荡器输出ROC的周期变长，从而减少在该环形振荡器中的交流电流。

Description

半导体存储器件

技术领域

本发明涉及一种静态半导体存储器件(SRAM)，特别涉及为降低电源电压目的的用于该存储器件的升压电路。

背景技术

近年来，随着对半导体器件的便携设备使用的增加，已经在小型化和节能方面做了各种改进。

因此，升压电路已经被用于半导体器件中，以使得能够进行电池供电的操作。

在日本专利特开平3-273594中公开一种用于具有升压电路的半导体器件的技术，该升压电路通过把该半导体器件内的电压升高到高于外部提供的电源电压使得能够进行低压操作。

公开于日本专利特开平3-273594中的技术针对动态半导体存储器件(DRAM)，并且在该技术中，如图7中所述的将在下文中描述的，该半导体存储器具有利用电荷泵的升压电路，以增强低压数据放大和存储单元写入等功能。

在日本专利特开平4-212788中公开一种利用图7中所示在四晶体管静态半导体存储器件(SRAM)中的升压电路的技术，其中采用一个能够低压读写的SRAM，并保持高的集成度，其中只有在把数据写入存储单元时，字线电压梯阶式增加。

另外，在日本专利特开平5-120882中公开一种利用小电源具有能够在等待时间中升高电压的TFT存储单元的SRAM。

需要在工作于低电压下的SRAM中利用升压电路升高字线电压的原因如下。

图11中示出一个采用四个晶体管Qa、Qb、Qc、和Qd的四晶体管存储单元17与一个采用三个晶体管Qe、Qf、和Qg的预充电电路16组合成的电路。

在图11中，参考标记WL1表示一字线、作为存储单元传输门的n型晶体管Qa和Qc、以及作为存储单元驱动器的n型晶体管Qb和Qd。电阻元件R1和R2为负载电阻，D和DB为位线，并且两晶体管Qe和Qf为预充电晶体管。

图12和图13将被用于描述当数据被写入如图11中所示的存储单元中时具有或不具有升压电势之间的区别。

图12(a)示出的执行数据写入操作而不在字线上具有提升电压的情况，并且图13(a)中示出执行数据写入操作而在字线上具有提升电压的情况。图12(b)和图13(b)示出在图12(a)和图13(a)所示的条件下执行数据写入之后，接着数据写入操作已经完成之后分别执行数据读出操作，而不加入中间的等待时间的情况。

在图中，该写入操作以前的数据中，节点V2处于电源电压VCC，并且在节点V1处的电压为地电压，并且位线D和DB被提供来预充电晶体管Qe和Qf的电压，使得它们的电压都处于VCC电平。

首先，描述在数据被写入以使得在存储单元17的节点V1和V2上的电势反转的情况。

在这种情况下，在作为存储单元17的选择线的字线WL1上的电平被变为高电平，并且在位线DB上的电平变为低电平，使得数据被写入存储单元17中。

当完成这些操作后，节点V2处于地电平，位线DB也处于地电平，由于单元传输门的阈值电压，节点V2不能被升压到电源电压VCC，并且只通过经负载电阻R1提供的电流，使得节点V2接近于电源电压VCC。

然后，当数据被从存储单元17中读出时，预充电电路16的晶体管Qe、Qf和Qg被同时导通，以使另一个存储单元17的数据复位，这样在位线D和DB上的电势被预充电并升高到电源电压VCC。

接着，当在数据写入之后，被写入存储单元中的数据将被立即读出，如图12(b)中所示，与数据写入的情况类似，在字线WL1上的电平被充电到高电平，但是因为没有使节点V1升高到电源电压VCC而完成数据读出操作，因此在作为存储单元驱动器的晶体管Qd的栅源电压为低电平时写入的数据被读出。

因此，与晶体管Qd的栅极电压处于电源电压VCC的情况相比电流容量下降，并且从位线DB的传输门Qc流出的电荷使在节点V2处的电势升高。

根据该电势的升高，在节点V1处的电势下降，使得节点V1和V2之间的电势差非常小。这有害于在低电压下在存储单元中保持数据的能力。

为了解决上述问题，如图13(a)中所示，在字线上的电平被升高到提升电压VBB，从而使其升高到传输门Qa的阈值电压之上，结果是在写入时，在节点V1上的电平被升高到电源电压VCC。

之后，如图13(a)中所示，即使数据被在写入之后立即读出，由于节点V1和V2之间较大的电势差，即使在低电压下，单元数据不被破坏。

升压电路的结构利用在电容器上的电荷，电容被充电以产生大于外部提供的电源电压的电压，升高的电势Va是外部电源电压VCC的一个函数，如下式所示：

Va＝(Ca/(Cx+Ca))×VCC+VCC    ...(方程1)

在上式中，Ca是在升压电路内的自举电容，并且Cx是被升高到提升电压的负载电容。

从方程1中可看出，为了使提升电压变高，需要使自举电容Ca大于负载电容Cx。但是，为了使芯片尺寸变小并减小成本，难以使自举电容Ca做得较大。

因此，上文所述的三种现有技术的例子利用环形振荡器以及电压梯阶式上升的结构。

如图7中所示的升压电路由“与非”门电路B1和反相器B2-B6构成的环形振荡器以及晶体管QB1、QB2和充电放大电容CB1构成的电荷泵电路2所组成。下面利用图10描述图7中所示的升压电路的操作。

在图7中所示升压电路中，在写入启动信号WCE变为高电平后，环形振荡器1开始操作，来自环形振荡器1的输出信号ROC按照由“与非”门电路B1和反相器B2-B5的延迟所建立的振荡周期进行振荡。

在振荡以前，作为电荷泵电路2的电容CB1的一个电极侧的节点Vb稳定在由晶体管QB1的阈值电压所建立的一电势处。当振荡信号ROC输入时，节点Vb升高与电源电压VCC相同的电势差。

通过上述操作，晶体管QB2变为导通状态，来自升压电路的输出电压Va也升高。

但是，如方程1所示，如果在来自升压电路的输出电压上的输出负载较大，该电压不可能立即升高到提升电压VBB，电压Va被多个振荡信号ROC所升高，使得它到达提升电压VBB。

上述操作所需的振荡周期可以通过应用方程1来确定。例如，对于自举电容Ca为50pF，负载电容Cx为100pF，如果电源电压VCC为2V，并且晶体管QB1和QB2的阈值电压为0.5V，则所需的提升电压VBB为2.8V。

首先，在第一升压操作中升高的电压如下：

Va＝(50/(100+50))×2+(2-0.5)＝2.17V   ...(方程2)

接着，在第二升压操作中升高的电压如下：

Va＝(50/(100+50))×2+2.17＝2.83V    ...(方程3)

这样如图10中所示所需提升电压VBB通过两次升压操作而获得。

一般来说环形振荡器由奇数个反相器所形成，并且该环形振荡器的操作速度越低则所产生的电压也越低。

因此，环形振荡器的周期变大，使得当电压被降低时，使电压升高到所需提升电压的时间被延迟，产且该延迟表示写入数据的速度变慢。

由于上述现象，如图8中所示，在日本专利特开平5-325578中公开一种用于在该电压变低时增加环形振荡器的周期的技术，作为解决写入速率变慢问题的方法。

在图8中所示的技术中，采用不依赖于电源电压的固定电压电势Vref，抑制型n沟道晶体管T1-T5栅极电势与外部电源电压VCC成反比(即，当外部电源电压VCC变低时，晶体管T1-T5的栅极电势变高)，并且利用晶体管T1-T5的导通电阻随着电源电压下降而下降的事实，这样环形振荡器的周期被缩短，电压变得更低。

具有与其源输入相同的固定电压电势Vref的p沟道晶体管QC2具有不取决于电源电压电流容量。

但是，具有电源电压输入到其栅极的n沟道晶体管QC1随着电源电压的下降其电流容量下降，结果节点C1的电压随着电源电压下降而上升。

由于上述原因，晶体管T1-T5的导通电阻被制得较小，以加速环形振荡器的周期。

图9(a)和9(b)示出公开于日本专利特开平5-325578的升压电路，其升压方法基本与上文所述相同。

在图9中，连接到R1和R2输入端的电容CD1和CD2是升压电容，它们对应于图7中所示的电容CD1，在图9中的晶体管QD3和QD4用于保持初始电势，它们对应于图7中所示的晶体管QB1，在图9中的晶体管QD1和QD2是提升电压输出门，它们对应于图7中所示的晶体管QB2。

图9中所示的升压电路的一个特点是通过在一个周期中利用电容CD1和CD2的两个升压操作用隔离电容CD3和CD4升高升压输出门的电势。

在图7和图9的情况中，在SRAM中，不可能将用于升高电压的电容器的尺寸做得较大，因此需要采用多个升压步骤。

当通常的低压操作使得SRAM能够用电池供电操作，限制交流电在环形振荡器中流动是获得较长电池工作时间的一个条件。

在上述现有技术中，操作越快电压越低的方法对SRAM的高速低电压操作有效。

在较低电压下重复进行数据写入操作的情况，但是，能耗变大，导致不能够在电池电能下保证长的操作时间。

在日本专利特开平8-287677中，公开了一种针对DRAM的技术，这种公开于日本专利特开平8-287677中的技术是使升压电路在DRAM的等待时间过程中工作的一种结构。

但是，利用公开于日本专利特开平8-287677的技术，频率被改变而不管DRAM是等待或是工作，并且如果该技术应用于SRAM，则电流消耗变大，导致不能够在电池电能下保证长的操作周期的问题。

另外，在升压电路在达到提升电压之前多次操作，由于需要提供多个升压电路级，这存在不能够获得适用于狭小表面区域上的电路布局。

另一方面，在日本专利特开平5-313795中公开一种能够减小在准备期中的电流消耗量的半导体集成电路。

在此，一电荷泵可以有选择地由选择电路所驱动，该选择电路被选择提供根据HALT信号由一内部振荡器产生高频振荡信号或由一外部振荡器产生低频振荡信号。

相应地，本发明的一个目的是提供能在低压下驱动的半导体存储器件，并且控制是利用内部命令信号执行，使得在达到提升电压所需的周期中环形振荡器的周期被缩短，以提高操作速度，另外使得在完成升压之后，环形振荡器的周期被加长，从而实现能耗的减小。

发明内容

为了实现上述目的，根据本发明，提出了一种半导体存储器件，包括环形振荡器和升压电路，所述升压电路输入了所述环形振荡器的输出信号以便获得升高的电压；所述环形振荡器包括：第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作；彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及计数器，用于对所述第一振荡电路的所述第一升压操作的振荡周期数进行计数，并且根据所述计数器的计数值来控制所述第一传输门和第二传输门，其中当所述计数器计数到所述第一升压操作的所述振荡周期的预定数量时，所述计数器控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

根据本发明，还提出了一种半导体存储器件，包括环形振荡器和升压电路，所述升压电路输入了所述环形振荡器的输出信号以便获得升高的电压；所述环形振荡器包括：第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作；彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及电压检测电路，用于检测由所述第一振荡电路的所述第一升压操作所升高的电压电平，并根据所述电压检测电路的检测结果来控制所述第一传输门和第二传输门，其中当所述电压检测电路检测到通过所述第一振荡电路的所述第一升压操作所获得的预定电压电平时，所述电压检测电路控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

根据本发明，还提出了一种半导体存储器件，包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；所述环形振荡器包括：第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及计数器，用于对所述第一振荡电路的所述第一升压操作的振荡周期数进行计数，并且根据所述计数器的计数值来控制所述第一传输门和第二传输门，其中当所述计数器计数到所述第一升压操作的所述振荡周期的预定数量时，所述计数器控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

根据本发明，还提出了一种半导体存储器件，包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；所述环形振荡器包括：第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及电压检测电路，用于检测由所述第一振荡电路的所述第一升压操作所获得的所述升高电压，并根据所述电压检测电路的检测结果来控制所述第一传输门和第二传输门，其中当所述电压检测电路检测到所述字线的预定电压电平时，所述电压检测电路控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

根据本发明，还提出了一种控制半导体存储器件的方法，所述半导体存储器件包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；所述环形振荡器包括：第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及计数器，用于对所述第一振荡电路的所述第一升压操作的振荡周期数进行计数，并且根据所述计数器的计数值来控制所述第一传输门和第二传输门，所述方法包括以下步骤：由所述计数器计数到所述第一升压操作的所述振荡周期的预定数量；以及控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

根据本发明，还提出了一种控制半导体存储器件的方法，所述半导体存储器件包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；所述环形振荡器包括：第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及电压检测电路，用于检测由所述第一振荡电路的所述第一升压操作所获得的所述升高电压，并根据所述电压检测电路的检测结果来控制所述第一传输门和第二传输门，所述方法包括以下步骤：由所述电压检测电路检测所述字线的预定电压电平；以及控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

附图说明

图1是根据本发明第一实施例的半导体存储器件的方框图。

图2是用于根据本发明第一实施例的半导体存储器件中的环形振荡器的方框图。

图3是用于根据本发明第二实施例的半导体存储器件中的环形振荡器的方框图。

图4是用于根据本发明第一实施例的半导体存储器件中的计数器的方框图。

图5是用于根据本发明第二实施例的半导体存储器件中的升高电平检测电路的方框图。

图6(a)是根据本发明第一实施例的半导体存储器件的操作的时序图，以及图6(b)是根据本发明第二实施例的半导体存储器件的操作的时序图。

图7是采用根据现有技术的电荷泵的升压电路的方框图。

图8是根据现有技术的环形振荡器的方框图。

图9是根据现有技术的升压电路的方框图。

图10是说明现有技术的操作的时序图。

图11是用于说明对升压电路的需要的存储单元外围电路的方框图。

图12是用于图11的字线上的电压不升高的情况的时序图。

图13是用于图11的字线上的电压升高的情况的时序图。

具体实施方式

下面将参照相关附图具体描述根据本发明半导体存储器件。

图1是根据本发明的半导体存储器件的第一实施例的方框图，该图示出根据本发明的半导体存储器件的基本结构，这是一种具有环形振荡器1和升压电路2、以及存储单元3的静态半导体存储器件。

环形振荡器1产生提升电压，并且在达到该提升电压之前的时间内以缩短的周期操作，而在达到该提升电压之后以延长的周期操作。

升压电路2是这样构成的，即便于根据从环形振荡器1输出的提升电压升高存储单元3的字线上的电压。

环形振荡器1多次执行升压操作，直到存储单元的字线的提升电压达到足以把数据写入存储单元中的预定升高电平，并且在多个升压操作的过程中，环形振荡器输出ROC的周期被加快，以便快速地升高字线的电势。

然后，在达到升高电平VBB之后，环形振荡器输出ROC的周期被减慢，使得在环形振荡器1中流动的交流电流减小。

因此，根据本发明的半导体存储器件，即使该器件由低电平所驱动也可以提高数据写入速度，并且进一步通过减小在环形振荡器1中流动的交流电流，可以降低功耗，使得可以在低电压下延长半导体存储器件的工作时间。

另外，根据本发明的半导体存储器件，在此执行多个升压操作直到达到升压电势VBB。

但是，由于不需要提供多个升压电路，如图8中所示和在现有技术中所实现的，可以保持小的电路表面面积。

接着，具体描述根据本发明的半导体存储器件的第一实施例。

如图1中所示，根据本发明的半导体存储器件的第一实施例具有存储单元3、一行解码器4、一列解码器5、一位线控制电路6、一升压电路2、以及一环形振荡器1。

存储单元3被用于存储数据，而行解码器4根据来自地址缓冲器7的输出信号选择存储单元3的一条字线。存储单元3由四晶体管存储单元所构成(参见图11)。

列解码器5选择存储单元3的一条位线，并且位线控制电路6根据数据输入/输出缓冲器8传输的数据执行对存储单元3的数据读出和写入操作。

升压电路2升高存储单元3的字线的电势，并且环形振荡器1用于把存储单元3的字线电势升高到提升电压VBB。

该环形振荡器的周期被缩短以缩短达到提升电压VBB所需的时间，并且在达到该电势之后该周期被延长，使得在环形振荡器1中流动的交流电流减小。

图2示出环形振荡器1的具体实例。具体来说，如图2中所示的环形振荡器1接收存储单元写入启动信号WCE的输入，并输出周期信号ROC。

环形振荡器1由8个反相器10a、10b、10c、10d、10e、10f、10g、和10h、一“与非”门电路11、n沟道晶体管Q1和Q3、p沟道晶体管Q2和Q4、计数器9、以及反相器12a和12b所构成。

n沟道晶体管Q1和p沟道晶体管Q4被设置为，在计数器9的输出通过反相器12a后被输入到晶体管Q1和Q4。

从“与非”门电路11的输入和传输门电路之间的节点获得的信号被反相器12b反相并输出。

上述传输门电路用于改变环形振荡器的周期，该计数器9计数周期的数目，并在由四个晶体管10a、10b、10c、和10d与“与非”门电路11的组合确定周期的情况与由八个晶体管10a、10b、10c、10d、10e、10f、10g、和10h与“与非”门电路11的组合确定周期的情况之间切换。

计数器9监控环形振荡器的周期，并且如图4中所示，该计数器由五个反相器13a、13b、13c、13d和13e、两个“或非”门电路14a和14b、单个“与非”门电路14c、p沟道晶体管Qb、Qe、Qf、和Qi、以及n沟道晶体管Qa、Qc、Qd、Qg和Qh所构成。

接着，参照图6(a)描述根据本发明的半导体存储器件的第一实施例的操作。

用于根据本发明的半导体存储器件的第一实施例中的环形振荡器1是这样构成的，即在用于把数据写入存储单元3写入启动信号WCE变为高电平之后，它输出用于驱动升压电路的环形振荡器输出信号ROC。

在第一实施例中，提供两个升压操作，直到存储单元3的字线升高到把数据写入该存储单元所需的电势VBB。

在完成这两个升压操作之前的周期中，环形振荡器的输出ROC的周期被加快，以快速升高该字线的电势。

然后，在达到升高电平VBB之后，环形振荡器的周期被减慢，以减慢升压的周期。

首先在用于把数据写入存储单元3的写入启动信号WCE处于低电平的情况下，在图4中所示的计数器9的复位信号R作为低电平输入，此时该计数器的输出端Q处于低电平。

因此，在图2中所示的环形振荡器中，传输门电路的晶体管Q1和Q2变为导通状态，环形振荡器1的输出ROC变为低电平。

接着，当用于把数据写入存储单元3的写启动信号WCE变为高电平时，该环形振荡器按照“与非”门电路11与四个反相器10a、10b、10c、和10d的组合进行操作，如图6(a)中所示进行操作的环形振荡器输出信号ROC具有由“与非”门电路11和四个反相器10a、10b、10c、和10d所确立的周期。

升压电路2从环形振荡器1输入环形振荡器输出信号ROC，并把在存储单元3的字线上的电势升高。

当环形振荡器输出信号ROC变为高电平时，提升电压Va根据升压电路2升高，如图6(a)中所示。

在计数器9的输入端C，如图6(a)中虚线所示，具有与环形振荡器输出信号ROC相同的周期但是具有由四个反相器10e、10f、10g和10h所确定的相移的一信号被输入，当到计数器9的输入端C在第二升压操作中变为低电平时(在时刻X)，如图4中所示的计数器9的输出端Q变为高电平。

通过完成上述操作，该连接从晶体管Q1和Q2切换到晶体管Q3和Q4，如图2中所示，并且从这一点环形振荡器的周期变为周期T2，该周期由八个反相器10a、10b、10c、10d、10e、10f、10g和10h以及“与非”门电路11的组合的逻辑操作速度所确立。

因此，根据本发明第一实施例的半导体存储器件，在达到提升电压VBB时之后，可以减少在该环形振荡器中流动的交流电流。

其原因是，当环形振荡器的周期固定时，八个反相器10a、10b、10c、10d、10e、10f、10g和10h以及“与非”门电路11的充电/放电电流流动，并且如果该周期变长，作为平均电流值的稳定状态电流变小。因此，可以利用电池电源使SRAM半导体存储器件长时间工作。

在本发明的第一实施例中，在到达提升电压VBB之前有两个升压操作，并且当计数器9的输入C在第二次升压操作中变为低电平时，计数器9的输出Q开始启动。

在不可能在两次升压操作中到达提升电压VBB的情况，计数器操作次数可以改变，可以提供多个逻辑电路9a，如图4中所示，使得可以采用任意次数n的升压操作。

根据本发明的半导体存储器件的第二实施例在图3的方框图中示出。

如图3中所示，在根据本发明的半导体存储器件的第二实施例中，连接到升压电路2的环形振荡器1的周期通过利用升压电平检测电路15检测用于在低电压把数据写入存储单元所需的电势VBB而切换。

直到升压电路输出电势Va达到提升电压VBB时止，环形振荡器周期是被加快的，此后环形振荡器周期被减慢。

图5为示出图3中所用的升压电平检测电路15的方框图。

如图5中所示升压电平检测电路15接收提升电压Va和外部电源电势VCC，并且电路由差分放大器15a和电阻Ra和Rb所构成。

上述电平检测电路15中所用的电阻Ra和Rb可以由下述公式所确立，并且如果外部电源电势为VCC而提升电压为VBB，则电阻Ra和Rb的比值可以确定。

VCC＝(Rb/(Ra+Rb))×VBB  ...(方程4)

图5中所示的升压电平检测电路15的操作参照图6(b)描述如下。

如果存储单元数据写入启动信号WCE如图6(a)所示处于低电平，由于提升电压Va低于外部电源电压VCC，结果差分放大器15a的输出Q处于低电平。

接着，当存储单元数据写入启动信号WCE变为高电平时，类似于图2中所示的环形振荡器1的情况，该环形振荡器以按照图3中所示的“与非”门电路11与四个反相器10a、10b、10c和10d的组合所确定的逻辑周期进行操作，该环形振荡器输出信号ROC如图6(b)进行操作，其周期由“与非”门电路11与四个反相器10a、10b、10c和10d的组合所确定，以便以提升电压Va执行升压操作，如图6(b)所示。

如图6(b)所示的本发明第二实施例的操作是用于存在四个升压操作的情况，并且，在提升电压Va超过输入到图5中所示的升压电平检测电路15的VBB的时刻Y，在电阻Ra和Rb之间的连接处的非反相输入高于外部电源电势VCC，结果升压电平检测电路15的输出Q变为高电平。

因此，类似于如图2中所示的第一实施例，连接从图3所示的晶体管Q1和Q2切换到晶体管Q3和Q4，并且从这一时间点开始环形振荡器的周期变为由八个反相器10a、10b、10c、10d、10e、10f、10g和10h以及“与非”门电路11所建立的周期。

因此，根据本发明的半导体存储器件的第二实施例，类似于第一实施例的情况，可以在电压升高到提升电压VBB之后降低在环形振荡器中流动的交流电流。

如上文所述，本发明的静态半导体存储器件具有的基本技术构思在于，该器件包括存储单元、连接到存储单元的字线、以及其中包括环形振荡器和连接到的字线的字线升压电路，该静态半导体存储器件被一低压所驱动，其中该升压电路和环形振荡器这样构成使得它能够响应一内部命令信号在高频驱动模式或低频驱动模式中切换工作。

并且在本发明的半导体存储器件的字线的升压中，该环形振荡器的输出频率被设为缩短的周期，直到该字线电压升高到预定电平，在字线电压到达预定电平之后，环形振荡器的输出频率被设为延长的周期。

在本发明的静态半导体存储器件中，该环形振荡器可以产生一提升电压，该升压电路可以根据从环形振荡器输出电势升高存储单元的字线电压。

另一方面，用于本发明中的内部信号可以由一计数装置或一字线电压监控装置所获得。

因此，在本发明半导体存储器件中，该环形振荡器电路可以包括一计数器和一传输门电路，其中该计数器可以监控环形振荡器的周期，并且该传输门电路可以响应内部信号产生装置改变该环形振荡器的周期。

另外，在本发明的半导体存储器件中，该计数器电路可以计数由反相器和“与非”门电路所确立的多个周期，并且切换该环形振荡器的周期。

另外，在本发明的半导体存储器件中，可以设置一升高电平检测电路以取代计数器，该升高电平检测电路通过一电阻器输出字线的升压电平，并通过比较该字线的当前电压与一参考电压确定其升压电平。

另外，在该半导体存储器件中，该环形振荡器可以执行多个升压操作直到字线提升电压达到存储单元写入所需的电平，环形振荡器以缩短的环形振荡器输出周期升高字线电势，直到执行多次升压操作，以便快速地升高字线的电平，并且在获得该升高电平之后以延长的环形振荡器周期进行工作。

在用于操作一种由低压驱动的静态半导体存储器件的方法中，该静态半导体存储器件包括存储单元、被连接到存储单元的字线、以及其中包括环形振荡器和连接到的字线的字线升压电路，该方法包括切换升高电路环形振荡器使其响应内部命令信号在高频驱动模式或低频驱动模式中工作的步骤。

另外，在用于操作本发明静态半导体存储器件的方法中，在字线的升压中，该环形振荡器的输出频率被设为缩短的周期，直到该字线的电压升高到预定电平，并且在字线电压升高到预定电平之后，环形振荡器的输出频率被切换以被设为延长的周期。

根据上述本发明，在此提供一种可以用低压电平驱动的静态半导体存储器件，其中可以利用内部操作命令实现快速数据写入和读出操作，并且可以由低压电池供电长时间执行操作。

另外，即使由多次升压操作获得提升电压，由于与现有技术相反，它不需要提供多个逻辑电路，因此可以利用少量的表面面积实现电路分布。

Claims (7)

1.一种半导体存储器件，包括环形振荡器和升压电路，所述升压电路输入了所述环形振荡器的输出信号以便获得升高的电压；

所述环形振荡器包括：

第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作；

彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及

计数器，用于对所述第一振荡电路的所述第一升压操作的振荡周期数进行计数，并且根据所述计数器的计数值来控制所述第一传输门和第二传输门，

其中当所述计数器计数到所述第一升压操作的所述振荡周期的预定数量时，所述计数器控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

2.一种半导体存储器件，包括环形振荡器和升压电路，所述升压电路输入了所述环形振荡器的输出信号以便获得升高的电压；

所述环形振荡器包括：

第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作；

彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及

电压检测电路，用于检测由所述第一振荡电路的所述第一升压操作所升高的电压电平，并根据所述电压检测电路的检测结果来控制所述第一传输门和第二传输门，

其中当所述电压检测电路检测到通过所述第一振荡电路的所述第一升压操作所获得的预定电压电平时，所述电压检测电路控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

3.一种半导体存储器件，包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；

所述环形振荡器包括：

第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；

彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及

计数器，用于对所述第一振荡电路的所述第一升压操作的振荡周期数进行计数，并且根据所述计数器的计数值来控制所述第一传输门和第二传输门，

其中当所述计数器计数到所述第一升压操作的所述振荡周期的预定数量时，所述计数器控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

4.根据权利要求3所述的半导体存储器件，其特征在于当将用于控制所述半导体存储器件的写入操作的写入开始信号输入到所述与非门时，所述环形振荡器开始执行所述第一升压操作且所述半导体存储器件执行写入操作。

5.一种半导体存储器件，包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；

所述环形振荡器包括：

第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；

彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及

电压检测电路，用于检测由所述第一振荡电路的所述第一升压操作所获得的所述升高电压，并根据所述电压检测电路的检测结果来控制所述第一传输门和第二传输门，

其中当所述电压检测电路检测到所述字线的预定电压电平时，所述电压检测电路控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

6.一种控制半导体存储器件的方法，所述半导体存储器件包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；

所述环形振荡器包括：

第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；

彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及

计数器，用于对所述第一振荡电路的所述第一升压操作的振荡周期数进行计数，并且根据所述计数器的计数值来控制所述第一传输门和第二传输门，

所述方法包括以下步骤：

由所述计数器计数到所述第一升压操作的所述振荡周期的预定数量；以及

控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

7.一种控制半导体存储器件的方法，所述半导体存储器件包括存储器件的字线、用于升高所述字线的电位的升压电路、以及用于产生驱动所述升压电路的信号以便获得针对所述字线的升高电压的环形振荡器；

所述环形振荡器包括：

第一振荡电路，具有彼此串联并以环状相连的与非门、第一预定数量的反相器和第一传输门，并且执行第一升压操作以获得所述升高电压；

彼此串联的第二预定数量的反相器和第二传输门，所述第二预定数量的反相器与所述第一预定数量的反相器串联；以及

电压检测电路，用于检测由所述第一振荡电路的所述第一升压操作所获得的所述升高电压，并根据所述电压检测电路的检测结果来控制所述第一传输门和第二传输门，

所述方法包括以下步骤：

由所述电压检测电路检测所述字线的预定电压电平；以及

控制所述第一传输门来停止所述第一振荡电路的振荡，并且控制所述第二传输门，从而形成与所述第一振荡电路不同的第二振荡电路，所述第二振荡电路具有彼此串联且以环状相连的所述与门、所述第一预定数量的反相器、所述第二预定数量的反相器和所述第二传输门，并且由所述第二振荡电路来开始振荡，其振荡周期长于所述第一振荡电路的振荡周期，并且由所述第二振荡电路来执行第二升压操作。

Images