CN1149188A - 半导体存储设备中的内电压提升电路 - Google Patents
半导体存储设备中的内电压提升电路 Download PDFInfo
- Publication number
- CN1149188A CN1149188A CN95116780A CN95116780A CN1149188A CN 1149188 A CN1149188 A CN 1149188A CN 95116780 A CN95116780 A CN 95116780A CN 95116780 A CN95116780 A CN 95116780A CN 1149188 A CN1149188 A CN 1149188A
- Authority
- CN
- China
- Prior art keywords
- node
- pumping
- voltage level
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000005086 pumping Methods 0.000 claims abstract description 117
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 23
- 230000005611 electricity Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
一种半导体存储设备的内电压提升电路，包括：电压转换电路，用以接收内电压电平信号然后将该信号转换为电源电压电平的输出信号；抽运电路，由电压转换电路输出的电源电压电平的输出信号控制，将由预定电压预定电的抽运结点抽运至超过预定电压电平；以及一连接到抽运结点的传输电路，使输出的提升电压超过预定电压电平。
Description
本发明涉及一种半导体存储设备，更具体地说，本发明涉及一种提升内部电压用的提升电路。
一般认为，半导体存储设备，例如动态随机存取存储器(DRAM)中的信息通信(information Communication)起着移动有效电位的作用。在CMOS晶体管技术中构成的DRAM的电位，在其被传输通过MOS晶体管的沟道区的过程中遭到的电压降，稍微超过了MOS晶体管的阈值电压。这种电压降在准确进行数据的读出和写入的操作中使信息损失，也表现出有很大的缺陷。
半导体存储设备的密度和容量的不断增加使功耗也有同等的增加。因此，半导体存储设备用一种内电压源以降低功耗，并增加其操作的可靠性。
为了正确地从MOS晶体管和电容器组成的存储单元读出数据或将数据写入该存储单元，必须提供足够高的能克服MOS晶体管的阈值电压的电压。因此，应将比内电压提高1.5V的电压提供给连接到MOS晶体管栅极的字线。
图1表示现有技术的内电压提升电路图。图中的内电压提升电路包括：一种振荡器8，用以输出内电压IVC电平的输出信号；抽运电容器2和4，用以在其一端接收振荡器的输出，抽运结点A和B分别被连接到抽运电容器2和4的另一端；以及其漏极连接到抽运结点A的传输晶体管6，其栅极连接到抽运结点B和其源极输出提升电压VPP。电路组中也包括将抽运结点A和B预充电至预定的电压电平用的预充电电路，但因其和本发明要解决的问题无关，故在图1中略去。工作中，不论提升电压VPP何时降至低于预定的电压电平，只要芯片一加上电源或在有效周期的开始时，振荡器8就开始振荡。而且通过由振荡器8输出的IVC电平的输出来抽运抽运电容器2和4。被充电的抽运结点A的电压经传输晶体管6的通道作为提升电压VPP而施加。但在考虑低功耗而使用较低内电压的情况下。重要的是将提升电压升高到所需电压电平。理由是，在用预定电压给抽运结点A和B预充电然后抽运该电压的情况下，由于较低的抽运电压，抽运结点A和B不能充分提升，该电压因传输晶体管6的阈值电压而有所降低。
在抽运结点A和B由内电压IVC预充电、并由振荡器8的输出的IVC电平抽运时，抽运结点A和B提升到2IVC电平。提升电压VPP可以提升到2IVC-Vth的电压电平，其中Vth代表传输晶体管6的阈值电压。然而，随着提升电压VPP电平的增加，由于传输晶体管6的人体效应，出现的电压降大于阈值电压。如果为避免这种电压降而使用低的内电压IVC，则提升电压VPP不能达到正常的提升电压电平IVC+1.5V。即便提升电压VPP能达到IVC+1.5V的电压电平，也由于驱动能力的劣化而不能确保芯片稳定工作。
对于由电源电压VCC来预充电抽运结点A和B然后用来自振荡器8的IVC电平的输出来抽运结点A和B的情况，上述是正确的。例如，外电压是2.8V，内电压IVC是2V，且抽运效率为100％，抽运结点A和B被提升至4.8V。但正如上所述，因提升电压VPP必须在3.5V以上，传输晶管6的栅源电压Vgs下降低于1.3V。因此，由于驱动能力下降即使晶体管6是导通的，还是不可能获得稳定的提升电压VPP。
具有如图1所示结构的提升电路是根据典型的CMOS制造方法制造的，因此，通过CMOS制造方法制造的NMOS晶体管使用于传输晶体管6。在这点上，图1的电路会有抽运效率的问题。本领域熟知的是，施加到MOS晶体管的源和漏的电压电平的增加会使其人效应增加，半导体存储设备密度的增加结果使其所有的电路元件小型化，并在电路元件间采用较小的间隔。这会使MOS晶体管的人全效应变得更大得多。由是，图1的提升电路会有抽运效率低的问题。此外，即使可以获得所需电平的提升电压，也由于传输晶体管驱动能力的劣化而不能确保芯片工作的可靠性。
因此，本发明的目的是要提供一种能够提高其抽运效率的半导体存储设备的内电压提升电路。
本发明的另一个目的是要提供一种半导体存储设备的内电压提升电路，它即使在提升电压电平增加时，不管其人体效应如何，也能提高抽运效率。
为达到本发明的上述目的，该半导体存储设备的内电压提升电路包括：一电压转换电路，用以接收内电压电平的信号并将之转换为电源电压电平的输出信号；一抽运电路，由来自电压转换电路所输出的电源电压电平的输出信号控制，用以将一由预定电压预充电的抽运结点抽运到预定电压电平以上；以及一传输电路，连接到该抽运结点，用以输出一个提高到预定电压电平以上的电压。
为了达到本发明的另一个目的，半导体存储设备的内电压提升电路包括：一振荡器，向第一和第二输入结点输出一个具有恒定振荡周期的内电压电平输出信号；一提升结点，用以输出提升电压；第一和第二抽运结点，由预定电压预定电；一电压转换电路，用以将通过第一输入结点施加的内电压电平的输出信号转变成电源电压电平；第一抽运电容器，连接在电压转换电路和第一抽运结点之间，用以响应电压转变电路的输出而抽运第一抽运结点；第二抽运电容器，连接在第二输入结点和第二抽运结点之间，用以响应通过第二输入结点所施加的内电压电平输出信号而抽运第二抽运结点；以及NMOS晶体管，其通道连接在第一抽运结点和提升结点之间，且其栅极连接到第二抽运结点。
为达到一发明的另一目的，半导体存储设备的内电压提升电路包括：一振荡器，用以向第一和第二输入结点输出具有恒定振荡周期的内电压电平的输出信号；一提升结点，用以输出提升电压；由预定电压预充电的第一和第二抽运结点；一第一电压转换电路，用以将通过第一输入结点所施加的内电压电平的输出信号转换为电源电压电平；一第二电压转换电路，用以将通过第二输入结点所施加的内电压电平的输出信号转换为电源电压电平；一第一抽运电容器，连接在第一电压转换电路和第一抽运结点之间，用以响应第一电压转换电路的输出而抽运第一抽运结点；一第二抽运电容器，连接在第二电压转换电路和第二抽运结点之间，用以响应第二电压转换电路的输出而抽运第二抽运结点；以及一NMOS晶体管，其通道连接在第一抽运结点和提升结点之间，其栅极连接到第二抽运结点。
在下面的本发明的最佳实施的详细说明中，是参考附图作出的，其中，
图1为常规内电压提升电路的示图；
图2为本发明内电压提升电路的示图；
图3为本发明另一最佳实施的内电压提升电路的示图；
图4为本发明的第三最佳实施例的电压提升电路的示图；
图5为现有技术和本发明的波形图。
图2为本发明的内电压提升电路。图中的内电压提升电路包括：一振荡器8，用以向第一和批二输入结点输出一个具有恒定振荡周期的内电压IVC电平的输出信号；一提升结点，用以输出提升电压VPP；第一和第二抽运结点A和B，由预定电压预充电；一第一抽运电容器2，在第一输入结点和第一抽运结点A之间形成，用以响应通过第一输入结点所施加的内电压电平的输出信号而抽运第一抽运电容；一电压转换电路30，用以将通过第二输入结点所施加的内电压IVC转换为电源电压电平；一第二抽运电容器4，在电压转换电路30和第二抽运结点B之间形成，用以响应电压转换电路的输出而抽运第二抽运结点B；以及一传输晶体管6，在第一抽运结点A和提升结点之间形成，其栅极由第二抽运结点B控制。
电压转换电路30包括：一PMOS晶体管10，连接在电源电压VCC和控制结点N1之间；一NMOS晶体管14，连接在控制结点N1和地电压VSS之间，并在其栅极接收从振荡器8来的内电压IVC电平的输出信号；一PMOS晶体管12，连接在电源电压VCC和输出结点N2之间；以及一NMOS晶体管18，连接在输出结点N2和地电压VSS之间，其栅极连接到倒相器16的输出端，反相器16通过NMOS晶体管14接收振荡器8的输出信号。PMOS晶体管10的栅极连接到控制结点N2，PMOS晶体管12的栅极连接到控制结点N1。交叉连接的PMOS晶体管10和12及MOS晶体管14和18具有不同结构，这种结构通常称为共源共栅(cascode)电压转换电路。
如果输入高到足以导通NMOS晶体管14的内电压，则控制结点N1放电成为逻辑“低”状态，且连接到控制结点N1的PMOS晶体管12导通。然后输出结点N2放电到电源电压电平。因此，传输晶体管6的栅电压提升到2VCC电平，故由于传输晶体管6的阈值电压Vth，可消除电压降。此法可传送大量的电荷至提升结点。
即使电路在低的电源电压2.8V下工作，传输晶体管6的栅电压设在5.6V，其栅源电压Vgs变为2.3V(VPP＝3.5V)。因此，传输晶体管6能够传送大量电荷到提升结点，其驱动能力也可以提高。
通过控制传输晶体管6的栅电压，可使图2的内电压提升电路获得所需电压电平的提升电压VPP。
图3为本发明另一最佳实施例的内电压提升电路，它包括：一振荡器8，用以将具有恒定振荡周期的内电压电平的输出信号输出到第一和第二输入结点；一提升结点，用以输出提升电压；第一和第二抽运结点A和B，由预定电压预充电；一电压转换电路30，用以将通过第一输入结点所施加的内电压转换为电源电压电平；一第一抽运电容器2，在电压转换电路30和第一抽运结点A之间形成，用以响应电压转换电路30的输出而抽运第一抽运结点A；一第二抽运电容器4，在第二输入结点和第二抽运结点B之间形式，用以响应通过第二输入结点所施加的内电压电平的输出信号而抽运第二抽运结点B；以及一传输晶体管6，形成在第一抽运结点和提升结点之间，其栅极由第二抽运结点控制。
电压转换电路30包括：一PMOS晶体管10，连接在电源电压VCC控制结点N1之间；一NMOS晶体管14，连接在控制结点N1和地电压VSS之间，在其栅极接收来自振荡器8的输出信号；一PMOS晶体管12，连接在电源电压VCC和输出结点N2之间，以及一NMOS晶体管18，连接在输出结点N2和地电压VSS之间，其栅极连接到倒极器16的输出端，此倒相器通过NMOS晶体管14接收振荡器8的输出信号。PMOS晶体管10的栅极连接到结点N2，而PMOS晶体管12的栅极则连接接到控制结点N1。
图3提升电路的操作与图2的相同，但图3的提升电路通过控制传输晶体管6的漏电压可以获得所需电压电平的提升电压VPP。
图4为本发明第三最佳实施例的内电压提升电路，它包括相应于第一和第二抽运容器2和4的电压转换电路30和40，因此，不管内电压如何的低，都可提升抽运电压为电源电压VCC的二倍。
图4的内电压提升电路包括：一振荡器8，用以将具有恒定振荡周期的内电压的输出信号输出到第一和第二输入结点；一提升结点，用以输出提升电压；第一和第二抽运结点A和B，由预定电压预充电；一第一电压转换电路30，用以将通过第一输入结点所施加的内电压电平的输出信号转换为电源电压电平；一第二电压转换电路40，用以将通过第二输入结点所施加的内电压电平的输出转换为电源电压电平；一第一抽运电容器2，在第一电压转换电路30和第一抽运结点A之间形成，用以响应第一电压转换电路30的输出而抽运第一抽运结点A；一第二抽运电容器4，在第二电压转换电路40和第二抽运结点B之间形成，用以响应第二电压转换电路40的输出而抽运抽运结点B；以及一传输晶体管6，在第一抽运结点A和提升结点之间形成，其电流由第二抽运结点B控制。
从这种结构可知，图4的提升电路可以通过控制传输晶体管6的栅极和漏极来获得所需电压电平的提升电压VPP。
图5的波形图展示现有技术和本发明的模拟结果。在振荡器的周期为100ns、提升电压VPP为3.75V及内电压为2V的条件下，如果用2.8V的电源电压给抽运结点预充电，然后为响应振荡器的内电压电平的输出信号而抽运抽运结点，图5所示的模拟结果说明需要传输到提升结点的电流量，而且假定通过电压转换电路将内电压转换为电源电压来抽运传输晶体管的栅极，图中所示的模拟结果也说明所需传输到提升结点的电流量。从图5可见，本发明的传输晶体管的驱动能力比现有技术的能有所提高。
从上可见，不管人体效应如何，即使在提升电压电平增加的情况下，本发明也具有改进抽运效率的效果。
尽管本发明是用目前认为最实用和最佳实施例来说明，但应理解，本发明不局限于所公开的实施例，相反，在本发明的精神和范围内，应包括各种修改和等效装置，本领域的技术人员容易理解到除了共栅源型电压提升电路外，另外的电路也可用于控制传输晶体管的栅极或/和漏极处的电压。
Claims (6)
1.一种半导体存储设备的内电压提升电路，包括：
电压转换装置，用以接收内电压电平的信号，然后将所说信号转换为电源电压电平的输出信号；
抽运装置，受控于由所说电压转换装置输出的电源电压电平的所说输出信号，用以将预定电平预充电的抽运结点抽运至超过所说预定电压电平；以及
传输装置，连接到所说抽运结点，用以输出一个提升至超过所说电压电平的电压。
2.根据权利要求1的内电压提升电路，其特征在于，内电压电平的所说信号具有恒定的振荡周期。
3.一种半导体存储设备的内电压提升电路，包括：
一振荡器，将具有恒定振荡周期的内电压电平信号输出到第一和第二输入结点；
一提升结点，用以输出提升电压；
第一和第二抽运结点，由预定电压预充电；
一电压转换电路，将通过所说第一结点所施加的内电压电平的所说信号转换为电源电压电平；
一第一抽运电容器，形成在所说电压转换电路和所说第一抽运结点之间，用以响应所说电压转换电路的输出而抽运所说第一抽运结点；
一第二抽运电容器，形成在所说第二输入结点和所说第二抽运结点之间，用以响应通过所说第二输入结点所施加的内电压电平的所说信号而抽运所说第二抽运结点；以及
一NMOS晶体管，其通道连接在所说第一抽运结点和所说提升结点之间，且其栅极连接到所说第二抽运结点。
4.根据权利要求3的内电压提升电路，其特征在于，所说电压转换电路包括：一第一NMOS晶体管，用以响应通过所说第一输入结点所施加的内电压电平的所说信号而使控制结点放电；一第二NMOS晶体管，用以使内电压电平的所说信号反相，使输出结点放电；一第一PHOS晶体管， 由所说控制结点控制，用以将所说输出结点充电至所说电源电压电平；以及一第二PMOS晶体管，由所说输出结点控制，用以将所说控制结点充电至电源电压电平。
5.一种半导体存储设备的内电压提升电路，包括：
一振荡器，将具有恒定振荡周期的内电压电平的信号输出到第一和第二输入结点；
一提升结点，用以输出提升电压；
一第一电压转换电路，将通过所说第一输入结点所施加的内电压电平的所说信号转换为电源电压电平；
一第二电压转换电路，将通过所说第二输入结点的施加的内电压电平的所说信号转换为所说电源电压电平；
一第一抽运电容器，形成在所说第一转换电路和第一抽运结点之间，用以响应所说第一电压转换电路的输出而抽运所说第一抽运结点；
一第二抽运电容器，形成在所说第二电压转换电路和所说第二抽运结点之间，用以响应所说第二电压转换电路的输出而抽运所说第二抽运结点；以及
一NMOS晶体管，其通道连接在所说第一抽运结点和所说提升结点之间，其栅极连接到所说第二抽运结点。
6.根据权利要求5的内电压提升电路，其特征在于，所说第一电压转换电路包括：一第一NMOS晶体管，用以响应通过所说第一输入结点所施加的内电压电平的所说信号而使第一控制结点放电；一第二NMOS晶体管，用以使内电压电平的所说信号反相，使第一输出结点放电；一第一PMOS晶体管，由所说第一控制结点控制，使所说第一输出结点充电至所说电源电压电平；以及一第二PMOS晶体管，由所说第一输出结点控制，使所说第一控制结点放电至所说电源电压电平，且所说第二电压转换电路包括一第三NMOS晶体管，用以响应通过所说第二输入结点所施加的内电压电平的所说信号将第二控制结点充电；一第四NMOS晶体管，用以使内电压电平的所说信号反相，在第二输出结点放电；一第三PMOS晶体管，由所说第二控制结点控制，将所说第二输出结点充电至所说电源电压电平；以及一第四PMOS晶体管，由所说第二输出结点控制，将所说第二控制结点充电至所说电源电压电平。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR26238/94 | 1994-10-13 | ||
| KR1019940026238A KR0149224B1 (ko) | 1994-10-13 | 1994-10-13 | 반도체 집적장치의 내부전압 승압회로 |
| KR26238/1994 | 1994-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1149188A true CN1149188A (zh) | 1997-05-07 |
| CN1169153C CN1169153C (zh) | 2004-09-29 |
Family
ID=19395055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB951167804A Expired - Fee Related CN1169153C (zh) | 1994-10-13 | 1995-10-13 | 半导体存储设备中的内电压提升电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5579276A (zh) |
| JP (1) | JP2820910B2 (zh) |
| KR (1) | KR0149224B1 (zh) |
| CN (1) | CN1169153C (zh) |
| DE (1) | DE19538033C2 (zh) |
| GB (1) | GB2294345B (zh) |
| TW (1) | TW285772B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612265B (zh) * | 2003-10-09 | 2010-05-12 | 尔必达存储器股份有限公司 | 半导体存储设备 |
| CN104638919A (zh) * | 2013-11-14 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 用于i/o接口的两级升压转换电路 |
| CN108540124A (zh) * | 2018-04-16 | 2018-09-14 | 电子科技大学 | 一种电平转换电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3542675B2 (ja) * | 1995-07-24 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| KR19990050493A (ko) * | 1997-12-17 | 1999-07-05 | 전주범 | 반도체 메모리 장치용 프리차지 회로 |
| US6341095B1 (en) * | 2001-02-21 | 2002-01-22 | International Business Machines Corporation | Apparatus for increasing pulldown rate of a bitline in a memory device during a read operation |
| US6721210B1 (en) | 2002-08-30 | 2004-04-13 | Nanoamp Solutions, Inc. | Voltage boosting circuit for a low power semiconductor memory |
| KR100696958B1 (ko) * | 2005-04-29 | 2007-03-20 | 주식회사 하이닉스반도체 | 내부 전압 발생 회로 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136723A (en) * | 1979-04-11 | 1980-10-24 | Mitsubishi Electric Corp | Booster circuit |
| US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
| US4628214A (en) * | 1985-05-22 | 1986-12-09 | Sgs Semiconductor Corporation | Back bias generator |
| JPS63290159A (ja) * | 1987-05-20 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
| US5038325A (en) * | 1990-03-26 | 1991-08-06 | Micron Technology Inc. | High efficiency charge pump circuit |
| IT1258242B (it) * | 1991-11-07 | 1996-02-22 | Samsung Electronics Co Ltd | Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione |
| JPH0828965B2 (ja) * | 1992-09-02 | 1996-03-21 | 日本電気株式会社 | 電圧変換回路 |
| US5347172A (en) * | 1992-10-22 | 1994-09-13 | United Memories, Inc. | Oscillatorless substrate bias generator |
| JPH06309868A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Ltd | 半導体記憶装置 |
| JP2978671B2 (ja) * | 1993-06-04 | 1999-11-15 | 九州日本電気株式会社 | 半導体メモリ装置 |
| US5511026A (en) * | 1993-12-01 | 1996-04-23 | Advanced Micro Devices, Inc. | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
-
1994
- 1994-10-13 KR KR1019940026238A patent/KR0149224B1/ko not_active IP Right Cessation
-
1995
- 1995-10-11 GB GB9520765A patent/GB2294345B/en not_active Expired - Fee Related
- 1995-10-11 JP JP7263134A patent/JP2820910B2/ja not_active Expired - Fee Related
- 1995-10-12 TW TW084110735A patent/TW285772B/zh not_active IP Right Cessation
- 1995-10-12 DE DE19538033A patent/DE19538033C2/de not_active Expired - Fee Related
- 1995-10-13 US US08/542,965 patent/US5579276A/en not_active Expired - Lifetime
- 1995-10-13 CN CNB951167804A patent/CN1169153C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612265B (zh) * | 2003-10-09 | 2010-05-12 | 尔必达存储器股份有限公司 | 半导体存储设备 |
| CN104638919A (zh) * | 2013-11-14 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 用于i/o接口的两级升压转换电路 |
| CN108540124A (zh) * | 2018-04-16 | 2018-09-14 | 电子科技大学 | 一种电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9520765D0 (en) | 1995-12-13 |
| DE19538033C2 (de) | 1998-03-19 |
| KR960015904A (ko) | 1996-05-22 |
| KR0149224B1 (ko) | 1998-10-01 |
| JP2820910B2 (ja) | 1998-11-05 |
| CN1169153C (zh) | 2004-09-29 |
| GB2294345A (en) | 1996-04-24 |
| DE19538033A1 (de) | 1996-04-18 |
| TW285772B (zh) | 1996-09-11 |
| US5579276A (en) | 1996-11-26 |
| JPH08205526A (ja) | 1996-08-09 |
| GB2294345B (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005408B1 (ko) | 부스트 전압 발생 회로 | |
| US7042276B2 (en) | Charge pump with improved regulation | |
| US7969234B2 (en) | Clock control circuit and voltage pumping device using the same | |
| CN100416702C (zh) | 半导体存储器件和使字线放电的方法 | |
| CN100490011C (zh) | 用于动态随机存取内存(dram)局部字符线驱动器的电路 | |
| EP0593105B1 (en) | Efficient negative charge pump | |
| EP0129217B1 (en) | A semiconductor circuit including a memory and a pulse drive circuit | |
| KR100541128B1 (ko) | 승압 전위 발생 회로 및 제어 방법 | |
| CN1122943A (zh) | 半导体存储器件的增压电路 | |
| US5677643A (en) | Potential detecting circuit which suppresses the adverse effects and eliminates dependency of detected potential on power supply potential | |
| CN101114524B (zh) | 升压电路 | |
| CN1169153C (zh) | 半导体存储设备中的内电压提升电路 | |
| US6373322B2 (en) | Charge pump circuit with bypass transistor | |
| CN100389469C (zh) | 半导体存储器件 | |
| US5754075A (en) | Integrated circuits including power supply boosters and methods of operating same | |
| US5929694A (en) | Semiconductor device having voltage generation circuit | |
| US6240025B1 (en) | Voltage generator | |
| KR20000062994A (ko) | 메모리 장치 | |
| CN1045838C (zh) | 用于半导体存储器器件工作状态的升压电路 | |
| US5175448A (en) | Booster circuit | |
| EP0801396A2 (en) | Word line driver circuit | |
| KR100247219B1 (ko) | 비트라인 센싱회로 | |
| US6020780A (en) | Substrate potential control circuit capable of making a substrate potential change in response to a power-supply voltage | |
| US20090284307A1 (en) | High voltage pumping circuit | |
| KR0172410B1 (ko) | 쎌 구조의 펌핑캐패시터를 갖는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040929 Termination date: 20141013 |
|
| EXPY | Termination of patent right or utility model |