CN104638919A - 用于i/o接口的两级升压转换电路 - Google Patents

用于i/o接口的两级升压转换电路 Download PDF

Info

Publication number
CN104638919A
CN104638919A CN201310567420.3A CN201310567420A CN104638919A CN 104638919 A CN104638919 A CN 104638919A CN 201310567420 A CN201310567420 A CN 201310567420A CN 104638919 A CN104638919 A CN 104638919A
Authority
CN
China
Prior art keywords
power supplies
high voltage
intermediate power
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310567420.3A
Other languages
English (en)
Inventor
杭金华
王俊
郭之光
马莹
程惠娟
倪昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310567420.3A priority Critical patent/CN104638919A/zh
Publication of CN104638919A publication Critical patent/CN104638919A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Abstract

本发明提供的用于I/O接口的两级升压转换电路，包括:位于中间电源和电源地之间、且根据接收到的一低电源信号输出中间电源的第一级升压转换器；位于高压电源和电源地之间、且根据接收到的中间电源输出高压电源的第二级升压转换器；低电源信号远低于高压电源，中间电源位于低电源信号和高压电源之间，低电源信号在电源地和中间电源之间的电压摆动。由此本发明解决了当I/O接口接收到的低电源信号远远小于实际电路需要的高压电源时，可正确地根据接收到的低电源信号输出拉升电源或下拉电源以供实际电路使用的问题。

Description

用于I/O接口的两级升压转换电路
技术领域
本发明属于逻辑电路领域，尤其涉及一种用于I/O接口的两级升压转换电路。 
背景技术
通常把介于内部芯片与外部芯片之间的接口称为I/O接口，通过I/O接口可以实现外部芯片与内部芯片之间的信号转换，完成相应的控制功能。如I/O接口可以接收一低电源信号（core power supply）作为内部电平信号，而实际电路却需要一高压电源VDDIO作为I/O电源，当所述低电源信号<<高压电源VDDIO时，所述低电源信号将会在传输这些低电压的升压转换电路上施加应力。这种升压转换电路最常用互补金属氧化物半导体（CMOS）反相器。 
图1示出了传统的接收简单的数字信号的升压转换电路10，其包括一用低压管制成的CMOS反相器INV和分别用一高压管制成的NM1、NM2、PM3、PM4，NM1和PM3的漏极相连接至PM4的栅极，NM1的栅极和反相器INV的正极相连接至输入端IN，NM2和PM4的漏极相连接至PM3的栅极且作为输出端OUT，NM2的栅极和反相器INV的负极相连接，NM1和NM2的源极相连至 电源地VSS，PM3和PM4的源极相连接并与高压电源VDDIO相连，NM1的阈值电压为Vth1，NM2的阈值电压为Vth2，Vth1和Vth2均大于低电源信号。当输入端IN接入的低电源信号从“0->1”进行切换时，NM1的阈值电压Vth1大于其栅极所连接的低电源信号而导致NM1无法开启，致使NM1的漏极电压不能由高压电源VDDIO下拉至0，由此PM4关断，输出端OUT不能将高压电源VDDIO输出，故输出端OUT无法拉升至1，所以NM2的栅极接受经过反相器INV的低电源信号而关断；当输入端IN接入的低电源信号从“1->0”进行切换时，NM2的阈值电压Vth2大于其栅极所连接的反相的低电源信号而导致NM2无法开启，致使输出端OUT不能由高压电源VDDIO下拉至0。 
因此，所述升压转换电路以一频率持续接收直流信号作为低电源信号时，若所述低电源信号<<高压电源VDDIO，而NM1的Vth1和NM2的Vth2均大于所述低电源信号，则会导致输入端IN的低电源信号从“0->1”进行切换时，所述升压转换电路无法正确地在输出端OUT将高压电源VDDIO输出而拉升至1，或会导致输入端IN的低电源信号从“1->0”进行切换时，所述升压转换电路无法正确地在输出端OUT将高压电源VDDIO下拉至0以供使用。因此，当I/O接口接收到的低电源信号远远小于实际电路需要的高压电源VDDIO时，需要提供一种新的升压转换电路解决上述问题。 
发明内容
本发明的目的在于提供一种用于I/O接口的两级升压转换电路，以解决当 I/O接口接收到的低电源信号远远小于实际电路需要的高压电源时，无法正确地根据接收到的低电源信号输出拉升电源或下拉电源以供实际电路使用的问题。 
为了解决上述问题，本发明提供一种用于I/O接口的两级升压转换电路，包括： 
第一级升压转换器，所述第一级升压转换器位于一中间电源和一电源地之间，且所述第一级升压转换器根据接收到的一低电源信号输出所述中间电源； 
第二级升压转换器，所述第二级升压转换器位于一高压电源和所述电源地之间，且所述第二级升压转换器根据接收到的所述中间电源输出所述高压电源； 
其中，所述低电源信号远低于所述高压电源，所述中间电源位于所述低电源信号和高压电源之间，所述低电源信号在所述电源地和中间电源之间的电压摆动。 
进一步的，所述第一级升压转换器包括：低压CMOS反相器、第一中间电源NMOS晶体管和第二中间电源NMOS晶体管、以及第一中间电源PMOS晶体管和第二中间电源PMOS晶体管； 
所述第一中间电源NMOS晶体管的漏极和第一中间电源PMOS晶体管的漏极相连接至第二中间电源PMOS晶体管的栅极，所述第一中间电源NMOS晶体管的栅极和低压CMOS反相器的正极相连接至用于接入所述低电源信号的输入端，所述第二中间电源NMOS晶体管的漏极和第二中间电源PMOS晶体管的漏极相连接至第一中间电源PMOS晶体管的栅极且作为用于输出所述中间电源的 第一级输出端，所述第二中间电源NMOS晶体管的栅极和低压CMOS反相器的负极相连接，所述第一中间电源NMOS晶体管的源极和第二中间电源NMOS晶体管的源极相连至所述电源地，所述第一中间电源PMOS晶体管的源极和第二中间电源PMOS晶体管的源极相连接并与所述中间电源相连。 
进一步的，所述第二级升压转换器包括：中间电源CMOS反相器、第一高压NMOS晶体管和第二高压NMOS晶体管、以及第一高压PMOS晶体管和第二高压PMOS晶体管； 
所述第一高压NMOS晶体管的漏极和第一高压PMOS晶体管的漏极相连接至第二高压PMOS晶体管的栅极，所述第一高压NMOS晶体管的栅极和低压CMOS反相器的正极相连接至所述第一级输出端，所述第二高压NMOS晶体管的漏极和第二高压PMOS晶体管的漏极相连接至第一高压PMOS晶体管的栅极且作为用于输出所述高压电源的第二级输出端，所述第二高压NMOS晶体管的栅极和低压CMOS反相器的负极相连接，所述第一高压NMOS晶体管的源极和第二高压NMOS晶体管的源极相连至所述电源地，所述第一高压PMOS晶体管的源极和第二高压PMOS晶体管的源极相连接并与所述高压电源相连。 
进一步的，所述第一中间电源NMOS晶体管和第二中间电源NMOS晶体管均具有第一阈值电压，所述第一阈值电压低于所述低电源信号。 
进一步的，所述第一中间电源PMOS晶体管和第二中间电源PMOS晶体管均具有第二阈值电压，所述第二阈值电压低于所述中间电源。 
进一步的，所述第一高压NMOS晶体管和第二高压NMOS晶体管均具有第二阈值电压，所述第二阈值电压低于所述中间电源且高于所述低电源信号。 
进一步的，所述第一高压PMOS晶体管和第二高压PMOS晶体管均具有第四阈值电压，所述第四阈值电压低于所述高压电源。 
与现有技术相比，本发明公开的用I/O接口的两级升压转换电路，包括：第一级升压转换器，所述第一级升压转换器分别连接至一中间电源和一电源地，且所述第一级升压转换器根据接收到的一低电源信号输出所述中间电源；第一级升压转换器，所述第二级升压转换器分别连接至一高压电源和所述电源地，且所述第二级升压转换器根据接收到的所述中间电源输出所述高压电源；其中，所述低电源信号远低于所述高压电源，所述中间电源位于所述低电源信号和高压电源之间，所述低电源信号在所述电源地和中间电源之间的电压摆动，由于本发明可以根据I/O接口接收到的低电源信号的切换状态分级逐步输出，克服了原有的单级升压转换电路由于低电源信号远远小于高压电源、且形成单级升压转换电路的高压管的阈值电压大于所述低电源信号的原因，所导致的在单级升压转换电路中无法正确地根据接收到的低电源信号的切换状态将输出端拉升至高压电源或将高压电源下拉输出以供使用。 
附图说明
图1为现有技术一实施例中的单级升压转换电路的结构示意图； 
图2为本发明一实施例中的用于I/O接口的两级升压转换电路的结构示意 图； 
图3为本发明一实施例中的用于I/O接口的两级升压转换电路的输入输出示意图。 
图4为本发明一实施例中的具有铜金属层的半导体基底放入第一PVD系统的EnCoRe工艺腔中的结构示意图。 
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。 
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。 
参见图2，本发明提供一种用于I/O接口的两级升压转换电路100，所述用于I/O接口的两级升压转换电路100包括第一级升压转换器200和第二级升压转换器300，所述第一级升压转换器200位于一中间电源VDDM和一电源地VSS（此处大小设为0）之间，且所述第一级升压转换器200根据接收到的一低电源信号IN输出所述中间电源；所述第二级升压转换器300位于一高压电源VDDIO和所述电源地VSS之间，且所述第二级升压转换器300根据接收到的所述中间电源VDDM输出所述高压电源VDDIO，其中，所述低电源信号IN远低于所述高压电源VDDIO，所述中间电源VDDM位于所述低电源信号IN和高压电源VDDIO之间，所述低电源信号IN在所述电源地VSS和中间电源VDDM之间的电压摆动。 
因此，本发明可以根据I/O接口接收到的低电源信号的切换状态分级逐步输出，克服了原有的单级升压转换电路由于低电源信号远远小于高压电源、且形成单级升压转换电路的高压管的阈值电压大于所述低电源信号的原因，所导致的在单级升压转换电路中无法正确地根据接收到的低电源信号的切换状态将输出端拉升至高压电源或将高压电源下拉输出以供使用。 
具体的，所述第一级升压转换器200包括低压CMOS反相器inverter、第一中间电源NMOS晶体管NM5和第二中间电源NMOS晶体管NM6、以及第一中间电源PMOS晶体管PM7和第二中间电源PMOS晶体管PM8。所述第一级升压转换器200包括的各晶体管之间的连接关系如下： 
所述第一中间电源NMOS晶体管NM5的漏极和第一中间电源PMOS晶体管PM7的漏极相连接至第二中间电源PMOS晶体管PM8的栅极，所述第一中间电源NMOS晶体管NM5的栅极和低压CMOS反相器inverter的正极相连接至用于接入所述低电源信号IN的输入端，所述第二中间电源NMOS晶体管NM6的漏极和第二中间电源PMOS晶体管PM8的漏极相连接至第一中间电源PMOS晶体管PM7的栅极且作为用于输出所述中间电源VDDM的第一级输出端X，所述第二中间电源NMOS晶体管NM6的栅极和低压CMOS反相器inverter的负极相连接，所述第一中间电源NMOS晶体管NM5的源极和第二中间电源NMOS晶体管NM6的源极相连至所述电源地VSS，所述第一中间电源PMOS晶体管PM7的源极和第二中间电源PMOS晶体管PM8的源极相连接并与所述中 间电源VDDM相连。 
进一步的，所述第一中间电源NMOS晶体管NM5和第二中间电源NMOS晶体管NM6均具有第一阈值电压Vtn1，所述第一阈值电压Vtn1低于所述低电源信号IN，以及所述第一中间电源PMOS晶体管PM7和第二中间电源PMOS晶体管PM8均具有第二阈值电压Vtp1，所述第二阈值电压Vtp1低于所述中间电源VDDM。 
具体的，所述第二级升压转换器300包括中间电源CMOS反相器inverter_M、第一高压NMOS晶体管NM1和第二高压NMOS晶体管NM2、以及第一高压PMOS晶体管PM3和第二高压PMOS晶体管PM4。所述第二级升压转换器300包括的各晶体管之间的连接关系如下： 
所述第一高压NMOS晶体管NM1的漏极和第一高压PMOS晶体管PM3的漏极相连接至第二高压PMOS晶体管PM4的栅极，所述第一高压NMOS晶体管NM1的栅极和低压CMOS反相器inverter_M的正极相连接至所述第一级输出端X，所述第二高压NMOS晶体管NM2的漏极和第二高压PMOS晶体管PM4的漏极相连接至第一高压PMOS晶体管PM3的栅极且作为用于输出所述高压电源VDDIO的第二级输出端OUT，所述第二高压NMOS晶体管PM4的栅极和低压CMOS反相器inverter_M的负极相连接，所述第一高压NMOS晶体管NM1的源极和第二高压NMOS晶体管NM2的源极相连至所述电源地VSS，所述第一高压PMOS晶体管PM3的源极和第二高压PMOS晶体管PM4的源极相连接并 与所述高压电源VDDIO相连。 
进一步的，所述第一高压NMOS晶体管NM1和第二高压NMOS晶体管NM2均具有第三阈值电压Vtn2，所述第三阈值电压Vtn2低于所述中间电源VDDM且高于所述低电源信号IN，以及所述第一高压PMOS晶体管PM3和第二高压PMOS晶体管PM4均具有第四阈值电压Vtp2，所述第四阈值电压Vtp2低于所述高压电源VDDIO。 
结合图2-3，对所述用于I/O接口的两级升压转换电路进行如下分析： 
在所述第一级升压转换器200中，所述低电源信号IN连接至所述第一中间电源NMOS晶体管的栅极，且经由所述低压CMOS反相器inverter反相输出至所述第二中间电源NMOS晶体管的栅极，则： 
当所述低电源信号IN的电平从“0->1”进行切换时，所述低压CMOS反相器inverter输出的电平为“1->0”，则所述第二中间电源NMOS晶体管NM6的栅源电极的压差小于其第一阈值电压Vtn1，所述低电源信号IN控制所述第二中间电源NMOS晶体管NM6关断；而所述第一中间电源NMOS晶体管NM5的栅源电极的压差，即所述低电源信号IN大于其第一阈值电压Vtn1，所述低电源信号IN控制所述第一中间电源NMOS晶体管NM5导通，从而使所述第一中间电源NMOS晶体管NM5的漏极的电压为电源地VSS，因此位于所述第二中间电源PMOS晶体管PM8的栅源电极的压差，即所述中间电源VDDM大于其第二阈值电压Vtp1，则所述第二中间电源PMOS晶体管PM8导通，所述第一级升压 转换器200经所述第一级输出端X将所述中间电源VDDM输出，故所述第一级输出端X可将电平由“0->1”输出； 
当所述低电源信号IN的电平从“1->0”进行切换时，所述第一中间电源NMOS晶体管NM5的栅源电极的压差，即所述低电源信号IN小于其第一阈值电压Vtn1，所述低电源信号IN控制所述第一中间电源NMOS晶体管NM5关断；而所述低电源信号IN的电平从“1->0”经所述低压CMOS反相器inverter反相输出为“0->1”，则所述第二中间电源NMOS晶体管NM6的栅源电极的压差大于其第一阈值电压Vtn1，所述低电源信号IN控制所述第二中间电源NMOS晶体管NM6导通，从而使所述第二中间电源NMOS晶体管NM6的漏极的电压为电源地VSS，因此位于所述第一中间电源PMOS晶体管PM7的栅源电极的压差，即所述中间电源VDDM大于所述第一中间电源PMOS晶体管PM7的第二阈值电压Vtp1，则所述第一中间电源PMOS晶体管PM7导通，所述第一级升压转换器200经所述第一级输出端X将所述中间电源VDDM下拉，故所述第一级输出端X可将电平从“1->0”输出。 
所述第一级输出端将电平从“0->1”拉升或将电平“1->0”下拉的结果输出至所述第二级升压转换器300中的第一高压NMOS晶体管NM1的栅极，且经由所述中间电源CMOS反相器inverter_M反相输出至所述第二高压NMOS晶体管NM2的栅极，则： 
当所述第一级输出端X输出的电平从“0->1”进行切换时，所述中间电源 CMOS反相器inverter_M输出的电平为“1->0”，则所述第二高压NMOS晶体管NM2的栅源电极的压差小于其第三阈值电压Vtn2，则所述第二高压NMOS晶体管NM2关断；而所述第一高压NMOS晶体管NM1的栅源电极的压差，即所述中间电源VDDM大于其第三阈值电压Vtn2，所述中间电源VDDM控制所述第一高压NMOS晶体管NM1导通，从而使所述第一高压NMOS晶体管NM1的漏极的电压为电源地VSS，因此位于所述第二高压PMOS晶体管PM4的栅源电极的压差，即所述高压电源VDDIO大于其第四阈值电压Vtp2，则所述第二高压PMOS晶体管PM4导通，所述第二级升压转换器300经所述第二级输出端OUT，将所述高压电源VDDIO输出，故所述第二级输出端OUT可从电平“0->1”输出； 
当所述第一级输出端X输出的电平从“1->0”进行切换时，所述第一高压NMOS晶体管NM1的栅源电极的压差，即所述中间电源VDDM小于其第三阈值电压Vtn2，所述中间电源VDDM控制所述第一高压NMOS晶体管NM1关断；而所述中间电源VDDM的电平从“1->0”经所述中间电源CMOS反相器inverter_M反相输出为“0->1”，则所述第二高压MOS晶体管NM2的栅源电极的压差大于其第三阈值电压Vtn2，所述中间电源VDDM控制所述第二高压NMOS晶体管NM2导通，从而使所述第二高压NMOS晶体管NM2的漏极的电压为电源地VSS，因此位于所述第一高压PMOS晶体管PM3的栅源电极的压差，即所述高压电源VDDIO大于其第四阈值电压Vtp2，则所述第一高压PMOS晶 体管PM3导通，所述第二级升压转换器300经所述第二级输出端OUT将所述高压电源VDDIO下拉，故所述第二级输出端OUT可将电平从“1->0”输出。 
由此可见，本发明可以将I/O接口接收到的低电平信号IN正确地升压转换成高压电源以供芯片使用。并且本发明的电路结构简单，一旦所述低电源信号给定一个固定信号或为1，或为0，此时所述用于I/O接口的两级升压转换电路无静态功耗。 
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。 

Claims (7)

1.一种用于I/O接口的两级升压转换电路，包括：
第一级升压转换器，所述第一级升压转换器位于一中间电源和一电源地之间，且所述第一级升压转换器根据接收到的一低电源信号输出所述中间电源；
第二级升压转换器，所述第二级升压转换器位于一高压电源和所述电源地之间，且所述第二级升压转换器根据接收到的所述中间电源输出所述高压电源；
其中，所述低电源信号远低于所述高压电源，所述中间电源位于所述低电源信号和高压电源之间，所述低电源信号在所述电源地和中间电源之间的电压摆动。
2.如权利要求1所述的用于I/O接口的两级升压转换电路，其特征在于，所述第一级升压转换器包括：
低压CMOS反相器、第一中间电源NMOS晶体管和第二中间电源NMOS晶体管、以及第一中间电源PMOS晶体管和第二中间电源PMOS晶体管；
所述第一中间电源NMOS晶体管的漏极和第一中间电源PMOS晶体管的漏极相连接至第二中间电源PMOS晶体管的栅极，所述第一中间电源NMOS晶体管的栅极和低压CMOS反相器的正极相连接至用于接入所述低电源信号的输入端，所述第二中间电源NMOS晶体管的漏极和第二中间电源PMOS晶体管的漏极相连接至第一中间电源PMOS晶体管的栅极且作为用于输出所述中间电源的第一级输出端，所述第二中间电源NMOS晶体管的栅极和低压CMOS反相器的负极相连接，所述第一中间电源NMOS晶体管的源极和第二中间电源NMOS晶体管的源极相连至所述电源地，所述第一中间电源PMOS晶体管的源极和第二中间电源PMOS晶体管的源极相连接并与所述中间电源相连。
3.如权利要求2所述的用于I/O接口的两级升压转换电路，其特征在于，所述第二级升压转换器包括：
中间电源CMOS反相器、第一高压NMOS晶体管和第二高压NMOS晶体管、以及第一高压PMOS晶体管和第二高压PMOS晶体管；
所述第一高压NMOS晶体管的漏极和第一高压PMOS晶体管的漏极相连接至第二高压PMOS晶体管的栅极，所述第一高压NMOS晶体管的栅极和低压CMOS反相器的正极相连接至所述第一级输出端，所述第二高压NMOS晶体管的漏极和第二高压PMOS晶体管的漏极相连接至第一高压PMOS晶体管的栅极且作为用于输出所述高压电源的第二级输出端，所述第二高压NMOS晶体管的栅极和低压CMOS反相器的负极相连接，所述第一高压NMOS晶体管的源极和第二高压NMOS晶体管的源极相连至所述电源地，所述第一高压PMOS晶体管的源极和第二高压PMOS晶体管的源极相连接并与所述高压电源相连。
4.如权利要求2所述的用于I/O接口的双级升压转换电路，其特征在于，所述第一中间电源NMOS晶体管和第二中间电源NMOS晶体管均具有第一阈值电压，所述第一阈值电压低于所述低电源信号。
5.如权利要求2所述的用于I/O接口的双级升压转换电路，其特征在于，所述第一中间电源PMOS晶体管和第二中间电源PMOS晶体管均具有第二阈值电压，所述第二阈值电压低于所述中间电源。
6.如权利要求3所述的用于I/O接口的降压转换电路，其特征在于，所述第一高压NMOS晶体管和第二高压NMOS晶体管均具有第三阈值电压，所述第三阈值电压低于所述中间电源且高于所述低电源信号。
7.如权利要求3所述的用于I/O接口的降压转换电路，其特征在于，所述第一高压PMOS晶体管和第二高压PMOS晶体管均具有第四阈值电压，所述第四阈值电压低于所述高压电源。
CN201310567420.3A 2013-11-14 2013-11-14 用于i/o接口的两级升压转换电路 Pending CN104638919A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310567420.3A CN104638919A (zh) 2013-11-14 2013-11-14 用于i/o接口的两级升压转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310567420.3A CN104638919A (zh) 2013-11-14 2013-11-14 用于i/o接口的两级升压转换电路

Publications (1)

Publication Number Publication Date
CN104638919A true CN104638919A (zh) 2015-05-20

Family

ID=53217338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310567420.3A Pending CN104638919A (zh) 2013-11-14 2013-11-14 用于i/o接口的两级升压转换电路

Country Status (1)

Country Link
CN (1) CN104638919A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017875A (zh) * 2015-11-26 2017-08-04 拉碧斯半导体株式会社 电平移位电路以及显示驱动器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305260A (en) * 1992-02-28 1994-04-19 Nec Corporation Electrically erasable and programmable read only memory device verifiable with standard external power voltage level
CN1149188A (zh) * 1994-10-13 1997-05-07 三星电子株式会社 半导体存储设备中的内电压提升电路
CN101753012A (zh) * 2008-12-12 2010-06-23 中芯国际集成电路制造(北京)有限公司 电荷泵电路
CN102204105A (zh) * 2011-05-30 2011-09-28 华为技术有限公司 一种i/o电路和集成电路
CN102323844A (zh) * 2011-06-20 2012-01-18 旭曜科技股份有限公司 宽输出范围的转换系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305260A (en) * 1992-02-28 1994-04-19 Nec Corporation Electrically erasable and programmable read only memory device verifiable with standard external power voltage level
CN1149188A (zh) * 1994-10-13 1997-05-07 三星电子株式会社 半导体存储设备中的内电压提升电路
CN101753012A (zh) * 2008-12-12 2010-06-23 中芯国际集成电路制造(北京)有限公司 电荷泵电路
CN102204105A (zh) * 2011-05-30 2011-09-28 华为技术有限公司 一种i/o电路和集成电路
CN102323844A (zh) * 2011-06-20 2012-01-18 旭曜科技股份有限公司 宽输出范围的转换系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017875A (zh) * 2015-11-26 2017-08-04 拉碧斯半导体株式会社 电平移位电路以及显示驱动器

Similar Documents

Publication Publication Date Title
CN101795132B (zh) 一种集成电路的i/o口的电位上拉电路和下拉电路
CN101442307A (zh) 电平转换器
US20130099822A1 (en) Cml to cmos conversion circuit
US9197198B2 (en) Latch comparator circuits and methods
CN101510774B (zh) 一种混合电压输出电路
CN104158534B (zh) 用于i/o接口的降压转换电路
CN111565027A (zh) 一种用于开关电源的低压振荡器电路及实现方法
CN104638919A (zh) 用于i/o接口的两级升压转换电路
CN104506183A (zh) 单电压亚阈值电平转换器
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
CN103888126A (zh) 一种实用的电平转换电路
CN110932705A (zh) 一种电源轨切换电路
CN106788493B (zh) 一种低速发射器电路
Sinthuja Energy efficient voltage conversion range of multiple level shifter design in multi voltage domain
CN106230411A (zh) 一种低功耗小尺寸的上电复位电路
CN106375690A (zh) 一种爆破音消除电路
CN203691376U (zh) 一种单端输入的电压转换电路
CN106656164A (zh) 一种高电平选择电路和电子系统
CN101227181B (zh) 电位切换器
CN102571096B (zh) 一种采样时钟控制电路
CN105337593A (zh) 实现增强抗干扰能力的迟滞电路结构
CN206259915U (zh) 一种低功耗小尺寸的上电复位电路
KR20170057101A (ko) 레벨 변환 디바이스 및 방법
CN105187963A (zh) 麦克风的噪音抑制电路和方法
CN106961271B (zh) 信号接收装置和信号处理设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520