CN111565027A - 一种用于开关电源的低压振荡器电路及实现方法 - Google Patents
一种用于开关电源的低压振荡器电路及实现方法 Download PDFInfo
- Publication number
- CN111565027A CN111565027A CN202010417834.8A CN202010417834A CN111565027A CN 111565027 A CN111565027 A CN 111565027A CN 202010417834 A CN202010417834 A CN 202010417834A CN 111565027 A CN111565027 A CN 111565027A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- channel
- electrode
- drain electrode
- channel enhanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 76
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 33
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 33
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 33
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 33
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 33
- 101150110971 CIN7 gene Proteins 0.000 claims description 30
- 101150110298 INV1 gene Proteins 0.000 claims description 30
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 30
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 21
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 21
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 15
- 101150070189 CIN3 gene Proteins 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 10
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
- H03B5/1253—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance the transistors being field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供了一种用于开关电源的低压振荡器电路及实现方法，由CMOS工艺实现，整体设计通过二级比较器电路和逻辑信号转换电路结合在一起，通过调整比较器输入端电压和充放电使用的电容的大小，来产生设计需要的振荡器频率，并且电路整体的静态电流和功耗更小，频率稳定性和精度都得到明显的提高，本发明的振荡器二级比较器电路和逻辑信号转换电路构成，电路设计简单，静态电流和功耗更低；振荡器输出的开关频率主要通过电路中的电容大小进行改变，可通过预留相对应大小的电容，来改变输出频率的大小，减少电路不必要的电路改动。
Description
技术领域
本发明涉及电路技术领域，尤其是涉及一种低压振荡器电路。
背景技术
目前随着近年来备受关注的芯片技术的快速发展，模拟芯片在各个领域的应用也越来越多，其中就需要使用到振荡器电路。目前芯片应用中常见的振荡器有RC和环形振荡器，相比较RC振荡器电路设计简单但稳定性比较差，环形振荡器稳定性好但对噪声比较敏感。目前随着芯片的集成度提升，更多应用场景需要考虑低电压低功耗低成本，传统的RC和环形振荡器由于振荡频率不稳定、噪声敏感等一系列原因，不利于电路的整体优化，还提高了设计的成本，对于芯片的性能方面也产生了很大的影响。
发明内容
为了克服现有技术的不足，本发明提供一种用于开关电源的低压振荡器电路及实现方法。电路由CMOS工艺实现，整体设计通过二级比较器电路和逻辑信号转换电路结合在一起，通过调整比较器输入端电压和充放电使用的电容的大小，来产生设计需要的振荡器频率，并且电路整体的静态电流和功耗更小，频率稳定性和精度都得到明显的提高，本发明可以有效地解决相关领域的技术难题。
本发明解决其技术问题所采用的技术方案是：
一种用于开关电源的低压振荡器电路，包括P沟道增强型MOS管PM1-PM8、PM10-PM12，N沟道增强型MOS管NM1-NM13，电容C1，反相器INV1-INV6，或非门NOR1-NOR2，电流源IDC1，以及VCC输入端口、OSCON逻辑输入端口、VREF输入端口和CLK输出端口；
所述P沟道增强型MOS管PM1源极连接VCC输入端口，漏极栅极连接P沟道增强型MOS管PM2的漏极、P沟道增强型MOS管PM3-PM8的栅极、P沟道增强型MOS管PM10源极和N沟道增强型MOS管NM1漏极；所述P沟道增强型MOS管PM2源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM3-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极，栅极连接OSCON输入端口、N沟道增强型MOS管NM1栅极和反相器INV1输入端；所述P沟道增强型MOS管PM3源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM11源极和P沟道增强型MOS管PM12源极，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM4-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM4源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM6-NM7漏极和反相器INV3输入端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM5-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM5源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM8-NM9漏极、N沟道增强型MOS管NM10栅极和电容C2一端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM4栅极、P沟道增强型MOS管PM6-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM6源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM10-NM11漏极、反相器INV2输入端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM5栅极、P沟道增强型MOS管PM7-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM7源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM8源极，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM6栅极、P沟道增强型MOS管PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM8源极连接P沟道增强型MOS管PM7漏极，漏极连接P沟道增强型MOS管PM12栅极、N沟道增强型MOS管NM12-NM13漏极和电容C1的一端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM7栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极。其中P沟道增强型MOS管PM1、P沟道增强型MOS管PM3-PM8构成电流镜电路，主要用来镜像电流源IDC1产生的偏置电流；P沟道增强型MOS管PM2在电路中做开关管使用。
所述N沟道增强型MOS管NM1源极连接P沟道增强型MOS管PM10漏极和电流源IDC1的一端，漏极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM8栅极和P沟道增强型MOS管PM10源极，栅极连接OSCON输入端口、P沟道增强型MOS管PM2栅极和反相器INV1输入端；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM8栅极和N沟道增强型MOS管NM1漏极，漏极连接N沟道增强型MOS管NM1源极和电流源IDC1的一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM11的栅极；所述电流源IDC1一端连接N沟道增强型MOS管NM1源极和P沟道增强型MOS管PM10的漏极，另一端接地。其中N沟道增强型MOS管NM1和P沟道增强型MOS管PM10构成传输门结构电路，当OSCON端口输入高电平时，传输门打开，P沟道增强型MOS管PM1漏极与电流源IDC1导通，为电流镜电路提供偏置电流，当OSCON端口输入低电平时，传输门关闭，P沟道增强型MOS管PM1漏极与电流源IDC1不导通，电流镜电路不工作。
所述P沟道增强型MOS管PM11源极连接P沟道增强型MOS管PM3漏极和P沟道增强型MOS管PM12源极，漏极连接N沟道增强型MOS管NM2漏极栅极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极，栅极连接VREF输入端口；所述P沟道增强型MOS管PM12源极连接P沟道增强型MOS管PM11源极和P沟道增强型MOS管PM3漏极，漏极连接N沟道增强型MOS管NM4、NM5漏极和N沟道增强型MOS管NM6栅极，栅极连接P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12-NM13漏极和电容C1一端；所述N沟道增强型MOS管NM2源极接地，漏极栅极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM2漏极栅极和N沟道增强型MOS管PM11漏极，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM5、NM7、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM4源极接地，漏极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM5漏极和N沟道增强型MOS管NM6栅极，栅极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM2漏极栅极和N沟道增强型MOS管NM3漏极；所述N沟道增强型MOS管NM5源极接地，漏极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM4漏极和N沟道增强型MOS管NM6栅极，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM7、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM6源极接地，漏极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM7漏极和反相器INV3输入端，栅极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM4、NM5漏极；所述N沟道增强型MOS管NM7源极接地，漏极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM6漏极和反相器INV3输入端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM8源极接地，漏极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM9漏极、N沟道增强型MOS管NM10栅极和电容C2一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM11、NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8漏极、N沟道增强型MOS管NM10栅极和电容C2的一端，栅极连接或非门NOR1输出端、NOR2一输入端、反相器INV5输入端和反相器INV6输入端；所述N沟道增强型MOS管NM10源极接地，漏极连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM11漏极和反相器INV2输入端，栅极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8-NM9漏极和电容C2的一端；所述N沟道增强型MOS管NM11源极接地，漏极连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM10漏极和反相器INV2输入端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM8、NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM13漏极和电容C1一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11的栅极；所述N沟道增强型MOS管NM13源极接地，漏极连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12漏极和电容C1一端，栅极连接反相器INV6输出端。所述电容C1一端连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12漏极和N沟道增强型MOS管NM13漏极，另一端接地；所述电容C2一端连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8、NM9漏极和N沟道增强型MOS管NM10栅极，另一端接地。其中P沟道增强型MOS管PM11、PM12、N沟道增强型MOS管NM2、NM4、NM6与上述P沟道增强型MOS管PM1、PM3、PM4构成二级比较器电路，主要将VREF输入端电压和P沟道增强型MOS管PM12栅极电压作比较，并将比较结果通过P沟道增强型MOS管PM4漏极输出。所述N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12主要做开关管使用，当OSCON输入端输入低电平，通过反相器INV1后变成高电平，可以将开关管N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12打开，关断电路。其中电容C1主要作用为PM12栅极输入端口提供稳压作用，电容C2作为充放电电容给N沟道增强型MOS管NM10的栅极提供电压使用。
所述反相器INV1输入端连接OSCON输入端口和P沟道增强型MOS管PM2栅极，输出端连接N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12栅极；所述反相器INV2输入端连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM10和NM11漏极，输出端连接或非门NOR2的另一输入端；所述反相器INV3输入端连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM6和NM7漏极，输出端连接反相器INV4输入端；所述反相器INV4输入端连接反相器INV3的输出端，输出端连接或非门NOR1的一输入端；所述反相器INV5输入端连接或非门NOR1的输出端、NOR2的一输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极，输出端连接CLK输出端口；所述反相器INV6输入端连接或非门NOR1的输出端、NOR2的一输入端、反相器INV5的输入端和N沟道增强型MOS管NM9栅极，输出端连接N沟道增强型MOS管NM13栅极；所述或非门NOR1的一输入端连接反相器INV4的输出端，另一输入端连接或非门NOR2的输出端，输出端连接或非门NOR2的一输入端、反相器INV5的输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极；所述或非门NOR2的一输入端连接或非门NOR1的输出端、反相器INV5的输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极，另一输入端连接反相器INV2的输出端，输出端连接或非门NOR1的另一输出端。反相器INV1主要将OSCON输入端信号反相后传输到开关管N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12栅极。反相器INV2-INV6，或非门NOR1-NOR2共同构成振荡器电路逻辑信号处理电路，将运放电路产生的模拟信号转化成数字信号。
本发明还提供一种用于开关电源的低压振荡器电路的实现方法，具体方法为：
当VCC输入端电源供电，OSCON输入端提供高电平，电路中开关管P沟道增强型MOS管PM2和N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12全都关断，N沟道增强型MOS管NM1和P沟道增强型MOS管PM10传输门打开，电流源IDC1提供电流，VREF输入端提供稳定的供电电压VREF时，P沟道增强型MOS管PM8支路镜像P沟道增强型MOS管PM1支路构成的恒定电流源为电容C1进行充电，当电容C1的上极板电压低于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端将低电平传递到反相器INV3的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV4传递的模拟信号进行边沿出发后或非门NOR1输出端输出高电平的逻辑信号，此时N沟道增强型MOS管NM9开关管打开，电容C2上极板接地；当电容C1上极板电压高于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端将高电平传递到反相器INV3的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV4传递的模拟信号进行边沿出发后或非门NOR1输出端输出低电平的逻辑信号，此时NOR1输出端输出低电平的逻辑信号通过反相器INV6传递高电平到N沟道增强型MOS管NM9开关管栅极，开关管NM9打开，电容C1停止充电，开始放电；同时N沟道增强型MOS管NM9开关管关闭，电容C2上极板开始充电，当电容C2的上极板充电电压大于N沟道增强型MOS管NM10的阈值电压时，N沟道增强型MOS管NM10打开，反相器INV2输入端变为低电平；当电容C1上极板电压放电低于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端电平翻转为高电平传递到反相器INV3的输入端。然后一直重复上面的电容C1、C2的充放电动作，通过或非门NOR1和NOR2构成的锁存器构成上升沿触发信号，再通过反相器INV5反相处理后生成CLK振荡信号输出。
本发明的有益效果在于：
1.振荡器二级比较器电路和逻辑信号转换电路构成，电路设计简单，静态电流和功耗更低。
2.振荡器输出的开关频率主要通过电路中的电容大小进行改变，可通过预留相对应大小的电容，来改变输出频率的大小，减少电路不必要的电路改动。
附图说明
图1为本发明一种用于开关电源的低压振荡器电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
一种用于开关电源的低压振荡器电路，如图1所示：所述一种用于开关电源的低压振荡器电路，其主要包括P沟道增强型MOS管PM1-PM8、PM10-PM12，N沟道增强型MOS管NM1-NM13，电容C1，反相器INV1-INV6，或非门NOR1-NOR2，电流源IDC1，以及VCC输入端口、OSCON逻辑输入端口、VREF输入端口和CLK输出端口。
所述P沟道增强型MOS管PM1源极连接VCC输入端口，漏极栅极连接P沟道增强型MOS管PM2的漏极、P沟道增强型MOS管PM3-PM8的栅极、P沟道增强型MOS管PM10源极和N沟道增强型MOS管NM1漏极；所述P沟道增强型MOS管PM2源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM3-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极，栅极连接OSCON输入端口、N沟道增强型MOS管NM1栅极和反相器INV1输入端；所述P沟道增强型MOS管PM3源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM11源极和P沟道增强型MOS管PM12源极，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM4-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM4源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM6-NM7漏极和反相器INV3输入端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM5-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM5源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM8-NM9漏极、N沟道增强型MOS管NM10栅极和电容C2一端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM4栅极、P沟道增强型MOS管PM6-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM6源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM10-NM11漏极、反相器INV2输入端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM5栅极、P沟道增强型MOS管PM7-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM7源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM8源极，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM6栅极、P沟道增强型MOS管PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM8源极连接P沟道增强型MOS管PM7漏极，漏极连接P沟道增强型MOS管PM12栅极、N沟道增强型MOS管NM12-NM13漏极和电容C1的一端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM7栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极。其中P沟道增强型MOS管PM1、P沟道增强型MOS管PM3-PM8构成电流镜电路，主要用来镜像电流源IDC1产生的偏置电流；P沟道增强型MOS管PM2在电路中做开关管使用。
所述N沟道增强型MOS管NM1源极连接P沟道增强型MOS管PM10漏极和电流源IDC1的一端，漏极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM8栅极和P沟道增强型MOS管PM10源极，栅极连接OSCON输入端口、P沟道增强型MOS管PM2栅极和反相器INV1输入端；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM8栅极和N沟道增强型MOS管NM1漏极，漏极连接N沟道增强型MOS管NM1源极和电流源IDC1的一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM11的栅极；所述电流源IDC1一端连接N沟道增强型MOS管NM1源极和P沟道增强型MOS管PM10的漏极，另一端接地。其中N沟道增强型MOS管NM1和P沟道增强型MOS管PM10构成传输门结构电路，当OSCON端口输入高电平时，传输门打开，P沟道增强型MOS管PM1漏极与电流源IDC1导通，为电流镜电路提供偏置电流，当OSCON端口输入低电平时，传输门关闭，P沟道增强型MOS管PM1漏极与电流源IDC1不导通，电流镜电路不工作。
所述P沟道增强型MOS管PM11源极连接P沟道增强型MOS管PM3漏极和P沟道增强型MOS管PM12源极，漏极连接N沟道增强型MOS管NM2漏极栅极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极，栅极连接VREF输入端口；所述P沟道增强型MOS管PM12源极连接P沟道增强型MOS管PM11源极和P沟道增强型MOS管PM3漏极，漏极连接N沟道增强型MOS管NM4、NM5漏极和N沟道增强型MOS管NM6栅极，栅极连接P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12-NM13漏极和电容C1一端；所述N沟道增强型MOS管NM2源极接地，漏极栅极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM2漏极栅极和N沟道增强型MOS管PM11漏极，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM5、NM7、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM4源极接地，漏极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM5漏极和N沟道增强型MOS管NM6栅极，栅极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM2漏极栅极和N沟道增强型MOS管NM3漏极；所述N沟道增强型MOS管NM5源极接地，漏极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM4漏极和N沟道增强型MOS管NM6栅极，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM7、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM6源极接地，漏极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM7漏极和反相器INV3输入端，栅极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM4、NM5漏极；所述N沟道增强型MOS管NM7源极接地，漏极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM6漏极和反相器INV3输入端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM8源极接地，漏极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM9漏极、N沟道增强型MOS管NM10栅极和电容C2一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM11、NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8漏极、N沟道增强型MOS管NM10栅极和电容C2的一端，栅极连接或非门NOR1输出端、或非门NOR2的一输入端、反相器INV5输入端和反相器INV6输入端；所述N沟道增强型MOS管NM10源极接地，漏极连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM11漏极和反相器INV2输入端，栅极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8-NM9漏极和电容C2的一端；所述N沟道增强型MOS管NM11源极接地，漏极连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM10漏极和反相器INV2输入端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM8、NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM13漏极和电容C1一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11的栅极；所述N沟道增强型MOS管NM13源极接地，漏极连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12漏极和电容C1一端，栅极连接反相器INV6输出端。所述电容C1一端连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12漏极和N沟道增强型MOS管NM13漏极，另一端接地；所述电容C2一端连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8、NM9漏极和N沟道增强型MOS管NM10栅极，另一端接地。其中P沟道增强型MOS管PM11、PM12、N沟道增强型MOS管NM2、NM4、NM6与上述P沟道增强型MOS管PM1、PM3、PM4构成二级比较器电路，主要将VREF输入端电压和P沟道增强型MOS管PM12栅极电压作比较，并将比较结果通过P沟道增强型MOS管PM4漏极输出。所述N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12主要做开关管使用，当OSCON输入端输入低电平，通过反相器INV1后变成高电平，可以将开关管N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12打开，关断电路。其中电容C1主要作用为PM12栅极输入端口提供稳压作用，电容C2作为充放电电容给N沟道增强型MOS管NM10的栅极提供电压使用。
所述反相器INV1输入端连接OSCON输入端口和P沟道增强型MOS管PM2栅极，输出端连接N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12栅极；所述反相器INV2输入端连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM10和NM11漏极，输出端连接或非门NOR2的另一输入端；所述反相器INV3输入端连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM6和NM7漏极，输出端连接反相器INV4输入端；所述反相器INV4输入端连接反相器INV3的输出端，输出端连接或非门NOR1的一输入端；所述反相器INV5输入端连接或非门NOR1的输出端、NOR2的一输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极，输出端连接CLK输出端口；所述反相器INV6输入端连接或非门NOR1的输出端、NOR2的一输入端、反相器INV5的输入端和N沟道增强型MOS管NM9栅极，输出端连接N沟道增强型MOS管NM13栅极；所述或非门NOR1的一输入端连接反相器INV4的输出端，另一输入端连接或非门NOR2的输出端，输出端连接或非门NOR2的一输入端、反相器INV5的输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极；所述或非门NOR2的一输入端连接或非门NOR1的输出端、反相器INV5的输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极，另一输入端连接反相器INV2的输出端，输出端连接或非门NOR1的另一输出端。反相器INV1主要将OSCON输入端信号反相后传输到开关管N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12栅极。反相器INV2-INV6，或非门NOR1-NOR2共同构成振荡器电路逻辑信号处理电路，将运放电路产生的模拟信号转化成数字信号。
一种用于开关电源的低压振荡器电路的实现方法为：
当VCC输入端电源供电，OSCON输入端提供高电平，电路中开关管P沟道增强型MOS管PM2和N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12全都关断，N沟道增强型MOS管NM1和P沟道增强型MOS管PM10传输门打开，电流源IDC1提供电流，VREF输入端提供稳定的供电电压VREF时，P沟道增强型MOS管PM8支路镜像P沟道增强型MOS管PM1支路构成的恒定电流源为电容C1进行充电，当电容C1的上极板电压低于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端将低电平传递到反相器INV3的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV4传递的模拟信号进行边沿出发后或非门NOR1输出端输出高电平的逻辑信号，此时N沟道增强型MOS管NM9开关管打开，电容C2上极板接地；当电容C1上极板电压高于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端将高电平传递到反相器INV3的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV4传递的模拟信号进行边沿出发后或非门NOR1输出端输出低电平的逻辑信号，此时NOR1输出端输出低电平的逻辑信号通过反相器INV6传递高电平到N沟道增强型MOS管NM9开关管栅极，开关管NM9打开，电容C1停止充电，开始放电；同时N沟道增强型MOS管NM9开关管关闭，电容C2上极板开始充电，当电容C2的上极板充电电压大于N沟道增强型MOS管NM10的阈值电压时，N沟道增强型MOS管NM10打开，反相器INV2输入端变为低电平；当电容C1上极板电压放电低于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端电平翻转为高电平传递到反相器INV3的输入端。然后一直重复上面的电容C1、C2的充放电动作，通过或非门NOR1和NOR2构成的锁存器构成上升沿触发信号，再通过反相器INV5反相处理后生成CLK振荡信号输出。
综上，本发明提出了一种用于开关电源的低压振荡器电路，可以有效地产生频率稳定精度高的振荡波形，而且电路自身的静态电流和功耗更小。和以往RC和环形振荡器相比较，这种电路设计方法更简单有效，适用于大多数目前的低电压低功耗的芯片设计要求，有利于芯片的设计成本降低。
Claims (2)
1.一种用于开关电源的低压振荡器电路，包括P沟道增强型MOS管PM1-PM8、PM10-PM12，N沟道增强型MOS管NM1-NM13，电容C1，反相器INV1-INV6，或非门NOR1-NOR2，电流源IDC1，以及VCC输入端口、OSCON逻辑输入端口、VREF输入端口和CLK输出端口，其特征在于：
所述P沟道增强型MOS管PM1源极连接VCC输入端口，漏极栅极连接P沟道增强型MOS管PM2的漏极、P沟道增强型MOS管PM3-PM8的栅极、P沟道增强型MOS管PM10源极和N沟道增强型MOS管NM1漏极；所述P沟道增强型MOS管PM2源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM3-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极，栅极连接OSCON输入端口、N沟道增强型MOS管NM1栅极和反相器INV1输入端；所述P沟道增强型MOS管PM3源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM11源极和P沟道增强型MOS管PM12源极，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM4-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM4源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM6-NM7漏极和反相器INV3输入端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM5-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM5源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM8-NM9漏极、N沟道增强型MOS管NM10栅极和电容C2一端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM4栅极、P沟道增强型MOS管PM6-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM6源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM10-NM11漏极、反相器INV2输入端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM5栅极、P沟道增强型MOS管PM7-PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM7源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM8源极，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM6栅极、P沟道增强型MOS管PM8栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；所述P沟道增强型MOS管PM8源极连接P沟道增强型MOS管PM7漏极，漏极连接P沟道增强型MOS管PM12栅极、N沟道增强型MOS管NM12-NM13漏极和电容C1的一端，栅极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM7栅极、N沟道增强型MOS管NM1漏极和P沟道增强型MOS管PM10源极；其中P沟道增强型MOS管PM1、P沟道增强型MOS管PM3-PM8构成电流镜电路，主要用来镜像电流源IDC1产生的偏置电流；P沟道增强型MOS管PM2在电路中做开关管使用；
所述N沟道增强型MOS管NM1源极连接P沟道增强型MOS管PM10漏极和电流源IDC1的一端，漏极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM8栅极和P沟道增强型MOS管PM10源极，栅极连接OSCON输入端口、P沟道增强型MOS管PM2栅极和反相器INV1输入端；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM1漏极栅极、P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM3-PM8栅极和N沟道增强型MOS管NM1漏极，漏极连接N沟道增强型MOS管NM1源极和电流源IDC1的一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM11的栅极；所述电流源IDC1一端连接N沟道增强型MOS管NM1源极和P沟道增强型MOS管PM10的漏极，另一端接地；其中N沟道增强型MOS管NM1和P沟道增强型MOS管PM10构成传输门结构电路，当OSCON端口输入高电平时，传输门打开，P沟道增强型MOS管PM1漏极与电流源IDC1导通，为电流镜电路提供偏置电流，当OSCON端口输入低电平时，传输门关闭，P沟道增强型MOS管PM1漏极与电流源IDC1不导通，电流镜电路不工作；
所述P沟道增强型MOS管PM11源极连接P沟道增强型MOS管PM3漏极和P沟道增强型MOS管PM12源极，漏极连接N沟道增强型MOS管NM2漏极栅极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极，栅极连接VREF输入端口；所述P沟道增强型MOS管PM12源极连接P沟道增强型MOS管PM11源极和P沟道增强型MOS管PM3漏极，漏极连接N沟道增强型MOS管NM4、NM5漏极和N沟道增强型MOS管NM6栅极，栅极连接P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12-NM13漏极和电容C1一端；所述N沟道增强型MOS管NM2源极接地，漏极栅极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM2漏极栅极和N沟道增强型MOS管PM11漏极，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM5、NM7、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM4源极接地，漏极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM5漏极和N沟道增强型MOS管NM6栅极，栅极连接P沟道增强型MOS管PM11漏极、N沟道增强型MOS管NM2漏极栅极和N沟道增强型MOS管NM3漏极；所述N沟道增强型MOS管NM5源极接地，漏极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM4漏极和N沟道增强型MOS管NM6栅极，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM7、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM6源极接地，漏极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM7漏极和反相器INV3输入端，栅极连接P沟道增强型MOS管PM12漏极、N沟道增强型MOS管NM4、NM5漏极；所述N沟道增强型MOS管NM7源极接地，漏极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM6漏极和反相器INV3输入端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM8、NM11、NM12的栅极；所述N沟道增强型MOS管NM8源极接地，漏极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM9漏极、N沟道增强型MOS管NM10栅极和电容C2一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM11、NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8漏极、N沟道增强型MOS管NM10栅极和电容C2的一端，栅极连接或非门NOR1输出端、NOR2一输入端、反相器INV5输入端和反相器INV6输入端；所述N沟道增强型MOS管NM10源极接地，漏极连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM11漏极和反相器INV2输入端，栅极连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8-NM9漏极和电容C2的一端；所述N沟道增强型MOS管NM11源极接地，漏极连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM10漏极和反相器INV2输入端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM8、NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM13漏极和电容C1一端，栅极连接反相器INV1的输出端、N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11的栅极；所述N沟道增强型MOS管NM13源极接地，漏极连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12漏极和电容C1一端，栅极连接反相器INV6输出端；所述电容C1一端连接P沟道增强型MOS管PM12栅极、P沟道增强型MOS管PM8漏极、N沟道增强型MOS管NM12漏极和N沟道增强型MOS管NM13漏极，另一端接地；所述电容C2一端连接P沟道增强型MOS管PM5漏极、N沟道增强型MOS管NM8、NM9漏极和N沟道增强型MOS管NM10栅极，另一端接地；其中P沟道增强型MOS管PM11、PM12、N沟道增强型MOS管NM2、NM4、NM6与上述P沟道增强型MOS管PM1、PM3、PM4构成二级比较器电路，主要将VREF输入端电压和P沟道增强型MOS管PM12栅极电压作比较，并将比较结果通过P沟道增强型MOS管PM4漏极输出；所述N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12主要做开关管使用，当OSCON输入端输入低电平，通过反相器INV1后变成高电平，可以将开关管N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12打开，关断电路；其中电容C1主要作用为PM12栅极输入端口提供稳压作用，电容C2作为充放电电容给N沟道增强型MOS管NM10的栅极提供电压使用；
所述反相器INV1输入端连接OSCON输入端口和P沟道增强型MOS管PM2栅极，输出端连接N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12栅极；所述反相器INV2输入端连接P沟道增强型MOS管PM6漏极、N沟道增强型MOS管NM10和NM11漏极，输出端连接或非门NOR2的另一输入端；所述反相器INV3输入端连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM6和NM7漏极，输出端连接反相器INV4输入端；所述反相器INV4输入端连接反相器INV3的输出端，输出端连接或非门NOR1的一输入端；所述反相器INV5输入端连接或非门NOR1的输出端、NOR2的一输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极，输出端连接CLK输出端口；所述反相器INV6输入端连接或非门NOR1的输出端、NOR2的一输入端、反相器INV5的输入端和N沟道增强型MOS管NM9栅极，输出端连接N沟道增强型MOS管NM13栅极；所述或非门NOR1的一输入端连接反相器INV4的输出端，另一输入端连接或非门NOR2的输出端，输出端连接或非门NOR2的一输入端、反相器INV5的输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极；所述或非门NOR2的一输入端连接或非门NOR1的输出端、反相器INV5的输入端、反相器INV6的输入端和N沟道增强型MOS管NM9栅极，另一输入端连接反相器INV2的输出端，输出端连接或非门NOR1的另一输出端；反相器INV1主要将OSCON输入端信号反相后传输到开关管N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12栅极；反相器INV2-INV6，或非门NOR1-NOR2共同构成振荡器电路逻辑信号处理电路，将运放电路产生的模拟信号转化成数字信号。
2.一种利用权利要求1所述用于开关电源的低压振荡器电路的实现方法，其特征在于包括下述步骤：
当VCC输入端电源供电，OSCON输入端提供高电平，电路中开关管P沟道增强型MOS管PM2和N沟道增强型MOS管NM3、NM5、NM7、NM8、NM11、NM12全都关断，N沟道增强型MOS管NM1和P沟道增强型MOS管PM10传输门打开，电流源IDC1提供电流，VREF输入端提供稳定的供电电压VREF时，P沟道增强型MOS管PM8支路镜像P沟道增强型MOS管PM1支路构成的恒定电流源为电容C1进行充电，当电容C1的上极板电压低于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端将低电平传递到反相器INV3的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV4传递的模拟信号进行边沿出发后或非门NOR1输出端输出高电平的逻辑信号，此时N沟道增强型MOS管NM9开关管打开，电容C2上极板接地；当电容C1上极板电压高于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端将高电平传递到反相器INV3的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV4传递的模拟信号进行边沿出发后或非门NOR1输出端输出低电平的逻辑信号，此时NOR1输出端输出低电平的逻辑信号通过反相器INV6传递高电平到N沟道增强型MOS管NM9开关管栅极，开关管NM9打开，电容C1停止充电，开始放电；同时N沟道增强型MOS管NM9开关管关闭，电容C2上极板开始充电，当电容C2的上极板充电电压大于N沟道增强型MOS管NM10的阈值电压时，N沟道增强型MOS管NM10打开，反相器INV2输入端变为低电平；当电容C1上极板电压放电低于VREF电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM2、NM4、NM6构成的比较器电路的输出端电平翻转为高电平传递到反相器INV3的输入端；然后一直重复上面的电容C1、C2的充放电动作，通过或非门NOR1和NOR2构成的锁存器构成上升沿触发信号，再通过反相器INV5反相处理后生成CLK振荡信号输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010417834.8A CN111565027B (zh) | 2020-05-18 | 2020-05-18 | 一种用于开关电源的低压振荡器电路及实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010417834.8A CN111565027B (zh) | 2020-05-18 | 2020-05-18 | 一种用于开关电源的低压振荡器电路及实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111565027A true CN111565027A (zh) | 2020-08-21 |
| CN111565027B CN111565027B (zh) | 2024-05-24 |
Family
ID=72072180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010417834.8A Active CN111565027B (zh) | 2020-05-18 | 2020-05-18 | 一种用于开关电源的低压振荡器电路及实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111565027B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112688541A (zh) * | 2020-12-23 | 2021-04-20 | 西安拓尔微电子有限责任公司 | 一种high side高压NMOS控制方法及驱动电路 |
| CN112859995A (zh) * | 2021-01-12 | 2021-05-28 | 西安拓尔微电子有限责任公司 | 一种电压基准电路及调节方法 |
| CN113839664A (zh) * | 2021-09-29 | 2021-12-24 | 中国电子科技集团公司第五十八研究所 | 一种有效抑制开关漏电的低功耗触发器 |
| CN114257084A (zh) * | 2021-12-24 | 2022-03-29 | 恒烁半导体(合肥)股份有限公司 | 一种具有快启功能的电荷泵电路及其应用 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044682A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 전압제어 발진기 |
| US20050122178A1 (en) * | 2003-11-25 | 2005-06-09 | Sanyo Electric Co., Ltd. | Oscillator circuit |
| CN105743343A (zh) * | 2016-03-24 | 2016-07-06 | 西安电子科技大学昆山创新研究院 | 一种高效率dc-dc型升压转换器 |
| CN109286372A (zh) * | 2018-09-19 | 2019-01-29 | 电子科技大学 | 一种高精度的振荡器电路 |
| CN110034753A (zh) * | 2019-04-22 | 2019-07-19 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
| CN210111590U (zh) * | 2019-04-22 | 2020-02-21 | 西安拓尔微电子有限责任公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
| CN213637667U (zh) * | 2020-05-18 | 2021-07-06 | 西安拓尔微电子有限责任公司 | 一种用于开关电源的低压振荡器电路 |
-
2020
- 2020-05-18 CN CN202010417834.8A patent/CN111565027B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044682A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 전압제어 발진기 |
| US20050122178A1 (en) * | 2003-11-25 | 2005-06-09 | Sanyo Electric Co., Ltd. | Oscillator circuit |
| CN105743343A (zh) * | 2016-03-24 | 2016-07-06 | 西安电子科技大学昆山创新研究院 | 一种高效率dc-dc型升压转换器 |
| CN109286372A (zh) * | 2018-09-19 | 2019-01-29 | 电子科技大学 | 一种高精度的振荡器电路 |
| CN110034753A (zh) * | 2019-04-22 | 2019-07-19 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
| CN210111590U (zh) * | 2019-04-22 | 2020-02-21 | 西安拓尔微电子有限责任公司 | 一种基于电压控制的应用于ea电路的uvlo保护电路 |
| CN213637667U (zh) * | 2020-05-18 | 2021-07-06 | 西安拓尔微电子有限责任公司 | 一种用于开关电源的低压振荡器电路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112688541A (zh) * | 2020-12-23 | 2021-04-20 | 西安拓尔微电子有限责任公司 | 一种high side高压NMOS控制方法及驱动电路 |
| CN112688541B (zh) * | 2020-12-23 | 2024-05-10 | 拓尔微电子股份有限公司 | 一种high side高压NMOS控制方法及驱动电路 |
| CN112859995A (zh) * | 2021-01-12 | 2021-05-28 | 西安拓尔微电子有限责任公司 | 一种电压基准电路及调节方法 |
| CN112859995B (zh) * | 2021-01-12 | 2024-05-24 | 拓尔微电子股份有限公司 | 一种电压基准电路及调节方法 |
| CN113839664A (zh) * | 2021-09-29 | 2021-12-24 | 中国电子科技集团公司第五十八研究所 | 一种有效抑制开关漏电的低功耗触发器 |
| CN113839664B (zh) * | 2021-09-29 | 2023-08-01 | 中国电子科技集团公司第五十八研究所 | 一种有效抑制开关漏电的低功耗触发器 |
| CN114257084A (zh) * | 2021-12-24 | 2022-03-29 | 恒烁半导体(合肥)股份有限公司 | 一种具有快启功能的电荷泵电路及其应用 |
| CN114257084B (zh) * | 2021-12-24 | 2023-07-18 | 恒烁半导体(合肥)股份有限公司 | 一种具有快启功能的电荷泵电路及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111565027B (zh) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111565027B (zh) | 一种用于开关电源的低压振荡器电路及实现方法 | |
| US20100176892A1 (en) | Ultra Low Power Oscillator | |
| CN112311383A (zh) | 实现电源监控高效低功耗的电路及工作方法 | |
| CN109379061B (zh) | 带置位功能的tspc触发器 | |
| CN213585745U (zh) | 实现电源监控高效低功耗的电路 | |
| CN213637667U (zh) | 一种用于开关电源的低压振荡器电路 | |
| CN113783563B (zh) | 一种负电压低漏电流开关电路 | |
| CN109525222B (zh) | 一种单相时钟双边沿d触发器 | |
| CN211908747U (zh) | 一种cmos双稳态振荡器 | |
| CN104205650A (zh) | 基于反相器和开关电容器的静噪检测器装置和方法 | |
| CN110739942B (zh) | 一种上电复位电路 | |
| CN111245370B (zh) | 一种cmos双稳态振荡器及其实现方法 | |
| CN217741695U (zh) | 一种无比较器的张弛振荡器电路 | |
| CN215452774U (zh) | 一种不需要外置Boost电容的high side高压NMOS驱动电路 | |
| CN110798184A (zh) | 一种延时电路单元 | |
| CN111769826B (zh) | 一种带置位复位功能的tspc触发器 | |
| CN102684647B (zh) | 采样脉冲型触发器 | |
| CN210225367U (zh) | 一种带锁存功能的反相器 | |
| WO2020233385A1 (zh) | 一种用于极低功耗电源转换器的模式控制电路 | |
| CN210090550U (zh) | 一种低压零功耗cmos上电检测电路 | |
| CN112688541B (zh) | 一种high side高压NMOS控制方法及驱动电路 | |
| CN109327205B (zh) | 一种升压时钟发生电路 | |
| Chen et al. | A dual-edged triggered explicit-pulsed level converting flip-flop with a wide operation range | |
| CN111835373A (zh) | 一种新型swp接口电路 | |
| CN217770032U (zh) | 一种应用在电池管理芯片中的振荡器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: Xi'an Tuoer Microelectronics Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |