CN112859995A - 一种电压基准电路及调节方法 - Google Patents
一种电压基准电路及调节方法 Download PDFInfo
- Publication number
- CN112859995A CN112859995A CN202110036502.XA CN202110036502A CN112859995A CN 112859995 A CN112859995 A CN 112859995A CN 202110036502 A CN202110036502 A CN 202110036502A CN 112859995 A CN112859995 A CN 112859995A
- Authority
- CN
- China
- Prior art keywords
- type mos
- mos tube
- channel
- enhancement type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000009966 trimming Methods 0.000 claims abstract 2
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000007547 defect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种电压基准电路及调节方法，当VDD上电以后，电流先流过串联的两个N沟道耗尽型MOS管所在的支路，此时串联的四个N沟道增强型MOS管上的栅极电压同时建立，支路开始流过电流，调整参数使温度特性相互抵消，从而产生具有零温度系数的基准电压，设置和N沟道增强型MOS管并联的多个FUSE修调位对电压基准进行修调，烧断FUSE时减小所在支路的电流，从而使偏高的基准电压降低为所设计的值。本发明电路结构简单，不需要运算放大器，所以无需专门进行补偿设计，可根据实际电路测试结果对基准电压进行修调，电路功耗很低，静态电流量级为几百nA，适应低功耗的应用需求。
Description
技术领域
本发明涉及电路技术领域，尤其是一种电压基准电路。
背景技术
随着社会生产力的不断发展，各种电子设备控制芯片里的模拟电路所需要的电压基准电路也是形态各异，但这些基准电路产生模块由于沿用了传统的电压基准产生结构，而这种结构的缺点是功耗大，所以造成整个芯片的功耗比较大，在某些需要低功耗的场合下，比如干电池供电，这种传统的结构问题就比较突出了。而且这种基准电路结构复杂，需要运算放大器来保证基准的准确性，为了环路的稳定性，还需要进行一定的补偿，增加了设计的复杂性。
发明内容
为了克服现有技术的不足，本发明提供一种电压基准电路及调节方法。本发明在沿用了设计基准电路的一般性思想后，提出了一种结构简单，静态功耗很低的电压基准产生电路，相比于传统的基准电路，在要求低功耗的场合下有很大的优势。
本发明解决其技术问题所采用的技术方案是：
一种电压基准电路，如图1所示，包括P沟道增强型MOS管PM1，N沟道耗尽型MOS管NM1-NM4，N沟道增强型MOS管NM5-NM11，电容C1-C2，电阻R1-R4， VDD输入端口、EN_OK_N输入端口和GND端口；
所述VDD端口连接外部供电电源，所述EN_OK_N端口连接外部逻辑使能信号， GND端口连接地电位。
所述电阻R1的一端与VDD端口连接，另一端与P沟道增强型MOS管PM1的源极端连接，主要作用为限流。
所述电阻R2的一端与N沟道耗尽型MOS管NM4的源极端相连，另一端与电阻 R3的一端、N沟道增强型MOS管NM6、NM8、NM10、NM11的栅极连接，主要作用为降压。
所述电阻R3、R4串联，R3的一端与R2、N沟道增强型MOS管NM6、NM8、 NM10、NM11的栅极相连，R3的另一端与R4的一端相连，R4的另一端与GND端口连接，主要作用为作为分压器将产生的基准电压再生成不同数值的基准电压供其他电路模块使用。
所述电容C1的下极板与地连接，上极板与N沟道耗尽型MOS管NM1的栅极和源极、N沟道耗尽型MOS管NM2的栅极、N沟道耗尽型MOS管NM3的漏极连接；所述电容C2的下极板与地连接，上极板与N沟道耗尽型MOS管NM4的栅极、N沟道增强型MOS管NM6的漏极、N沟道耗尽型MOS管NM3的源极、FUSE1的一端连接，所述电容C1、C2的主要作用为滤波。
所述P沟道增强型MOS管PM1的源极与R1的另一端相连，栅极与EN_OK_N 逻辑端口相连，漏极与N沟道耗尽型MOS管NM1的漏极、N沟道耗尽型MOS管 NM2的漏极连接，主要作用为基准电路的选通开关。
所述N沟道耗尽型MOS管NM1的栅极、源极与电容C1的上极板、N沟道耗尽型MOS管NM2的栅极、N沟道耗尽型MOS管NM3的漏极连接，漏极与P沟道增强型MOS管PM1的漏极连接；所述N沟道耗尽型MOS管NM2的源极与N沟道耗尽型MOS管NM4的漏极连接，栅极与N沟道耗尽型MOS管NM1的栅极和源极、N 沟道耗尽型MOS管NM3的漏极连接，漏极与P沟道增强型MOS管PM1的漏极连接；所述N沟道耗尽型MOS管NM3的栅极、源极、N沟道耗尽型MOS管NM4的栅极、 N沟道增强型MOS管NM6的漏极相连接；所述N沟道耗尽型MOS管NM4的源极与电阻R2的一端连接；所述N沟道耗尽型MOS管NM1到NM4的主要作用为产生具有正温度系数特性的电流。
FUSE1的一端与N沟道增强型MOS管NM6的漏极、N沟道耗尽型MOS管NM3 的栅极和源极、N沟道增强型MOS管NM4的栅极、电容C2的上极板连接，另一端与N沟道增强型MOS管NM5的漏极连接；所述FUSE2的一端与N沟道增强型MOS 管NM6的源极、N沟道增强型MOS管NM5的源极、N沟道增强型MOS管NM8的漏极连接，另一端与N沟道增强型MOS管NM7的漏极连接；所述FUSE3一端与N 沟道增强型MOS管NM7的源极、N沟道增强型MOS管NM8的源极、N沟道增强型MOS管NM10的漏极连接，另一端与N沟道增强型MOS管NM9的漏极连接；所述 N沟道增强型MOS管NM5到NM10的主要作用为修调电压基准与设计值的误差。
所述N沟道增强型MOS管NM5的漏极与FUSE1的一端连接，栅极与N沟道增强型MOS管NM6的栅极、电阻R2和R3的下端连接，源极与N沟道增强型MOS 管NM6的源极连接；所述N沟道增强型MOS管NM6的漏极与N沟道耗尽型MOS 管NM4的栅极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS管NM5 的源极连接；所述N沟道增强型MOS管NM7的漏极与FUSE2的一端连接，栅极N 沟道增强型MOS管NM8的栅极、电阻R2和R3的一端连接，源极与N沟道增强型MOS管NM10的漏极连接；所述N沟道增强型MOS管NM8的漏极与N沟道耗尽型 MOS管NM6的源极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS 管NM10的漏极连接；所述N沟道增强型MOS管NM9的漏极与FUSE3连接，栅极 N沟道增强型MOS管NM10的栅极、电阻R2和R3的一端连接，源极与N沟道增强型MOS管NM11的漏极连接；所述N沟道增强型MOS管NM10的漏极与N沟道耗尽型MOS管NM8的源极连接，栅极与电阻R2的一端连接，源极与N沟道增强型 MOS管NM11的漏极连接；所述N沟道增强型MOS管NM11的漏极与N沟道增强型MOS管NM10的源极连接，栅极与电阻R2和R3的一端连接，源极与地电位连接；所述N沟道增强型MOS管NM5到NM11的主要作用为产生负温度系数的栅源电压。
本发明还提供涉及一种电压基准电路的调节方法，具体步骤为：
当VDD上电以后，电流先流过NM2和NM4所在的支路，此时NM6、NM8、 NM10、NM11上的栅极电压同时建立，MOS管所在的支路开始流过电流，此电流由于流过耗尽管NM1和NM3，具有正温度系数特性，此电流同时也是增强型MOS管 NM6、NM8、NM10、NM11的沟道电流，MOS管NM6、NM8、NM10、NM11的的栅极互连，所形成的栅源电压本身具有负温度系数特性，根据设计基准电路的一般性原则，调整两个参数，使其匹配足够好，其温度特性相互抵消，从而产生具有零温度系数的基准电压，制造出的基准电路随工艺条件有偏差，根据实际电路测试结果，设置FUSE1、FUSE2、FUSE3修调位对电压基准进行修调，烧断FUSE时会减小NM11 所在支路的电流，从而使偏高的基准电压降低为所设计的值。
本发明的有益效果在于：
1、电路结构简单，不需要运算放大器，所以无需专门进行补偿设计。可根据实际电路测试结果对基准电压进行修调。
2、该基准产生电路功耗很低，静态电流量级为几百nA，适应低功耗的应用需求。
附图说明
图1是本发明的一种电压基准电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
以下结合附图1对本发明进行进一步详细说明。如图1所示，一种简单实用且低功耗的电压基准电路，包括P沟道增强型MOS管PM1，N沟道耗尽型MOS管 NM1-NM4，N沟道增强型MOS管NM5-NM11，电容C1-C2，电阻R1-R4，VDD输入端口、EN_OK_N输入端口和GND端口。所述VDD端口连接外部供电电源，所述 EN_OK_N端口连接外部逻辑使能信号，GND端口连接地电位。
所述VDD端口连接外部供电电源，所述EN_OK_N端口连接外部逻辑使能信号， GND端口连接地电位。
所述电阻R1的一端与VDD端口连接，另一端与P沟道增强型MOS管PM1的源极端连接，主要作用为限流。
所述电阻R2的一端与N沟道耗尽型MOS管NM4的源极端相连，另一端与电阻 R3的一端、N沟道增强型MOS管NM6、NM8、NM10、NM11的栅极连接，主要作用为降压。
所述电阻R3、R4串联，R3的一端与R2、N沟道增强型MOS管NM6、NM8、 NM10、NM11的栅极相连，R3的另一端与R4的一端相连，R4的另一端与GND端口连接，主要作用为作为分压器将产生的基准电压再生成不同数值的基准电压供其他电路模块使用。
所述电容C1的下极板与地连接，上极板与N沟道耗尽型MOS管NM1的栅极和源极、N沟道耗尽型MOS管NM2的栅极、N沟道耗尽型MOS管NM3的漏极连接；所述电容C2的下极板与地连接，上极板与N沟道耗尽型MOS管NM4的栅极、N沟道增强型MOS管NM6的漏极、N沟道耗尽型MOS管NM3的源极、FUSE1的一端连接，所述电容C1、C2的主要作用为滤波。
所述P沟道增强型MOS管PM1的源极与R1的另一端相连，栅极与EN_OK_N 逻辑端口相连，漏极与N沟道耗尽型MOS管NM1的漏极、N沟道耗尽型MOS管 NM2的漏极连接，主要作用为基准电路的选通开关。
所述N沟道耗尽型MOS管NM1的栅极、源极与电容C1的上极板、N沟道耗尽型MOS管NM2的栅极、N沟道耗尽型MOS管NM3的漏极连接，漏极与P沟道增强型MOS管PM1的漏极连接；所述N沟道耗尽型MOS管NM2的源极与N沟道耗尽型MOS管NM4的漏极连接，栅极与N沟道耗尽型MOS管NM1的栅极和源极、N 沟道耗尽型MOS管NM3的漏极连接，漏极与P沟道增强型MOS管PM1的漏极连接；所述N沟道耗尽型MOS管NM3的栅极、源极、N沟道耗尽型MOS管NM4的栅极、 N沟道增强型MOS管NM6的漏极相连接；所述N沟道耗尽型MOS管NM4的源极与电阻R2的一端连接；所述N沟道耗尽型MOS管NM1到NM4的主要作用为产生具有正温度系数特性的电流。
所述FUSE1的一端与N沟道增强型MOS管NM6的漏极、N沟道耗尽型MOS 管NM3的栅极和源极、N沟道增强型MOS管NM4的栅极、电容C2的上极板连接，另一端与N沟道增强型MOS管NM5的漏极连接；所述FUSE2的一端与N沟道增强型MOS管NM6的源极、N沟道增强型MOS管NM5的源极、N沟道增强型MOS管 NM8的漏极连接，另一端与N沟道增强型MOS管NM7的漏极连接；所述FUSE3一端与N沟道增强型MOS管NM7的源极、N沟道增强型MOS管NM8的源极、N沟道增强型MOS管NM10的漏极连接，另一端与N沟道增强型MOS管NM9的漏极连接；所述N沟道增强型MOS管NM5到NM10的主要作用为修调电压基准与设计值的误差。
所述N沟道增强型MOS管NM5的漏极与FUSE1的一端连接，栅极与N沟道增强型MOS管NM6的栅极、电阻R2和R3的下端连接，源极与N沟道增强型MOS 管NM6的源极连接；所述N沟道增强型MOS管NM6的漏极与N沟道耗尽型MOS 管NM4的栅极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS管NM5 的源极连接；所述N沟道增强型MOS管NM7的漏极与FUSE2的一端连接，栅极N 沟道增强型MOS管NM8的栅极、电阻R2和R3的一端连接，源极与N沟道增强型MOS管NM10的漏极连接；所述N沟道增强型MOS管NM8的漏极与N沟道耗尽型 MOS管NM6的源极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS 管NM10的漏极连接；所述N沟道增强型MOS管NM9的漏极与FUSE3连接，栅极 N沟道增强型MOS管NM10的栅极、电阻R2和R3的一端连接，源极与N沟道增强型MOS管NM11的漏极连接；所述N沟道增强型MOS管NM10的漏极与N沟道耗尽型MOS管NM8的源极连接，栅极与电阻R2的一端连接，源极与N沟道增强型 MOS管NM11的漏极连接；所述N沟道增强型MOS管NM11的漏极与N沟道增强型MOS管NM10的源极连接，栅极与电阻R2和R3的一端连接，源极与地电位连接；所述N沟道增强型MOS管NM5到NM11的主要作用为产生负温度系数的栅源电压。
结合图1所示，整个电路的调节方法为：当VDD上电以后，电流先流过NM2和 NM4所在的支路，这时NM6、NM8、NM10、NM11上的栅极电压同时建立，MOS 管NM6、NM8、NM10、NM11所在的支路开始流过电流，此电流由于流过耗尽管NM1 和NM3，具有正温度系数特性，此电流同时也是增强型MOS管NM6、NM8、NM10、 NM11的沟道电流，MOS管NM6、NM8、NM10、NM11的栅极互连，所形成的栅源电压本身具有负温度系数特性，根据设计基准电路的一般性原则，调整这两个参数，使其匹配足够好，其温度特性相互抵消，从而产生具有零温度系数的基准电压。制造出的基准电路随工艺条件有偏差，根据实际电路测试结果，设置FUSE1、FUSE2、FUSE3 修调位对电压基准进行修调，烧断FUSE时会减小NM11所在支路的电流，从而使偏高的基准电压降低为所设计的值。
综上，本发明技术提出了一种简单实用且低功耗的电压基准电路，可以有效的产生在一定范围内不随外界温度和输入电源电压变化的电压基准。这种结构设计简单，功耗需求低，能很好的适应低功耗的应用需求。
上述解释说明仅为本发明的较佳实施例，和其中技术原理的基本阐述。工作于本技术领域的工程人员应明白，本发明中所涉及的技术范围，并不限制于以上技术的解释说明方案，同时也包括在所述本发明的技术范围内，由上述发明技术方案或等同方案进行任意组合而形成的其它发明方案，例如与本发明中公开的(但不限于)具有类似功能的技术进行替换更改而形成的技术方案。
Claims (2)
1.一种电压基准电路，包括P沟道增强型MOS管PM1，N沟道耗尽型MOS管NM1-NM4，N沟道增强型MOS管NM5-NM11，电容C1-C2，电阻R1-R4，VDD输入端口、EN_OK_N输入端口和GND端口，其特征在于：
所述VDD端口连接外部供电电源，所述EN_OK_N端口连接外部逻辑使能信号，GND端口连接地电位；
所述电阻R1的一端与VDD端口连接，另一端与P沟道增强型MOS管PM1的源极端连接；
所述电阻R2的一端与N沟道耗尽型MOS管NM4的源极端相连，另一端与电阻R3的一端、N沟道增强型MOS管NM6、NM8、NM10、NM11的栅极连接；
所述电阻R3、R4串联，R3的一端与R2、N沟道增强型MOS管NM6、NM8、NM10、NM11的栅极相连，R3的另一端与R4的一端相连，R4的另一端与GND端口连接，作为分压器将产生的基准电压再生成不同数值的基准电压供其他电路模块使用；
所述电容C1的下极板与地连接，上极板与N沟道耗尽型MOS管NM1的栅极和源极、N沟道耗尽型MOS管NM2的栅极、N沟道耗尽型MOS管NM3的漏极连接；所述电容C2的下极板与地连接，上极板与N沟道耗尽型MOS管NM4的栅极、N沟道增强型MOS管NM6的漏极、N沟道耗尽型MOS管NM3的源极、FUSE1的一端连接；
所述P沟道增强型MOS管PM1的源极与R1的另一端相连，栅极与EN_OK_N逻辑端口相连，漏极与N沟道耗尽型MOS管NM1的漏极、N沟道耗尽型MOS管NM2的漏极连接；
所述N沟道耗尽型MOS管NM1的栅极、源极与电容C1的上极板、N沟道耗尽型MOS管NM2的栅极、N沟道耗尽型MOS管NM3的漏极连接，漏极与P沟道增强型MOS管PM1的漏极连接；所述N沟道耗尽型MOS管NM2的源极与N沟道耗尽型MOS管NM4的漏极连接，栅极与N沟道耗尽型MOS管NM1的栅极和源极、N沟道耗尽型MOS管NM3的漏极连接，漏极与P沟道增强型MOS管PM1的漏极连接；所述N沟道耗尽型MOS管NM3的栅极、源极、N沟道耗尽型MOS管NM4的栅极、N沟道增强型MOS管NM6的漏极相连接；所述N沟道耗尽型MOS管NM4的源极与电阻R2的一端连接；所述N沟道耗尽型MOS管NM1到NM4产生具有正温度系数特性的电流；
所述FUSE1的一端与N沟道增强型MOS管NM6的漏极、N沟道耗尽型MOS管NM3的栅极和源极、N沟道增强型MOS管NM4的栅极、电容C2的上极板连接，另一端与N沟道增强型MOS管NM5的漏极连接；所述FUSE2的一端与N沟道增强型MOS管NM6的源极、N沟道增强型MOS管NM5的源极、N沟道增强型MOS管NM8的漏极连接，另一端与N沟道增强型MOS管NM7的漏极连接；所述FUSE3一端与N沟道增强型MOS管NM7的源极、N沟道增强型MOS管NM8的源极、N沟道增强型MOS管NM10的漏极连接，另一端与N沟道增强型MOS管NM9的漏极连接；所述N沟道增强型MOS管NM5到NM10的修调电压基准与设计值的误差；
所述N沟道增强型MOS管NM5的漏极与FUSE1的一端连接，栅极与N沟道增强型MOS管NM6的栅极、电阻R2和R3的下端连接，源极与N沟道增强型MOS管NM6的源极连接；所述N沟道增强型MOS管NM6的漏极与N沟道耗尽型MOS管NM4的栅极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS管NM5的源极连接；所述N沟道增强型MOS管NM7的漏极与FUSE2的一端连接，栅极N沟道增强型MOS管NM8的栅极、电阻R2和R3的一端连接，源极与N沟道增强型MOS管NM10的漏极连接；所述N沟道增强型MOS管NM8的漏极与N沟道耗尽型MOS管NM6的源极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS管NM10的漏极连接；所述N沟道增强型MOS管NM9的漏极与FUSE3连接，栅极N沟道增强型MOS管NM10的栅极、电阻R2和R3的一端连接，源极与N沟道增强型MOS管NM11的漏极连接；所述N沟道增强型MOS管NM10的漏极与N沟道耗尽型MOS管NM8的源极连接，栅极与电阻R2的一端连接，源极与N沟道增强型MOS管NM11的漏极连接；所述N沟道增强型MOS管NM11的漏极与N沟道增强型MOS管NM10的源极连接，栅极与电阻R2和R3的一端连接，源极与地电位连接；所述N沟道增强型MOS管NM5到NM11产生负温度系数的栅源电压。
2.一种利用权利要求1所述电压基准电路的调节方法，其特征在于包括下述步骤：
当VDD上电以后，电流先流过NM2和NM4所在的支路，此时NM6、NM8、NM10、NM11上的栅极电压同时建立，MOS管所在的支路开始流过电流，此电流由于流过耗尽管NM1和NM3，具有正温度系数特性，此电流同时也是增强型MOS管NM6、NM8、NM10、NM11的沟道电流，MOS管NM6、NM8、NM10、NM11的的栅极互连，所形成的栅源电压本身具有负温度系数特性，调整两个参数，使参数匹配，温度特性相互抵消，从而产生具有零温度系数的基准电压，设置FUSE1、FUSE2、FUSE3修调位对电压基准进行修调，烧断FUSE时，减小NM11所在支路的电流，从而使偏高的基准电压降低为所设计的值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110036502.XA CN112859995B (zh) | 2021-01-12 | 2021-01-12 | 一种电压基准电路及调节方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110036502.XA CN112859995B (zh) | 2021-01-12 | 2021-01-12 | 一种电压基准电路及调节方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112859995A true CN112859995A (zh) | 2021-05-28 |
| CN112859995B CN112859995B (zh) | 2024-05-24 |
Family
ID=76002837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110036502.XA Active CN112859995B (zh) | 2021-01-12 | 2021-01-12 | 一种电压基准电路及调节方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112859995B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112859995B (zh) * | 2021-01-12 | 2024-05-24 | 拓尔微电子股份有限公司 | 一种电压基准电路及调节方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000115987A (ja) * | 1998-10-06 | 2000-04-21 | New Japan Radio Co Ltd | 短絡保護回路 |
| US6166589A (en) * | 1998-09-02 | 2000-12-26 | Samsung Electronics, Co., Ltd. | Reference voltage generator circuit for an integrated circuit device |
| CN101923366A (zh) * | 2009-06-17 | 2010-12-22 | 中国科学院微电子研究所 | 带熔丝校准的cmos带隙基准电压源 |
| CN101963819A (zh) * | 2009-07-24 | 2011-02-02 | 精工电子有限公司 | 基准电压电路和电子设备 |
| CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
| CN204965243U (zh) * | 2015-09-16 | 2016-01-13 | 西安拓尔微电子有限责任公司 | 一种低压差线性稳压器 |
| CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维－Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
| CN108121390A (zh) * | 2016-11-30 | 2018-06-05 | 无锡华润矽科微电子有限公司 | 修调带隙基准的电路及方法 |
| CN108469870A (zh) * | 2018-05-30 | 2018-08-31 | 丹阳恒芯电子有限公司 | 一种应用于物联网中的基准电路 |
| CN110061705A (zh) * | 2019-04-22 | 2019-07-26 | 西安拓尔微电子有限责任公司 | 一种带温度补偿的内置Regulator电路及其实现方法 |
| CN111562806A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
| CN111565027A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | 一种用于开关电源的低压振荡器电路及实现方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112859995B (zh) * | 2021-01-12 | 2024-05-24 | 拓尔微电子股份有限公司 | 一种电压基准电路及调节方法 |
-
2021
- 2021-01-12 CN CN202110036502.XA patent/CN112859995B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166589A (en) * | 1998-09-02 | 2000-12-26 | Samsung Electronics, Co., Ltd. | Reference voltage generator circuit for an integrated circuit device |
| JP2000115987A (ja) * | 1998-10-06 | 2000-04-21 | New Japan Radio Co Ltd | 短絡保護回路 |
| CN101923366A (zh) * | 2009-06-17 | 2010-12-22 | 中国科学院微电子研究所 | 带熔丝校准的cmos带隙基准电压源 |
| CN101963819A (zh) * | 2009-07-24 | 2011-02-02 | 精工电子有限公司 | 基准电压电路和电子设备 |
| CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
| CN204965243U (zh) * | 2015-09-16 | 2016-01-13 | 西安拓尔微电子有限责任公司 | 一种低压差线性稳压器 |
| CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维－Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
| CN108121390A (zh) * | 2016-11-30 | 2018-06-05 | 无锡华润矽科微电子有限公司 | 修调带隙基准的电路及方法 |
| CN108469870A (zh) * | 2018-05-30 | 2018-08-31 | 丹阳恒芯电子有限公司 | 一种应用于物联网中的基准电路 |
| CN110061705A (zh) * | 2019-04-22 | 2019-07-26 | 西安拓尔微电子有限责任公司 | 一种带温度补偿的内置Regulator电路及其实现方法 |
| CN111562806A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | Cmos工艺上实现低温度系数电压及电流的参考源电路 |
| CN111565027A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | 一种用于开关电源的低压振荡器电路及实现方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112859995B (zh) * | 2021-01-12 | 2024-05-24 | 拓尔微电子股份有限公司 | 一种电压基准电路及调节方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112859995B (zh) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105320205B (zh) | 一种具有低失调电压高psrr的带隙基准源 | |
| KR100940151B1 (ko) | 밴드갭 기준전압 발생회로 | |
| US8786324B1 (en) | Mixed voltage driving circuit | |
| CN103389766B (zh) | 一种亚阈值非带隙基准电压源 | |
| CN103792977A (zh) | 具有改进唤醒时间的稳压器 | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN103941792A (zh) | 带隙电压基准电路 | |
| CN112859995A (zh) | 一种电压基准电路及调节方法 | |
| CN113672024A (zh) | 一种应用于低功耗ldo的漏电流补偿电路及方法 | |
| CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
| CN111193506B (zh) | 一种带电压隔离的低功耗pmos管衬底切换电路 | |
| CN215219541U (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
| CN117155296B (zh) | 一种电流环路误差放大电路及驱动芯片 | |
| CN110162132A (zh) | 一种带隙基准电压电路 | |
| CN214122811U (zh) | 一种简单实用低功耗的电压基准电路 | |
| CN104079300A (zh) | 数模混合电路基准源的电源切换模块 | |
| CN108829174B (zh) | 线性稳压器电路 | |
| CN108390550A (zh) | 一种控制导通时间的调整电路 | |
| CN116054797A (zh) | 一种带电压回差的低功耗复位电路 | |
| CN113126685B (zh) | 一种噪声滤波电路及低压差线性稳压器 | |
| CN107959476A (zh) | 低功耗电流饥饿型振荡器电路 | |
| CN212379778U (zh) | Cmos工艺上实现低温度系数电压及电流的参考源电路 | |
| CN107678479A (zh) | 一种新型带隙基准源电路 | |
| CN106292817B (zh) | 快速提升输出电流的电压缓冲电路及系统 | |
| CN102156502B (zh) | 一种用于模拟集成电路不同电压域的无静态功耗电路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: Xi'an Tuoer Microelectronics Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant |