CN110162132A

CN110162132A - 一种带隙基准电压电路

Info

Publication number: CN110162132A
Application number: CN201910561048.2A
Authority: CN
Inventors: 魏汝新
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Changcun Chuangxin (Shanghai) Integrated Circuit Co.,Ltd.
Priority date: 2019-06-26
Filing date: 2019-06-26
Publication date: 2019-08-23
Anticipated expiration: 2039-06-26
Also published as: CN110162132B

Abstract

本申请实施例公开了一种带隙基准电压电路，包括：驱动电流模块和基准产生模块；驱动电流模块，用于为基准产生模块提供驱动电流；基准产生模块，用于基于驱动电流，输出零温度系数的带隙基准电压；驱动电流模块包括：主控开关管、正反馈支路和负反馈支路；正反馈支路，用于在主控开关管导通时，为主控开关管的控制端充电；负反馈支路，用于在主控开关管导通时，为主控开关管的控制端放电；主控开关管，用于在达到平衡状态时基于供电电源，输出驱动电流至基准产生模块。本申请实施例无需使用修调参数对输出的带隙基准电压进行反馈调节，保证了设备的控制精度。

Description

一种带隙基准电压电路

技术领域

本申请涉及电力电子技术领域，尤其涉及一种带隙基准电压电路。

背景技术

基准电压电路是集成电路中的一个重要模块，为系统提供精准的参考电压，其精度和稳定性影响到整个电路的性能。带隙基准(band gap)电压电路则是依据硅材料的带隙电压与温度无关的特性，利用一个与温度成正比的正温度系数电压与一个与温度成反比的负温度系数电压之和，二者温度系数相互抵消，实现与温度无关的电压基准输出。

在实际应用中，通常需要带隙基准电压电路提供高精准的参考电压来执行设备上电或控制过程中的电压检测功能，现有的带隙基准电压电路通常利用运算放大器结构实现。然而，受限于器件设计和生产的偏差，运算放大器中成对使用的晶体管之间存在失配的问题，导致带隙基准电压电路的输出存在一定的误差，需要利用修调参数(trim code)进行反馈调节。但是在设备上电之前又无法提供修调参数进行反馈调节，这就造成了参考电压的准确性较低，对设备的控制精度产生影响。

发明内容

有鉴于此，本申请实施例提供了一种带隙基准电压电路，能够解决现有技术中带隙基准电压电路的输出存在一定的误差需要修调参数进行调整，影响设备控制精度的问题。

本申请实施例提供的一种带隙基准电压电路，包括：驱动电流模块和基准产生模块；

所述驱动电流模块，用于为所述基准产生模块提供驱动电流；

所述基准产生模块，用于基于所述驱动电流，输出零温度系数的带隙基准电压；

所述驱动电流模块包括：主控开关管、正反馈支路和负反馈支路；

所述主控开关管的第一端连接供电电源，所述主控开关管的第二端连接所述正反馈支路的第一端、所述负反馈支路的第一端和所述基准产生模块的供电端，所述主控开关管的控制端连接所述正反馈支路的第二端和所述负反馈支路的第二端；

所述正反馈支路，用于在所述主控开关管导通时，为所述主控开关管的控制端充电；

所述负反馈支路，用于在所述主控开关管导通时，为所述主控开关管的控制端放电；

所述主控开关管，用于在达到平衡状态时基于所述供电电源，输出所述驱动电流至所述基准产生模块。

可选的，所述正反馈支路，包括：第一电阻、第一双极性晶体管和电流镜；

所述第一电阻的第一端连接所述主控开关管的第二端，所述第一电阻的第二端连接所述第一双极性晶体管的基极；

所述第一双极性晶体管的发射极接地，所述第一开关管的集电极连接所述电流镜的第一支路；

所述电流镜的第二支路连接所述主控开关管的控制端。

可选的，所述负反馈支路，包括：第二电阻和第二双极性晶体管；

所述第二电阻的第一端连接所述主控开关管的第二端，所述第二电阻的第二端连接所述第二双极性晶体管的基极；

所述第二双极性晶体管的发射极接地，所述第二双极性晶体管的集电极连接所述主控开关管的控制端；

所述第一双极性晶体管和所述第二双极性晶体管匹配。

可选的，所述第一双极性晶体管和所述第二双极性晶体管均为NPN型双极性晶体管。

可选的，所述电流镜，包括：第一PMOS管和第二PMOS管；

所述第一PMOS管的源极和所述第二PMOS管的源极均连接至供电电源；

所述第一PMOS管的栅极连接所述第一PMOS管的漏极和所述第二PMOS管的栅极，所述第一PMOS管的漏极连接所述第一开关管的输入端；

所述第二PMOS管的漏极连接所述主控开关管的栅极。

可选的，所述基准产生模块，具体包括：所述第一电阻、所述第二电阻、第三电阻、第一开关器件模块和第二开关器件模块；

所述第一电阻的第一端，用于输出所述带隙基准电压；

所述第一电阻的第二端还经所述第三电阻连接所述第一开关器件模块的输入端，所述第二电阻的第二端还连接所述第二开关器件模块的输入端；

所述第一开关器件模块的控制端连接所述第一电阻的第二端，所述第一开关器件模块的输出端接地；

所述第二开关器件模块的控制端连接所述第一开关器件模块的输入端，所述第二开关器件模块的输出端接地；

所述第一开关器件模块包括N个并联的开关管，所述第二开关器件模块包括M个并联的开关管；

其中，所述第一电阻和所述第二电阻的阻值相等；N和M均为正数，且1≤N<M。

可选的，N为1，M为8。

可选的，所述基准产生模块，还包括：滤波支路；

所述滤波支路，用于对所述带隙基准电压进行滤波。

可选的，所述滤波支路，包括：第四电阻和滤波电容；

所述第四电阻的两端分别连接所述第一电阻的第一端和所述滤波电容的第一端；

所述滤波电容的第二端接地。

可选的，所述第四电阻的阻值为200kΩ，所述滤波电容的容值为10pF。

与现有技术相比，本申请至少具有以下优点：

在本申请实施例中，提供了包括驱动电流模块和基准产生模块的带隙基准电压电路，驱动电流模块为基准产生模块提供驱动电流，以使基准产生模块基于驱动电流输出零温度系数的带隙基准电压。其中，驱动电流模块包括主控开关管、正反馈支路和负反馈支路。主控开关管的第一端连接供电电源，第二端连接正反馈支路的第一端、负反馈支路的第一端和基准产生模块的供电端，控制端连接正反馈支路的第二端和反馈支路的第二端。当主控开关管导通时，正反馈支路对主控开关管的栅极充电，负反馈支路对主控开关管的栅极放电，在一段时间之后驱动电流模块可以达到平衡状态，驱动电流模块中各个器件均工作在直流工作区，使得主控开关管可以基于供电电源输出稳定的驱动电流至基准产生模块，实现零温度系数的带隙基准电压的输出。由于在驱动电流模块摒弃了现有的运算放大器结构，也就相应的减小了运算放大器中成对使用的晶体管之间存在的失配问题，在上电后无需使用修调参数对输出的带隙基准电压进行反馈调节，保证了设备的控制精度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有的折叠式共源共栅放大器的结构示意图；

图2为本申请实施例提供的一种带隙基准电压电路的结构示意图；

图3为本申请实施例提供的另一种带隙基准电压电路的结构示意图；

图4为本申请实施例提供的另一种带隙基准电压电路的结构示意图；

图5为本申请具体实施例提供的一种带隙基准电压电路的电路拓扑。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

在现有的带隙基准电压电路设计中，广泛使用运算放大器结构为基准产生电路的驱动电流。为了生成精准的驱动电流，在一些可能的设计中会采用折叠式共源共栅放大器结构。图1举例示出了一种现有的折叠式共源共栅放大器结构。该折叠式共源共栅放大器，包括差分共源级110、电流镜120、第一共栅级130、第二共栅级140和电流源150。其中，差分共源级110包括两个匹配的NMOS管NM1和NM2，电流镜120包括两个匹配的PMOS管PM1和PM2，第一共源共栅级130包括两个PMOS管PM3和PM4，第二共栅级140包括两个NMOS管NM3和NM4，电流源150包括两个匹配的NMOS管NM5和NM6。

NM1和NM2的源极均连接至偏置电流，NM1和NM2的漏极分别连接在PM1的漏极和PM2的漏极，NM1和NM2的栅极分别连接两个输入电压INN和INP；PM1和PM2的源极均连接至系统电源VCC，PM1和PM2的栅极相连且连接至PM3的漏极；PM3和PM4的源极分别连接至PM1和PM2的漏极，PM3和PM4的漏极分别连接至NM3和NM4的漏极，PM3和PM4的栅极相连；NM3和NM4的源极接地，NM3和NM4的栅极相连。该折叠式共源共栅放大器经PM4的漏极输出驱动电流至基准产生电路。

在该折叠式共源共栅放大器结构中，需要保证三对晶体管的匹配，即NM1和NM2匹配、PM1和PM2和匹配以及NM5和NM6匹配，以保证驱动电流的输出精度。但是，受限于晶体管的设计和生产偏差，NM1和NM2之间、PM1和PM2之间以及NM5和NM6之间存在一定的失配(mismatch)，致使输出的带隙基准电压与期望值之间存在几十毫伏的误差，影响设备的控制精度，特别是对NAND的设计电路的电压控制精度造成影响。

现有的一种解决方案是在晶元测试时确定对应的修调参数(trim code)对输入电压INN和INP进行调整，再将trim code烧写在芯片中，在工作过程中读取烧写在芯片中的修调参数进行反馈调节，以保证带隙基准电压的输出精度。但是在实际应用中，设备上电前修调参数不可用，导致设备上电时输出的带隙基准电压仍然存储误差，影响设备的控制精度。

为此，本申请实施例提供了一种带隙基准电压电路，利用驱动电流模块为基准产生模块提供驱动电流。其中，驱动电流模块包括主控开关管、正反馈支路和负反馈支路。当主控开关管导通时，正反馈支路对主控开关管的栅极充电，负反馈支路对主控开关管的栅极放电，在达到平衡状态后，驱动电流模块中各个器件均工作在直流工作区，使得主控开关管可以基于供电电源输出稳定的、高精度的驱动电流至基准产生模块，实现零温度系数的带隙基准电压的精确输出。由于在驱动电流模块摒弃了现有的运算放大器结构，也就相应的减小了晶体管之间的失配问题，在上电后无需使用修调参数对输出的带隙基准电压进行反馈调节，保证了设备的控制精度。

基于上述思想，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

参见图2，该图为本申请实施例提供的一种带隙基准电压电路的结构示意图。

本申请实施例提供的带隙基准电压电路，包括：驱动电流模块210和基准产生模块220；

驱动电流模块210，用于为基准产生模块220提供驱动电流；

基准产生模块220，用于基于驱动电流，输出零温度系数的带隙基准电压Vbg。

可以理解的是，驱动电流模块210为基准产生模块220提供驱动电流输出至基准产生模块220，使得基准产生模块220可以利用该驱动电流产生正温度系数的电压和负温度系数的电压进行叠加，得到零温度系数(即不受温度变化影响)的带隙基准电压Vgb，为设备的控制(如电压检测)提供参考电压。

在实际应用中，基准产生模块220可以利用任意一种带隙基准产生电路实现，这里不进行限定。下面将结合一个具体的例子进行说明，先不赘述。

在本申请实施例中，为了提供无需修调参数的精确的驱动电流，驱动电流模块210，具体包括：主控开关管ZVT、正反馈支路211和负反馈支路212；

主控开关管ZVT的第一端连接供电电源Vdd，主控开关管ZVT的第二端连接正反馈支路211的第一端、负反馈支路212的第一端和基准产生模块220的供电端，主控开关管ZVT的控制端连接正反馈支路211的第二端和负反馈支路212的第二端；

正反馈支路211，用于在主控开关管ZVT导通时，为主控开关管ZVT的控制端充电；

负反馈支路212，用于在主控开关管ZVT导通时，为主控开关管ZVT的控制端放电；

主控开关管ZVT，用于在达到平衡状态时输出驱动电流至基准产生模块220。

需要说明的是，在驱动电流模块210启动时，可以利用相应的启动电路首先控制主控开关管ZVT导通，然后关闭启动电路。在主控开关管ZVT导通后，负反馈支路212对主控开关管ZVT的控制端放电，正反馈支路211对主控开关管ZVT的控制端充电，在一段时间后，驱动电流模块210达到平衡状态。平衡后，驱动电流模块210中各个器件均工作在直流(DC)工作区，供电电源Vdd经工作在DC工作区的主控开关管ZVT向基准产生模块220提供稳定的驱动电流。由于摒弃了现有的运算放大器结构，采用驱动电流模块210为基准产生模块220提供稳定的驱动电流，也就相应的避免了运算放大器中成对使用的晶体管之间存在的失配问题，在设备上电后无需使用修调参数对输出的带隙基准电压进行反馈调节，保证了设备的控制精度。

在具体实施时，主控开关管ZVT具体可以为NMOS管或NPN型双极性晶体管。

在本申请实施例一些可能的实现方式中，如图3所示，正反馈支路，具体可以包括：第一电阻R1、第一双极性晶体管Q1和电流镜211a；

第一电阻R1的第一端连接主控开关管ZVT的第二端，第一电阻R1的第二端连接第一双极性晶体管Q1的基极；

第一双极性晶体管Q1的发射极接地，第一双极性晶体管Q1的集电极端连接电流镜211a的第一支路；

电流镜211a的第二支路连接主控开关管ZVT的控制端。

可以理解的是，在主控开关管ZVT导通后，经第一电阻R1拉高第一双极性晶体管Q1的基极，第一双极性晶体管Q1导通，在电流镜211a的第一支路产生电流，电流镜211a的第一支路上的电流镜像至电流镜CM的第二支路，为主控开关管ZVT的控制端提供充电电流，从而实现对主控开关管ZVT的控制端的充电。

这里需要说明的是，电流镜211a可以利用任意一种实现电流镜像的结构实现。在一个例子中，电流镜211a可以包括两个匹配的晶体管，将这两个匹配的晶体管以共源共栅的结构连接，可以实现电流的镜像。例如，电流镜211a可以包括第一晶体管和第二晶体管，第一晶体管的栅极连接第二晶体管的栅极和漏极，第一晶体管的源极和第二晶体管的源极均连接至供电电源Vdd，第一晶体管的漏极为电流镜211a的第二支路，第二晶体管的漏极为电流镜CM的第一支路。由于电流镜211a利用到了两个匹配的晶体管，受限于设计加工工艺，这两个晶体管必然存在一定的失配，使得正反馈支路中仍然存在器件失配，影响驱动电流的精度。但在正反馈支路中仅存在这一对失配(即电流镜211a中的器件失配)的情况，相较于现有技术中存在的三对失配(即图1中NM1和NM2之间、PM1和PM2之间以及NM5和NM6之间存在的失配)而言，减小了晶体管失配的情况，也就相应的减小了晶体管失配对驱动电流精度的影响，提高了驱动电流的输出精度。

由于互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)的匹配情况较优，因此在一些可能的设计中，可以电流镜211a中利用CMOS器件实现。具体的，继续参照图3，电流镜211a，包括：第一PMOS管CM1和第二PMOS管CM2；

第一PMOS管CM1的源极和第二PMOS管CM2的源极均连接至供电电源Vdd；第一PPMOS管CM1的栅极连接第一PMOS管的漏极CM1和第二PMOS管CM2的栅极，第一PMOS管CM1的漏极连接第一开关管的输入端；

第二PMOS管CM2的漏极连接主控开关管ZVT的栅极。

可以理解的是，第一PMOS管CM1和第二PMOS管CM2为匹配的CMOS。

电流镜211a工作原理不是本申请的发明点所在，本申请仅是利用的电流镜211a能够实现电流镜像的功能，实现对主控开关管ZVT的栅极充电，这里就不对电流镜211a工作原理进行赘述。

在本申请实施例一些可能的实现方式中，继续参见图3，负反馈支路，具体可以包括：第二电阻R2和第二双极性晶体管Q2；

第二电阻R2的第一端连接主控开关管ZVT的第二端，第二电阻R2的第二端连接第二双极性晶体管Q2的基极；

第二双极性晶体管Q2的发射极接地，第二双极性晶体管Q2的集电极连接主控开关管ZVT的控制端。

可以理解的是，在主控开关管ZVT导通后，经第二电阻R2拉高第二双极性晶体管Q2的基极，第二双极性晶体管Q2导通，使得主控开关管ZVT的控制端和地之间的回路导通，控制主控开关管ZVT的控制端对地放电，从而实现对主控开关管ZVT的控制端的放电。

还需要说明的是，如图3所示，正反馈支路和负反馈支路均包括一个双极性晶体管(bipolar junction transistor，BJT)(即第一双极性晶体管Q1和第二双极性晶体管Q2)，通过控制这两个双极性晶体管实现对主控开关管ZVT栅极的充放电。因此，为了实现驱动电流模块210的平衡，可以使得第一双极性晶体管Q1和第二双极性晶体管Q2匹配。

此外，由于BJT的失配远小于现有技术中在折叠式共源共栅放大器中所存在的任意一对MOS管所产生的失配，所以在本申请中，在正反馈支路和负反馈支路中使用匹配的第一双极性晶体管Q1和第二双极性晶体管Q2可以减轻电路中的器件失配问题，保证驱动电流的输出精度。

在具体实施时，第一双极性晶体管Q1和第二双极性晶体管Q2可以均为NPN型双极性晶体管。

上述内容对本申请实施例提供的带隙基准电压电路中驱动电流模块进行了详细说明，下面结合一个基准产生电路的具体例子，对本申请实施例提供的带隙基准电压电路中对应的基准产生模块进行详细说明。

参见图4，该图为本申请实施例提供的另一种带隙基准电压电路的结构示意图。相较于图3，该图提供了一种更加具体的带隙基准电压电路。

在本申请实施例一些可能的实现方式中，基准产生模块，具体可以包括：第一电阻R1、第二电阻R2、第三电阻R3、第一开关器件模块221和第二开关器件模块222；

第一电阻R1的第一端，用于输出带隙基准电压Vbg；

第一电阻R1的第二端还经第三电阻R3连接第一开关器件模块221的输入端，第二电阻R2的第二端还连接第二开关器件模块222的输入端；

第一开关器件模块221的控制端连接第一电阻R1的第二端，第一开关器件模块221的输出端接地；

第二开关器件模块222的控制端连接第一开关器件模块221的输入端，第二开关器件模块222的输出端接地；

第一开关器件模块221包括N个并联的开关管，第二开关器件模块222包括M个并联的开关管；N和M均为正数，且1≤N<M。

在本申请实施例中，基准产生模块和驱动电流模块共用第一电阻R1和第二电阻R2，即驱动电流模块中正反馈支路利用基准产生模块中的第一电阻R1对主控开关管ZVT的栅极充电，驱动电流模块中负反馈支路利用基准产生模块中的第二电阻R2对主控开关管ZVT的栅极放电。这样，在驱动电流模块中就无需额外设置偏置电流使之工作，简化了电路设计、减小了带隙基准电压电路的占用面积和生产成本。

当驱动电流模块平衡后，输出驱动电流至第一电阻R1和第二电阻R2，由于第一电阻R1和第二电阻R2的阻值相等，则流经第一开关器件模块221和第二开关器件模块222的电流相等。因为第一开关器件模块221中开关管的数量小于第二开关器件模块222中开关管的数量，所以第一开关器件管221控制端的电压大于第二开关管222控制端的电压，在第三电阻R3上产生压差形成正温度系数的电流流过第一电阻R1和第三电阻R3所在支路，在第一电阻R1上产生正温度系数电压。而在第一开关器件管221中开关管的控制端上又形成了负温度系数电压，在第一电阻R1上与产生的正温度系数电压叠加，从而在第一电阻R1的第一端能够输出零温度系数的带隙基准电压Vbg，实现了带隙基准电压的输出。

在实际应用中，第一开关器件模块221和第二开关器件模块222中开关管的数量可以根据实际需要具体设定，这里不进行限定。作为一个示例，第一开关器件模块221可以仅包括一个开关管，第二开关器件模块222包括8个并联的开关管。第一开关器件模块221和第二开关器件模块222中所包括的开关管具体可以为双极性晶体管。

在本申请实施例一些可能的实现方式中，为了提高带隙基准电压的输出精度，基准产生模块，还可以包括：滤波支路；

滤波支路，用于对输出的带隙基准电压Vbg进行滤波。

在实际应用中，可以采用任意一种滤波方式对输出的带隙基准电压Vbg进行滤波，以减小带隙基准电压Vbg的输出波纹，例如滤波支路可以为RC滤波电路。

图5举例示出了本申请具体实施例提供的一种带隙基准电压电路的电路拓扑。其中，滤波支路，具体可以包括：第四电阻R4和滤波电容C；

第四电阻R4的两端分别连接第一电阻R1的第一端和滤波电容C的第一端；滤波电容C的第二端接地。

在一个例子中，第四电阻R4的阻值可以为200kΩ，滤波电容C的容值可以为10pF。

在本申请实施例中，基驱动电流模块中正反馈支路利用基准产生模块中的第一电阻对主控开关管的栅极充电，负反馈支路利用基准产生模块中的第二电阻对主控开关管的栅极放电，在驱动电流模块中就无需额外设置偏置电流使之工作，简化了电路设计、减小了带隙基准电压电路的占用面积和生产成本。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims

1.一种带隙基准电压电路，其特征在于，包括：驱动电流模块和基准产生模块；

2.根据权利要求1所述的带隙基准电压电路，其特征在于，所述正反馈支路，包括：第一电阻、第一双极性晶体管和电流镜；

所述电流镜的第二支路连接所述主控开关管的控制端。

3.根据权利要求2所述的带隙基准电压电路，其特征在于，所述负反馈支路，包括：第二电阻和第二双极性晶体管；

所述第一双极性晶体管和所述第二双极性晶体管匹配。

4.根据权利要求3所述的带隙基准电压电路，其特征在于，

所述第一双极性晶体管和所述第二双极性晶体管均为NPN型双极性晶体管。

5.根据权利要求2所述的带隙基准电压电路，其特征在于，所述电流镜，包括：第一PMOS管和第二PMOS管；

所述第二PMOS管的漏极连接所述主控开关管的栅极。

6.根据权利要求3至5任一项所述的带隙基准电压电路，其特征在于，所述基准产生模块，具体包括：所述第一电阻、所述第二电阻、第三电阻、第一开关器件模块和第二开关器件模块；

所述第一电阻的第一端，用于输出所述带隙基准电压；

7.根据权利要求6所述的带隙基准电压电路，其特征在于，N为1，M为8。

8.根据权利要求6所述的带隙基准电压电路，其特征在于，所述基准产生模块，还包括：滤波支路；

所述滤波支路，用于对所述带隙基准电压进行滤波。

9.根据权利要求8所述的带隙基准电压电路，其特征在于，所述滤波支路，包括：第四电阻和滤波电容；

所述滤波电容的第二端接地。

10.根据权利要求9所述的带隙基准电压电路，其特征在于，所述第四电阻的阻值为200kΩ，所述滤波电容的容值为10pF。