CN117155296B - 一种电流环路误差放大电路及驱动芯片 - Google Patents

一种电流环路误差放大电路及驱动芯片 Download PDF

Info

Publication number
CN117155296B
CN117155296B CN202311403213.4A CN202311403213A CN117155296B CN 117155296 B CN117155296 B CN 117155296B CN 202311403213 A CN202311403213 A CN 202311403213A CN 117155296 B CN117155296 B CN 117155296B
Authority
CN
China
Prior art keywords
tube
twenty
nmos tube
pmos tube
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311403213.4A
Other languages
English (en)
Other versions
CN117155296A (zh
Inventor
钱杰
董渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ziying Microelectronics Co ltd
Original Assignee
Shanghai Ziying Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ziying Microelectronics Co ltd filed Critical Shanghai Ziying Microelectronics Co ltd
Priority to CN202311403213.4A priority Critical patent/CN117155296B/zh
Publication of CN117155296A publication Critical patent/CN117155296A/zh
Application granted granted Critical
Publication of CN117155296B publication Critical patent/CN117155296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种电流环路误差放大电路及驱动芯片，其中误差放大电路包括：第一电阻、第二电阻、补偿电容和误差放大器；所述第一电阻的一端连接于采样电阻电流输入的一端，所述第一电阻的另一端连接于所述误差放大器的负向输入端；所述第二电阻的一端连接于所述采样电阻电流输出的一端，所述第二电阻的另一端连接于所述误差放大器的正向输入端；所述第一电阻或所述第二电阻与所述误差放大器连接的一端连接参考电流源；所述补偿电容的一端连接于所述误差放大器的输出，另一端接地；所述误差放大器用于将输入的两个电压之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流转化为所述补偿电容的充放电流。

Description

一种电流环路误差放大电路及驱动芯片
技术领域
本发明涉及半导体集成电路技术领域，具体涉及一种电流环路误差放大电路及驱动芯片。
背景技术
在消费电子和汽车电子中，因为各种规格的电子元器件和芯片对电源的要求各不相同，而其能量都来源于电池端，需要对电池电压进行升压或者降压处理，因此电源芯片在消费电子、工业电子及汽车电子中的应用无处不在。
在实际应用中，有些负载是LED，通过调节其电流大小来控制LED光亮度，通常采用电流环路调节LED电流大小，并且对电流精度有着很高的要求，尤其是车载LED对精度要求很高，要求全温范围内电流精度达到±1%，因此需要尽可能提高电流调节精度以满足应用需要。在便携电子产品中为了延长电池使用时间，对静态电流有严格要求，要求静态电流很小，因此需要优化静态电流。
常见的电流环路控制结构如图1所示：
在图1中，电流采样电路包含运算OP和电阻R1，通过采样电阻Rsense采样LED电流转换为采样电压VS；误差放大器EA将采样电压VS与参考电压VREF比较，将两者之差放大为误差电压VC,电容Cc是环路补偿电容；PWM比较器COMP将误差电压VC与斜坡信号VRAMP比较产生PWM信号来控制功率管调节电流大小。
缺点：电流采样电路和误差放大器EA都存在器件失配造成的offset（失调），会导致调节电流不够精确，而且误差放大器EA通常采用共源差分对，其gm（跨导系数）会受工艺影响会产生很大变化，也会影响调节电流精度。电流采样电路和误差放大器EA都存在静态功耗，尤其是误差放大器EA，为了提高环路动态特性，通常会增加误差放大器EA的静态电流，导致其静态电流通常有数百微安。
因此，如何对电流控制环路进行改进和优化，以提高调节电流精度，同时降低静态功耗，是目前需要解决的问题。
发明内容
本发明的目的是提出一种电流环路误差放大电路及驱动芯片，能够提高调节电流精度，同时降低静态功耗。
为了实现上述目的，本发明提供了一种电流环路误差放大电路，包括：
第一电阻、第二电阻、补偿电容和误差放大器；
所述第一电阻的一端连接于采样电阻电流输入的一端，所述第一电阻的另一端连接于所述误差放大器的负向输入端；所述第二电阻的一端连接于所述采样电阻电流输出的一端，所述第二电阻的另一端连接于所述误差放大器的正向输入端；所述第一电阻或所述第二电阻与所述误差放大器连接的一端连接参考电流源；
所述补偿电容的一端连接于所述误差放大器的输出，另一端接地；
所述误差放大器用于将输入的两个电压之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流转化为所述补偿电容的充放电流；
所述误差放大器包括电流采样模块和误差电流比较模块；
所述电流采样模块用于输入所述两个电压，所述电流采样模块具有四个输出端；所述电流采样模块用于将所述两个电压之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流从所述四个输出端输出；
所述电流采样模块的四个输出端连接于所述误差电流比较模块的输入端；所述误差电流比较模块用于将相关的两个误差电流相叠加，之后再作差，输出所述充放电流。
可选方案中，所述电流采样模块包括对称结构的高压采样单元和低压采样单元；
所述高压采样单元的两个输入端用于输入所述两个电压，输出端用于输出两路误差电流；
所述低压采样单元的两个输入端用于输入所述两个电压，输出端用于输出两路误差电流。
可选方案中，所述高压采样单元包括两个高压采样电路，且两个所述高压采样电路在结构上互补；
所述低压采样单元包括两个低压采样电路，且两个所述低压采样电路在结构上互补。
可选方案中，其中一条所述高压采样电路包括：第一PMOS管、第二PMOS管、第七NMOS管、第八NMOS管和第五PMOS管；另一条所述高压采样电路包括：第三PMOS管、第四PMOS管、第九NMOS管、第十NMOS管和第六PMOS管；
所述第一PMOS管和所述第二PMOS管的栅极共接，所述第一PMOS、所述第三PMOS和所述第五PMOS的源极共接，并作为所述误差放大电路的正向输入端连接于所述第二电阻；所述第二PMOS管、所述第四PMOS管和所述第六PMOS管的源极共接，并作为所述误差放大电路的负向输入端连接于所述第一电阻；
所述第一PMOS管漏极连接于所述第五PMOS管的栅极和所述第七NMOS管的漏极，所述第五PMOS管的漏极作为第一误差电流输出端；
所述第二PMOS管漏极和栅极短接，并连接于所述第八NMOS管的漏极；
所述第三PMOS管和所述第四PMOS管的栅极共接；所述第三PMOS管的漏极连接于所述第六PMOS管的栅极和所述第九NMOS管的漏极；所述第六PMOS管的漏极作为第二误差电流输出端；
所述第四PMOS管的漏极和栅极短接并连接于所述第十NMOS管的漏极；所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的栅极均连接于偏置电压，源极均接地。
可选方案中，其中一条所述低压采样电路包括：第一NMOS管、第二NMOS管、第七PMOS管、第八PMOS管和第五NMOS管；另一条所述低压采样电路包括：第三NMOS管、第四NMOS管、第九PMOS管、第十PMOS管和第六NMOS管；
所述第一NMOS管和所述第二NMOS管的栅极共接，所述第一NMOS、所述第三NMOS和所述第五NMOS的源极共接，并作为所述误差放大电路的正向输入端连接于所述第二电阻；所述第二NMOS管、所述第四NMOS管和所述第六NMOS管的源极共接，并作为所述误差放大电路的负向输入端连接于所述第一电阻；
所述第一NMOS管漏极连接于所述第五NMOS管的栅极和所述第七PMOS管的漏极，所述第五NMOS管的漏极作为第三误差电流输出端；
所述第二NMOS管漏极和栅极短接，并连接于所述第八PMOS管的漏极；
所述第三NMOS管和所述第四NMOS管的栅极共接；所述第三NMOS管的漏极连接于所述第六NMOS管的栅极和所述第九PMOS管的漏极；所述第六NMOS管的漏极作为第四误差电流输出端；
所述第四NMOS管的漏极和栅极短接并连接于所述第十PMOS管的漏极；所述第七PMOS管、所述第八PMOS管、所述第九PMOS管和所述第十PMOS管的栅极均连接于偏置电压，源极均接电源。
可选方案中，所述第一电阻与所述误差放大器连接的一端连接参考电流源，所述误差电流比较模块包括：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管；
所述第十一PMOS管、所述第十二PMOS管、所述第十三PMOS管、所述第十四PMOS管、所述第十五PMOS管和所述第十六PMOS管的源极均接电源；所述第十一PMOS管、第十二PMOS管、第十五PMOS管、所述第十一NMOS管和所述第十二NMOS管各自的栅极与漏极短接；所述第十一NMOS管、所述第十二NMOS管、所述第十三NMOS管和所述第十四NMOS管的源极均接地；
所述第十二PMOS管和所述第十三PMOS管的栅极共接，并连接于所述第四误差电流输出端；
所述第十一PMOS管和所述第十四PMOS管的栅极共接，并连接于所述第三误差电流输出端；
所述第十三PMOS管的漏极连接于所述第十一NMOS管的漏极和所述第十三NMOS管的栅极以及所述第一误差电流输出端；
所述第十四PMOS管的漏极连接于所述第十二NMOS管的漏极和所述第十四NMOS管的栅极以及所述第二误差电流输出端；
所述第十五PMOS管和所述第十六PMOS管的栅极共接，所述第十五PMOS管漏极连接于所述第十三NMOS管的漏极；所述第十六PMOS管漏极连接于所述第十四NMOS管的漏极，且连接处作为所述误差电流比较模块的输出端。
可选方案中，所述第二电阻与所述误差放大器连接的一端连接参考电流源，所述误差电流比较模块包括：
第二十一PMOS管、第二十二PMOS管、第二十三PMOS管、第二十四PMOS管、第二十一NMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管；第二十五NMOS管和第二十六NMOS管；
所述第二十一PMOS管、所述第二十二PMOS管、所述第二十三PMOS管和所述第二十四PMOS管的源极均接电源；所述第二十一PMOS管、第二十二PMOS管、所述第二十一NMOS管、所述第二十二NMOS管和所述第二十五NMOS管各自的栅极与漏极短接；所述第二十一NMOS管、所述第二十二NMOS管、所述第二十三NMOS管、所述第二十四NMOS管、所述第二十五NMOS管和所述第二十六NMOS管的源极均接地；
所述第二十二PMOS管的漏极连接于所述第二十四PMOS管的栅极和所述第二十四NMOS管的漏极，并连接于所述第四误差电流输出端；
所述第二十一PMOS管的漏极连接于所述第二十三PMOS管的栅极和所述第二十三NMOS管的漏极，并连接于所述第三误差电流输出端；
所述第二十三NMOS管与所述第二十二NMOS管的栅极共接，所述第二十二NMOS管的漏极连接于所述第二误差电流输出端；
所述第二十一NMOS管的漏极连接于所述第二十四NMOS管的栅极，并连接于所述第一误差电流输出端；
所述第二十五NMOS管与所述第二十六NMOS管的栅极共接；所述第二十三PMOS管的漏极连接于所述第二十五NMOS管的漏极；所述第二十四PMOS管的漏极连接于所述第二十六NMOS管的漏极，且连接处作为所述误差电流比较模块的输出端。
本发明还提供了一种驱动芯片，包括上述的电流环路误差放大电路，还包括采样电阻和被驱动元件，所述被驱动元件一端接地，另一端连接于所述采样电阻。
本发明的有益效果在于：
本发明提供了一种新的思路，将原来的运放和误差放大器进行优化，改为新的误差放大器，该误差放大器将电流采样正端电压VCSP和电流采样负端电压VCSN之间的误差电压转化为误差电流，并根据VCSP和VCSN的关系将误差电流转化为补偿电容的充放电流。参照图1，传统的方案为通过运放OP产生采样电压VS，之后误差放大器EA将采样电压VS与参考电压VREF比较。本发明当电压VCSP和VCSN的直流电压比较低的时候，低压采样电路工作，高压采样电路不工作；反之当电压VCSP和VCSN的直流电压比较高的时候，高压采样电路工作，低压采样电路不工作；在某些电压附近，高压采样电路和低压采样电路都工作。因此输入信号范围可以达到轨到轨。
本发明所提出的电流环路误差放大电路采用共栅结构将环路gm（跨导系数）转为第二电阻（第一电阻和第二电阻的阻值相同）的倒数，采用高精度电阻就可以保持gm恒定，同时采用互补结构，减小了器件失配影响，提高了环路调节精度；简化了电流环路控制结构，降低了功耗。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
图1为现有技术中电流环路控制结构原理图。
图2为本发明一实施例中电流环路误差放大电路结构原理图。
图3为本发明另一实施例中电流环路误差放大电路结构原理图。
图4为本发明一实施例中误差放大器的电路图。
图5为本发明另一实施例中误差放大器的电路图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该” 也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
参照图2和图4，本实施例提供了一种电流环路误差放大电路，包括：
第一电阻R1、第二电阻R2、补偿电容CC和误差放大器EA；
所述第一电阻R1的一端连接于采样电阻Rsense电流输入的一端（图2中采样电阻Rsense的上端，IL为采样电流，箭头表示流向），所述第一电阻R1的另一端连接于所述误差放大器的负向输入端；所述第二电阻R2的一端连接于所述采样电阻Rsense电流输出的一端（图2中采样电阻Rsense的下端），所述第二电阻R2的另一端连接于所述误差放大器的正向输入端；所述第一电阻R1或所述第二电阻R2与所述误差放大器连接的一端接地；
所述补偿电容CC的一端连接于所述误差放大器的输出，另一端接地；
所述误差放大器用于将输入的两个电压(图中VCSP和VCSN)之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流转化为所述补偿电容的充放电流ICC。
图2和图3都为本发明的电路原理图，只是参考电流IREF叠加方式不一样，这里以图2举例说明。参考电流IREF叠加在第一电阻R1上，电压VCSP=VLED+IL*Rsense-R1*IREF,电压VCSN=VLED，两者之差Vd=VCSP-VCSN=IL*Rsense-R1*IREF，误差放大器EA对电压Vd进行放大，产生误差电压VC。图2和图3中，VLED为LED两端的电压。本发明将参考电流IREF叠加在第一电阻R1或第二电阻R2上，这样对于采样电阻Rsense的接法没有具体要求，采样电阻Rsense可以接地、接电源或者浮地，应用更灵活。
本实施例中，所述误差放大器包括电流采样模块和误差电流比较模块；所述电流采样模块用于输入所述两个电压(图2中VCSP和VCSN)，所述电流采样模块具有四个输出端；所述电流采样模块用于将所述两个电压之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流从所述四个输出端输出；所述电流采样模块的四个输出端连接于所述误差电流比较模块的输入端；所述误差电流比较模块用于将相关的两个误差电流（下文中的第一误差电流IN1和第四误差电流IP2为相关的两个误差电流；第二误差电流IN2和第三误差电流IP1为相关的两个误差电流）相叠加，之后再作差，输出所述充放电流ICC。
本实施例中，所述电流采样模块包括对称结构的高压采样单元和低压采样单元；所述高压采样单元的两个输入端用于输入VCSP和VCSN，输出端用于输出两路误差电流；所述低压采样单元的两个输入端用于输入VCSP和VCSN，输出端用于输出两路误差电流。
本实施例中，所述高压采样单元包括两个高压采样电路，且两个所述高压采样电路在结构上互补，每个高压采样电路具有一个误差电流输出端；所述低压采样单元包括两个低压采样电路，且两个所述低压采样电路在结构上互补，每个低压采样电路具有一个误差电流输出端。
本实施例中，其中一条所述高压采样电路包括：第一PMOS管PM1、第二PMOS管PM2、第七NMOS管NM7、第八NMOS管NM8和第五PMOS管PM5；另一条所述高压采样电路包括：第三PMOS管PM3、第四PMOS管PM4、第九NMOS管NM9、第十NMOS管NM10和第六PMOS管PM6；所述第一PMOS管PM1和所述第二PMOS管PM2的栅极共接，所述第一PMOS、所述第三PMOS和所述第五PMOS的源极共接，并作为所述误差放大电路的正向输入端连接于所述第二电阻R2；所述第二PMOS管PM2、所述第四PMOS管PM4和所述第六PMOS管PM6的源极共接，并作为所述误差放大电路的负向输入端连接于所述第一电阻R1；所述第一PMOS管PM1漏极连接于所述第五PMOS管PM5的栅极和所述第七NMOS管NM7的漏极，所述第五PMOS管PM5的漏极作为第一误差电流输出端；所述第二PMOS管PM2漏极和栅极短接，并连接于所述第八NMOS管NM8的漏极；所述第三PMOS管PM3和所述第四PMOS管PM4的栅极共接；所述第三PMOS管PM3的漏极连接于所述第六PMOS管PM6的栅极和所述第九NMOS管NM9的漏极；所述第六PMOS管PM6的漏极作为第二误差电流输出端；所述第四PMOS管PM4的漏极和栅极短接并连接于所述第十NMOS管NM10的漏极；所述第七NMOS管NM7、所述第八NMOS管NM8、所述第九NMOS管NM9和所述第十NMOS管NM10的栅极均连接于偏置电压VBN，源极均接地。
本实施例中，其中一条所述低压采样电路包括：第一NMOS管NM1、第二NMOS管NM2、第七PMOS管PM7、第八PMOS管PM8和第五NMOS管NM5；另一条所述低压采样电路包括：第三NMOS管NM3、第四NMOS管NM4、第九PMOS管PM9、第十PMOS管PM10和第六NMOS管NM6；所述第一NMOS管NM1和所述第二NMOS管NM2的栅极共接，所述第一NMOS、所述第三NMOS和所述第五NMOS的源极共接，并作为所述误差放大电路的正向输入端连接于所述第二电阻R2；所述第二NMOS管NM2、所述第四NMOS管NM4和所述第六NMOS管NM6的源极共接，并作为所述误差放大电路的负向输入端连接于所述第一电阻R1；所述第一NMOS管NM1漏极连接于所述第五NMOS管NM5的栅极和所述第七PMOS管PM7的漏极，所述第五NMOS管NM5的漏极作为第三误差电流输出端；所述第二NMOS管NM2漏极和栅极短接，并连接于所述第八PMOS管PM8的漏极；所述第三NMOS管NM3和所述第四NMOS管NM4的栅极共接；所述第三NMOS管NM3的漏极连接于所述第六NMOS管NM6的栅极和所述第九PMOS管PM9的漏极；所述第六NMOS管NM6的漏极作为第四误差电流输出端；所述第四NMOS管NM4的漏极和栅极短接并连接于所述第十PMOS管PM10的漏极；所述第七PMOS管PM7、所述第八PMOS管PM8、所述第九PMOS管PM9和所述第十PMOS管PM10的栅极均连接于偏置电压VBP，源极均接电源。
参照图4，本实施例中，所述第一电阻R1与所述误差放大器连接的一端连接参考电流源，参考电流源的另一端接地，所述误差电流比较模块包括：第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第十六PMOS管PM16、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14；所述第十一PMOS管PM11、所述第十二PMOS管PM12、所述第十三PMOS管PM13、所述第十四PMOS管PM14、所述第十五PMOS管PM15和所述第十六PMOS管PM16的源极均接电源；所述第十一PMOS管PM11、第十二PMOS管PM12、第十五PMOS管PM15、所述第十一NMOS管NM11和所述第十二NMOS管NM12各自的栅极与漏极短接；所述第十一NMOS管NM11、所述第十二NMOS管NM12、所述第十三NMOS管NM13和所述第十四NMOS管NM14的源极均接地；所述第十二PMOS管PM12和所述第十三PMOS管PM13的栅极共接，并连接于所述第四误差电流输出端；所述第十一PMOS管PM11和所述第十四PMOS管PM14的栅极共接，并连接于所述第三误差电流输出端；所述第十三PMOS管PM13的漏极连接于所述第十一NMOS管NM11的漏极和所述第十三NMOS管NM13的栅极以及所述第一误差电流输出端；所述第十四PMOS管PM14的漏极连接于所述第十二NMOS管NM12的漏极和所述第十四NMOS管NM14的栅极以及所述第二误差电流输出端；所述第十五PMOS管PM15和所述第十六PMOS管PM16的栅极共接，所述第十五PMOS管PM15漏极连接于所述第十三NMOS管NM13的漏极；所述第十六PMOS管PM16漏极连接于所述第十四NMOS管NM14的漏极，且连接处作为所述误差电流比较模块的输出端。
误差放大器EA输入采用共栅结构将电压VCSP与VCSN之差转换为误差电流，分别采用NMOS和PMOS共栅结构，将输入信号范围扩展为轨到轨；同时NMOS和PMOS共栅结构分别用了两组，结构上互补，减小器件失配的影响；静态电流受误差电压的影响，误差电压越大静态电流越大，通常电流环路稳定的时候，误差电压都很小，因此静态电流也很小，只有在动态调节的时候静态电流会变大。
本实施例中，第一PMOS管、第二PMOS管、第七NMOS管、第八NMOS管和第五PMOS管组成一组高压采样电路。第七NMOS管NM7和第八NMOS管NM8是偏置电路，提供偏置电流。第一PMOS管PM1和第二PMOS管PM2构成共栅结构，与第五PMOS管PM5一起构成反馈环路，将电压VCSP与VCSN之间的误差电压转换为第一误差电流IN1。当反馈环路增益足够大，第一误差电流IN1=(VCSN-VCSP)/R2,即gm=IN1/(VCSN-VCSP)=1/R2,因此采用高精度电阻几乎可以保持gm（跨导系数）恒定。
同理，第三PMOS管PM3、第四PMOS管PM4、第九NMOS管NM9、第十NMOS管NM10和第六PMOS管PM6组成另一组高压采样电路。第九NMOS管NM9和第十NMOS管NM10是偏置电路，提供偏置电流。第三PMOS管PM3和第四PMOS管PM4构成共栅结构，与第六PMOS管PM6一起构成反馈环路，将电压VCSP与VCSN之差转换为第二误差电流IN2。两组高压采样电路在结构上互补，能有效减小器件失配的影响。
同理，第一NMOS管、第二NMOS管、第七PMOS管、第八PMOS管和第五NMOS管组成一组低压采样电路。第七PMOS管PM7和第八PMOS管PM8是偏置电路，提供偏置电流。第一NMOS管NM1和第二NMOS管NM2构成共栅结构，与第五NMOS管NM5一起构成反馈环路，将电压VCSP与VCSN之差转换为第三误差电流IP1；第三NMOS管、第四NMOS管、第九PMOS管、第十PMOS管和第六NMOS管组成另一组低压采样电路，第九PMOS管PM9和第十PMOS管PM10是偏置电路，提供偏置电流。第三NMOS管NM3和第三NMOS管NM4构成共栅结构，与第六NMOS管NM6一起构成反馈环路，将电压VCSP与VCSN之差转换为第四误差电流IP2。
当电压VCSP和VCSN的直流电压比较低的时候，低压采样电路工作，高压采样电路不工作；反之当电压VCSP和VCSN的直流电压比较高的时候，高压采样电路工作，低压采样电路不工作；在某些电压附近，高压采样电路和低压采样电路都工作。因此输入信号范围可以达到轨到轨。
误差电流比较模块的第十二PMOS管PM12和第十三PMOS管PM13构成电流镜将第四误差电流IP2镜像为第八误差电流IP3，与第一误差电流IN1在第十一NMOS管NM11上叠加为第五误差电流IN3；同理，第十一PMOS管PM11和第十四PMOS管PM14构成电流镜将第三误差电流IP1镜像为第九误差电流IP4，与第二误差电流IN2在第十二NMOS管NM12上叠加为第六误差电流IN4。第十四NMOS管NM14将第六误差电流IN4镜像为第七误差电流IN5；第十三NMOS管NM13将第五误差电流IN3镜像为第十误差电流IP5；第十五PMOS管PM15和第十六PMOS管PM16构成电流镜将第十误差电流IP5镜像为第十一误差电流IP6。第七误差电流IN5与第十一误差电流IP6之差为补偿电容的充放电流ICc。
当负载电流偏大，即VCSP-VCSN大于0时，充放电流ICc对补偿电容CC放电，降低电压VC，减小电流环路占空比来减小负载电流；当负载电流偏小，即VCSP-VCSN小于0时，充放电流ICc对补偿电容CC充电，提高电压VC，增大电流环路占空比来增大负载电流。
由以上分析，本发明所提出的电流环路误差放大电路采用共栅结构将环路gm转为第二电阻R2的倒数，采用高精度电阻就可以保持gm恒定，同时采用互补结构，减小了器件失配影响，提高了环路调节精度；简化了电流环路控制结构，降低了功耗。
实施例2
本实施例的误差电流比较模块与实施例1不同，其他结构与实施例1相同。参照图3和图5，本实施例中，第二电阻R2与所述误差放大器EA连接的一端连接参考电流源，参考电流源的另一端接地，所述误差电流比较模块包括：第二十一PMOS管PM21、第二十二PMOS管PM22、第二十三PMOS管PM23、第二十四PMOS管PM24、第二十一NMOS管NM21、第二十二NMOS管NM22、第二十三NMOS管NM23、第二十四NMOS管NM24；第二十五NMOS管NM25和第二十六NMOS管NM26；所述第二十一PMOS管PM21、所述第二十二PMOS管PM22、所述第二十三PMOS管PM23和所述第二十四PMOS管PM24的源极均接电源；所述第二十一PMOS管PM21、第二十二PMOS管PM22、所述第二十一NMOS管NM21、所述第二十二NMOS管NM22和所述第二十五NMOS管NM25各自的栅极与漏极短接；所述第二十一NMOS管NM21、所述第二十二NMOS管NM22、所述第二十三NMOS管NM23、所述第二十四NMOS管NM24、所述第二十五NMOS管NM25和所述第二十六NMOS管NM26的源极均接地；所述第二十二PMOS管PM22的漏极连接于所述第二十四PMOS管PM24的栅极和所述第二十四NMOS管NM24的漏极，并连接于所述第四误差电流输出端；所述第二十一PMOS管PM21的漏极连接于所述第二十三PMOS管PM23的栅极和所述第二十三NMOS管NM23的漏极，并连接于所述第三误差电流输出端；所述第二十三NMOS管NM23与所述第二十二NMOS管NM22的栅极共接，所述第二十二NMOS管NM22的漏极连接于所述第二误差电流输出端；所述第二十一NMOS管NM21的漏极连接于所述第二十四NMOS管NM24的栅极，并连接于所述第一误差电流输出端；所述第二十五NMOS管NM25与所述第二十六NMOS管NM26的栅极共接；所述第二十三PMOS管PM23的漏极连接于所述第二十五NMOS管NM25的漏极；所述第二十四PMOS管PM24的漏极连接于所述第二十六NMOS管NM26的漏极，且连接处作为所述误差电流比较模块的输出端。
误差电流比较模块的第二十二NMOS管NM22和第二十三NMOS管NM23构成电流镜将第二误差电流IN2镜像为第十二误差电流IN23，与第三误差电流IP1在第二十一PMOS管PM21上叠加为第十六误差电流IP23；同理，第二十一NMOS管NM21和第二十四NMOS管NM24构成电流镜将第一误差电流IN1镜像为第十三误差电流IN24，与第四误差电流IP2在第二十二PMOS管PM22上叠加为第十七误差电流IP24。第二十四PMOS管PM24将第十七误差电流IP24镜像为第十八误差电流IP25；第二十三PMOS管PM23将第十六误差电流IP23镜像为第十四误差电流IN25；第二十五NMOS管NM25和第二十六NMOS管NM26构成电流镜将第十四误差电流IN25镜像为第十五误差电流IN26。第十八误差电流IP25与第十五误差电流IN26之差为补偿电容的充放电流ICc。
实施例1中，第七PMOS管PM7至第十六PMOS管PM16和第七NMOS管NM7至第十四NMOS管NM14，实施例2中的第七PMOS管PM7~第二十四PMOS管PM24和第七NMOS管NM7~第二十六NMOS管NM26可以用MOS管构成的cascode（共源共栅）结构代替，用以提高精度。
以上两个实施例中的所有PMOS管可以用PNP晶体管代替，所有NMOS管可以用NPN晶体管代替。本方案的电流环路误差放大电路可采用半导体集成工艺进行制作。
实施例3
参照图2或图3，本实施例提供了一种驱动芯片，包括实施例1或实施例2所述的电流环路误差放大电路，还包括采样电阻Rsense和被驱动元件，所述被驱动元件一端接地，另一端连接于所述采样电阻，本实施例中被驱动元件为LED，LED的阴极接地，阳极连接于所述采样电阻Rsense。在其他实施例中，被驱动元件也可以是其他元件。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种电流环路误差放大电路，其特征在于，包括：
第一电阻、第二电阻、补偿电容和误差放大器；
所述第一电阻的一端连接于采样电阻电流输入的一端，所述第一电阻的另一端连接于所述误差放大器的负向输入端；所述第二电阻的一端连接于所述采样电阻电流输出的一端，所述第二电阻的另一端连接于所述误差放大器的正向输入端；所述第一电阻或所述第二电阻与所述误差放大器连接的一端连接参考电流源；
所述补偿电容的一端连接于所述误差放大器的输出，另一端接地；
所述误差放大器用于将输入的两个电压之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流转化为所述补偿电容的充放电流；
所述误差放大器包括电流采样模块和误差电流比较模块；
所述电流采样模块用于输入所述两个电压，所述电流采样模块具有四个输出端；所述电流采样模块用于将所述两个电压之间的误差电压转化为误差电流，并根据所述两个电压之间的关系将所述误差电流从所述四个输出端输出；
所述电流采样模块的四个输出端连接于所述误差电流比较模块的输入端；所述误差电流比较模块用于将相关的两个误差电流相叠加，之后再作差，输出所述充放电流；
所述电流采样模块包括对称结构的高压采样单元和低压采样单元；
所述高压采样单元的两个输入端用于输入所述两个电压，输出端用于输出两路误差电流；
所述低压采样单元的两个输入端用于输入所述两个电压，输出端用于输出两路误差电流。
2.如权利要求1所述的电流环路误差放大电路，其特征在于，所述高压采样单元包括两个高压采样电路，且两个所述高压采样电路在结构上互补；
所述低压采样单元包括两个低压采样电路，且两个所述低压采样电路在结构上互补。
3.如权利要求2所述的电流环路误差放大电路，其特征在于，其中一条所述高压采样电路包括：第一PMOS管、第二PMOS管、第七NMOS管、第八NMOS管和第五PMOS管；另一条所述高压采样电路包括：第三PMOS管、第四PMOS管、第九NMOS管、第十NMOS管和第六PMOS管；
所述第一PMOS管和所述第二PMOS管的栅极共接，所述第一PMOS、所述第三PMOS和所述第五PMOS的源极共接，并作为所述误差放大电路的正向输入端连接于所述第二电阻；所述第二PMOS管、所述第四PMOS管和所述第六PMOS管的源极共接，并作为所述误差放大电路的负向输入端连接于所述第一电阻；
所述第一PMOS管漏极连接于所述第五PMOS管的栅极和所述第七NMOS管的漏极，所述第五PMOS管的漏极作为第一误差电流输出端；
所述第二PMOS管漏极和栅极短接，并连接于所述第八NMOS管的漏极；
所述第三PMOS管和所述第四PMOS管的栅极共接；所述第三PMOS管的漏极连接于所述第六PMOS管的栅极和所述第九NMOS管的漏极；所述第六PMOS管的漏极作为第二误差电流输出端；
所述第四PMOS管的漏极和栅极短接并连接于所述第十NMOS管的漏极；所述第七NMOS管、所述第八NMOS管、所述第九NMOS管和所述第十NMOS管的栅极均连接于偏置电压，源极均接地。
4.如权利要求3所述的电流环路误差放大电路，其特征在于，其中一条所述低压采样电路包括：第一NMOS管、第二NMOS管、第七PMOS管、第八PMOS管和第五NMOS管；另一条所述低压采样电路包括：第三NMOS管、第四NMOS管、第九PMOS管、第十PMOS管和第六NMOS管；
所述第一NMOS管和所述第二NMOS管的栅极共接，所述第一NMOS、所述第三NMOS和所述第五NMOS的源极共接，并作为所述误差放大电路的正向输入端连接于所述第二电阻；所述第二NMOS管、所述第四NMOS管和所述第六NMOS管的源极共接，并作为所述误差放大电路的负向输入端连接于所述第一电阻；
所述第一NMOS管漏极连接于所述第五NMOS管的栅极和所述第七PMOS管的漏极，所述第五NMOS管的漏极作为第三误差电流输出端；
所述第二NMOS管漏极和栅极短接，并连接于所述第八PMOS管的漏极；
所述第三NMOS管和所述第四NMOS管的栅极共接；所述第三NMOS管的漏极连接于所述第六NMOS管的栅极和所述第九PMOS管的漏极；所述第六NMOS管的漏极作为第四误差电流输出端；
所述第四NMOS管的漏极和栅极短接并连接于所述第十PMOS管的漏极；所述第七PMOS管、所述第八PMOS管、所述第九PMOS管和所述第十PMOS管的栅极均连接于偏置电压，源极均接电源。
5.如权利要求4所述的电流环路误差放大电路，其特征在于，所述第一电阻与所述误差放大器连接的一端连接参考电流源，所述误差电流比较模块包括：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管；
所述第十一PMOS管、所述第十二PMOS管、所述第十三PMOS管、所述第十四PMOS管、所述第十五PMOS管和所述第十六PMOS管的源极均接电源；所述第十一PMOS管、第十二PMOS管、第十五PMOS管、所述第十一NMOS管和所述第十二NMOS管各自的栅极与漏极短接；所述第十一NMOS管、所述第十二NMOS管、所述第十三NMOS管和所述第十四NMOS管的源极均接地；
所述第十二PMOS管和所述第十三PMOS管的栅极共接，并连接于所述第四误差电流输出端；
所述第十一PMOS管和所述第十四PMOS管的栅极共接，并连接于所述第三误差电流输出端；
所述第十三PMOS管的漏极连接于所述第十一NMOS管的漏极和所述第十三NMOS管的栅极以及所述第一误差电流输出端；
所述第十四PMOS管的漏极连接于所述第十二NMOS管的漏极和所述第十四NMOS管的栅极以及所述第二误差电流输出端；
所述第十五PMOS管和所述第十六PMOS管的栅极共接，所述第十五PMOS管漏极连接于所述第十三NMOS管的漏极；所述第十六PMOS管漏极连接于所述第十四NMOS管的漏极，且连接处作为所述误差电流比较模块的输出端。
6.如权利要求4所述的电流环路误差放大电路，其特征在于，所述第二电阻与所述误差放大器连接的一端连接参考电流源，所述误差电流比较模块包括：第二十一PMOS管、第二十二PMOS管、第二十三PMOS管、第二十四PMOS管、第二十一NMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管；第二十五NMOS管和第二十六NMOS管；
所述第二十一PMOS管、所述第二十二PMOS管、所述第二十三PMOS管和所述第二十四PMOS管的源极均接电源；所述第二十一PMOS管、第二十二PMOS管、所述第二十一NMOS管、所述第二十二NMOS管和所述第二十五NMOS管各自的栅极与漏极短接；所述第二十一NMOS管、所述第二十二NMOS管、所述第二十三NMOS管、所述第二十四NMOS管、所述第二十五NMOS管和所述第二十六NMOS管的源极均接地；
所述第二十二PMOS管的漏极连接于所述第二十四PMOS管的栅极和所述第二十四NMOS管的漏极，并连接于所述第四误差电流输出端；
所述第二十一PMOS管的漏极连接于所述第二十三PMOS管的栅极和所述第二十三NMOS管的漏极，并连接于所述第三误差电流输出端；
所述第二十三NMOS管与所述第二十二NMOS管的栅极共接，所述第二十二NMOS管的漏极连接于所述第二误差电流输出端；
所述第二十一NMOS管的漏极连接于所述第二十四NMOS管的栅极，并连接于所述第一误差电流输出端；
所述第二十五NMOS管与所述第二十六NMOS管的栅极共接；所述第二十三PMOS管的漏极连接于所述第二十五NMOS管的漏极；所述第二十四PMOS管的漏极连接于所述第二十六NMOS管的漏极，且连接处作为所述误差电流比较模块的输出端。
7.一种驱动芯片，其特征在于，包括权利要求1-6任一项所述的电流环路误差放大电路，还包括被驱动元件，所述被驱动元件一端接地，另一端连接于所述采样电阻。
CN202311403213.4A 2023-10-27 2023-10-27 一种电流环路误差放大电路及驱动芯片 Active CN117155296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311403213.4A CN117155296B (zh) 2023-10-27 2023-10-27 一种电流环路误差放大电路及驱动芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311403213.4A CN117155296B (zh) 2023-10-27 2023-10-27 一种电流环路误差放大电路及驱动芯片

Publications (2)

Publication Number Publication Date
CN117155296A CN117155296A (zh) 2023-12-01
CN117155296B true CN117155296B (zh) 2024-02-06

Family

ID=88884602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311403213.4A Active CN117155296B (zh) 2023-10-27 2023-10-27 一种电流环路误差放大电路及驱动芯片

Country Status (1)

Country Link
CN (1) CN117155296B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117411449B (zh) * 2023-12-14 2024-04-05 浙江地芯引力科技有限公司 电流采样放大电路、芯片和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
CN106771486A (zh) * 2016-12-20 2017-05-31 电子科技大学 一种电流采样电路
WO2022263047A1 (en) * 2021-06-18 2022-12-22 ams Sensors Germany GmbH Transimpedance amplifier circuit
CN116191348A (zh) * 2023-02-17 2023-05-30 浙江中控研究院有限公司 基于负反馈调节的电流采样及过流保护电路、系统及方法
CN116225126A (zh) * 2023-03-10 2023-06-06 上海维安半导体有限公司 一种动态零点补偿采样电路及低压差线性稳压器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105406697B (zh) * 2015-12-22 2018-12-25 矽力杰半导体技术(杭州)有限公司 纹波抑制电路、方法及应用其的led灯

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
CN106771486A (zh) * 2016-12-20 2017-05-31 电子科技大学 一种电流采样电路
WO2022263047A1 (en) * 2021-06-18 2022-12-22 ams Sensors Germany GmbH Transimpedance amplifier circuit
CN116191348A (zh) * 2023-02-17 2023-05-30 浙江中控研究院有限公司 基于负反馈调节的电流采样及过流保护电路、系统及方法
CN116225126A (zh) * 2023-03-10 2023-06-06 上海维安半导体有限公司 一种动态零点补偿采样电路及低压差线性稳压器

Also Published As

Publication number Publication date
CN117155296A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
KR100940151B1 (ko) 밴드갭 기준전압 발생회로
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
US7221190B2 (en) Differential comparator with extended common mode voltage range
CN117155296B (zh) 一种电流环路误差放大电路及驱动芯片
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
CN110377088B (zh) 一种集成电路、低压差线性稳压电路及其控制方法
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
US20110221419A1 (en) Semiconductor integrated circuit device
US6844772B2 (en) Threshold voltage extraction circuit
CN101105696A (zh) 一种用于线性稳压器的电压缓冲电路
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
US7639059B1 (en) Fast settling reference voltage buffer with wide reference range
US20080290942A1 (en) Differential amplifier
TW201443602A (zh) 驅動電路
US20220216867A1 (en) Electronic Circuit and Sensor System
US10498300B2 (en) Voltage-to-current transconductance operational amplifier with adaptive biasing
CN116388763B (zh) 一种兼容电压/电流输出的dac
WO2011084399A1 (en) Fast class ab output stage
US7560973B2 (en) Gate driver circuit for power transistor
CN104967433B (zh) 高电压开关输出驱动器
US8395441B1 (en) Dynamic biasing circuit
US11774999B2 (en) Voltage reference generation with compensation for temperature variation
CN114489209B (zh) 一种低电源电压精确电压跟随电路及电压跟随方法
CN114442716B (zh) 一种精确高速电压跟随电路及集成电路
CN114879795B (zh) 可实现电压域输出的低压差线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant