CN108121390A - 修调带隙基准的电路及方法 - Google Patents

Abstract

本发明涉及一种修调带隙基准的电路，其中包括多个第一修调电阻、多个第一激光熔丝、多个第三修调电阻和多个第三激光熔丝，还包括一种修调带隙基准的方法。采用该修调带隙基准的电路及方法，保证了基准电压绝对值输出一致性提高，省去客户生产时的电位器成本和人工校准成本，同时生产效率提升；使基准电压的绝对值可以正向或负向调节，同时也可以对基准电压的温度系数进行双向调节；解决了数字万用表芯片本身由于基准电压受工艺影响导致离散性失效的问题，提升了良率；芯片的面积和成本几乎不受影响，具有广泛的应用范围。

Description

修调带隙基准的电路及方法

技术领域

本发明涉及数字万用表技术领域，尤其涉及带隙基准修调技术领域，具体是指一种修调带隙基准的电路及方法。

背景技术

在数字万用表领域，专用的ASIC芯片都会集成带隙基准模块，以便为数字万用表整机提供参考基准，因此对基准电压的绝对值和温漂要求较高，这两项参数的波动会影响数字万用表的测量精度。但在芯片实际流片过程中，基准电压会由于流片工艺等非理想因素的影响，存在一致性较差，一般波动在中心值的±100mV之内，并且超出规范后ASIC芯片会被判为不良品。另外厂家为保证每台整机的精度，生产时需要人工对基准进行电位器再校准，用来匹配数字万用表整机生产时各个档位的精度。同时专用的ASIC芯片集成的带隙基准模块，还会受到工艺等因素影响，存在温漂过大的问题。导致整机的精度也会随温度变化。

如图1所示，现有的数字万用表在生产时需要使用芯片内部自带的带隙基准电路，如框内结构图所示，包括三极管NPN1、NPN2、NPN3，电阻R1、R2、R3、R4、R5、R6；电容C1；NMOS管N1、N2；运放AMP；COM端和VREF+端；缓冲器BUF。

采用双极晶体管的ΔVBE的正温度系数和VBE的负温度系数来实现零温度系数的带隙基准。电阻R1、R2、R3都为固定电阻，不可调整。该结构通常电压输出VCOM相对于电源VDD在零温度系数时一般在2.5V左右。由于在IC的流片过程中不可避免的存在工艺偏差导致的器件参数有差异，实际VCOM对VDD的电压会存在离散性，电压范围会在2.4V到2.6V之间。因此厂家在生产时为了匹配输出离散的基准电压，需要使用一个电位器VR并使用人工来调整最终的VREF+到VDD的基准电压，来使万用表各个档位测量准确。同时万用表整机精度容易受到基准电压温漂的影响。

生产流程如图2所示，校准开始后，对比整机读数和校准源的输出电压，若读数超出规范则需要调整电位器VR的电阻值，直到读数在规范之内。

现有数字万用表基准电路的缺点：

1)现有数字万用表基准电压输出离散，外围需要使用电位器人工调整，BOM和人工成本高，生产效率低；电位器长时间使用后容易发生阻值变化影响测量精度。

2)现有数字万用表基准电压温漂会影响整机的测量精度。

3)现有数字万用表基准电压离散性过大超过电位器可调范围，该芯片便会判为不良品。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现提高基准电压输出的一致性，提升ASIC芯片的良率，并减小温漂的影响的修调带隙基准的电路及方法。

为了实现上述目的，本发明的修调带隙基准的电路及方法具有如下构成：

该修调带隙基准的电路，包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第一N型MOS管、第二N型MOS管、运算放大器、缓冲器、电容、多个第一修调电阻、多个第一激光熔丝、多个第三修调电阻和多个第三激光熔丝，所述的多个第一修调电阻与所述的多个第一激光熔丝一一对应，所述的多个第三修调电阻与所述的多个第三激光熔丝一一对应，所述的第一三极管的基极与所述的第一三极管的集电极相连接并接VDD，所述的第一三极管的发射极分别与所述的第二三极管的基极、所述的第三三极管的基极、所述的第二三极管的集电极和所述的第三三极管的集电极相连接，所述的多个第一修调电阻串联连接于所述的第三三极管的发射极和所述的第三电阻的第一端之间，所述的多个第一激光熔丝分别并联于对应的第一修调电阻的两端，所述的第三电阻的第二端分别与所述的运算放大器的正相输入端和所述的第二电阻的第一端相连接相连接，所述的运算放大器的反相输入端分别与所述的第二三极管的发射极和所述的第四电阻的第一端相连接，所述的第四电阻的第二端分别与所述的第一电阻的第一端和所述的第二电阻的第二端相连接，所述的多个第三修调电阻串联连接于所述的第一电阻的第二端和所述的第一N型MOS管的漏极之间，所述的多个第三激光熔丝分别并联于对应的第三修调电阻的两端，所述的第一N型MOS管的栅极接VBIAS，所述的第一N型MOS管的源极与所述的第二N型MOS管的源极相连接并接地，所述的第二N型MOS管的漏极分别与所述的第一N型MOS管的漏极、所述的缓冲器的正相输入端和所述的电容的第一端相连接，所述的电容的第二端分别与所述的第二N型MOS管的栅极和所述的运算放大器的输出端相连接，所述的缓冲器的反相输入端与所述的缓冲器的输出端相连接。

较佳地，所述的第一三极管、第二三极管和第三三极管均为NPN三极管。

较佳地，所述的多个第一修调电阻和多个第三修调电阻均为激光熔丝电阻。

较佳地，所述的电路还包括外围电路，所述的外围电路包括第五电阻和第六电阻，所述的缓冲器的反相输入端还与所述的第六电阻的第二端相连接，所述的第六电阻的第一端与所述的第五电阻的第二端相连接并接VREF+，所述的第五电阻的第一端接VDD。

还包括一种通过上述的电路修调带隙基准的方法，包括以下步骤：

(1)对比整机读数和校准源输出电压；

(2)判断精度是否在规定范围内，如果是，则结束校准，否则，继续步骤(3)；

(3)调整电阻的阻值直至读数在规范之内，继续步骤(1)。

较佳地，所述的调整电阻的阻值，具体为：

通过烧断数个第一激光熔丝来增大第一电阻和多个第一调整电阻的总阻值以增大基准电压，或通过烧断数个第三激光熔丝来增大第三电阻和多个第三调整电阻的总阻值以减小基准电压。

采用了该发明中的修调带隙基准的电路及方法，提高了基准电压输出的一致性，提升了ASIC芯片的良率，减小温漂的影响；整机厂在生产时无需人工对电位器校准，只需要贴固定电阻；大大降低了厂家的生产成本，提高了生产效率，并减小了整机对温漂的影响，同时使用激光熔丝修调不用增加芯片的面积，具有广泛的应用范围。

附图说明

图1为现有技术的带隙基准电路的示意图。

图2为本发明的修调带隙基准的流程图。

图3为本发明的修调带隙基准的电路的示意图。

图4为本发明的修调带隙基准的方法的流程图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

该修调带隙基准的电路，包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第一N型MOS管、第二N型MOS管、运算放大器、缓冲器、电容、多个第一修调电阻、多个第一激光熔丝、多个第三修调电阻和多个第三激光熔丝，所述的多个第一修调电阻与所述的多个第一激光熔丝一一对应，所述的多个第三修调电阻与所述的多个第三激光熔丝一一对应，所述的第一三极管的基极与所述的第一三极管的集电极相连接并接VDD，所述的第一三极管的发射极分别与所述的第二三极管的基极、所述的第三三极管的基极、所述的第二三极管的集电极和所述的第三三极管的集电极相连接，所述的多个第一修调电阻串联连接于所述的第三三极管的发射极和所述的第三电阻的第一端之间，所述的多个第一激光熔丝分别并联于对应的第一修调电阻的两端，所述的第三电阻的第二端分别与所述的运算放大器的正相输入端和所述的第二电阻的第一端相连接相连接，所述的运算放大器的反相输入端分别与所述的第二三极管的发射极和所述的第四电阻的第一端相连接，所述的第四电阻的第二端分别与所述的第一电阻的第一端和所述的第二电阻的第二端相连接，所述的多个第三修调电阻串联连接于所述的第一电阻的第二端和所述的第一N型MOS管的漏极之间，所述的多个第三激光熔丝分别并联于对应的第三修调电阻的两端，所述的第一N型MOS管的栅极接VBIAS，所述的第一N型MOS管的源极与所述的第二N型MOS管的源极相连接并接地，所述的第二N型MOS管的漏极分别与所述的第一N型MOS管的漏极、所述的缓冲器的正相输入端和所述的电容的第一端相连接，所述的电容的第二端分别与所述的第二N型MOS管的栅极和所述的运算放大器的输出端相连接，所述的缓冲器的反相输入端与所述的缓冲器的输出端相连接。

在一种较佳的实施方式中，所述的第一三极管、第二三极管和第三三极管均为NPN三极管。

在一种较佳的实施方式中，所述的多个第一修调电阻和多个第三修调电阻均为激光熔丝电阻。

在一种较佳的实施方式中，所述的电路还包括外围电路，所述的外围电路包括第五电阻和第六电阻，所述的缓冲器的反相输入端还与所述的第六电阻的第二端相连接，所述的第六电阻的第一端与所述的第五电阻的第二端相连接并接VREF+，所述的第五电阻的第一端接VDD。

还包括一种通过上述的电路修调带隙基准的方法，包括以下步骤：

(1)对比整机读数和校准源输出电压；

(2)判断精度是否在规定范围内，如果是，则结束校准，否则，继续步骤(3)；

(3)调整电阻的阻值直至读数在规范之内，继续步骤(1)。

在一种较佳的实施方式中，所述的调整电阻的阻值，具体为：

通过烧断数个第一激光熔丝来增大第一电阻和多个第一调整电阻的总阻值以增大基准电压，或通过烧断数个第三激光熔丝来增大第三电阻和多个第三调整电阻的总阻值以减小基准电压。

本发明的带激光熔丝修调的基准电路如图3所示：

包括三极管NPN1、NPN2、NPN3，电阻R1、R1-1、R1-2、…、R1-N、R2、R3、R3-1、R3-2、…、R3-N、R4、R5、R6；电容C1；NMOS管N1、N2；激光熔丝F1-1、F1-2、…、F1-N、F3-1、F3-2、…、F3-N；运放AMP；COM端和VREF+端；缓冲器BUF。

1、三极管NPN1基极和集电极与VDD相连，NPN1发射极和NPN2和NPN3的基极和集电极相连；

2、NPN2的集电极与电阻R4相连；

3、NPN3的集电极与电阻R3-N相连；

4、电阻R3-N通过R3-3与R3-2相连；

5、电阻R3-2通过R3-1与R3相连；

6、电阻R3-N、…、R3-2、R3-1两端分别与F3-N、…、F3-2、F3-1相连；

7、电阻R3通过运放AMP与R4相连，R4另一端与R1相连；

8、电阻R3通过R2与R1相连；

9、电阻R1通过R1-1与R1-2相连；

10、电阻R1-2通过R1-3与R1-N相连；

11、电阻R1-1、R1-2、…、R1-N两端分别与F1-1、F1-2、…、F1-N相连；

12、电阻R1-N分别与NMOS管N1、N2的漏断相连，N1、N2的源端接地，N1的栅端接偏置电压VBIAS，N2的栅端接运放AMP，电阻R1-N通过电容C1与N2的栅端相连；

13、电容C1通过缓冲器BUF与COM端相连；

本发明的外围电路还包括R5和R6：

14、COM端通过电阻R6分别与VREF+端和电阻R5相连；电阻R5另一端连接VDD。

对如图1所示的现有基准电路的基准电压输出公式如下：

以上参数中晶体管VBE、VT和电阻R都容易受到流片工艺的影响导致基准电压存在离散性，由于现有电路R1、R2、R3都为固定电阻，不可调整。本发明可以双向调节基准电压的绝对值，通过激光来烧断熔丝来增大R1来增大基准电压，同样通过激光来烧断熔丝来增大R3来减小基准电压。确定R3-1、R3-2、…、R3-N、R3-1、R3-2、…、R3-N的电阻的大小和比值可以确定激光熔丝的可调范围和步进。

对图1中基准电压对温度特性的公式如下

同样以上参数中晶体管VBE、VT和电阻R都容易受到流片工艺的影响导致温度系数和设计值有偏差，由于现有电路R1、R2、R3都为固定电阻，不可调整。本发明可以通过激光来烧断熔丝来增大R1或者增大R3来双向调整负温度系数和正温度系数，使基准电压的温度特性趋于零。

结合基准电压的输出的绝对值和温度特性，先确定基准电压零温度系数时绝对值，通过对电阻R3和R1进行激光熔丝微调到零温度系数时的绝对值，在可以保证基准电压一致性的基础上做到温度系数最优。设置修调电阻R3-1、R3-2、…、R3-N、R3-1、R3-2、…、R3-N，使基准电压最小步进在±10mV之内便可取消可变电位器的再次人工调整，同时满足工厂批量生产时的规范要求。

生产流程如图4所示，校准开始后，对比整机读数和校准源的输出电压，由于通过修调基准电压输出一致性保证了绝大部分的整机可以直接通过校准，极少部分读数超出规范的整机通过微调分档电阻R6可以校准到读数在规范之内，无需再使用电位器校准，极大的降低成本和提高了效率。

本发明的修调带隙基准的电路及方法的技术方案中，其中所包括的各个功能设备和模块装置均能够对应于实际的具体硬件电路结构，因此这些模块和单元仅利用硬件电路结构就可以实现，不需要辅助以特定的控制软件即可以自动实现相应功能。

采用了该发明中的修调带隙基准的电路及方法，保证了基准电压绝对值输出一致性提高，省去客户生产时的电位器成本和人工校准成本，同时生产效率提升；使基准电压的绝对值可以正向或负向调节，同时也可以对基准电压的温度系数进行双向调节；解决了数字万用表芯片本身由于基准电压受工艺影响导致离散性失效的问题，提升了良率；芯片的面积和成本几乎不受影响，具有广泛的应用范围。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (6)

1.一种修调带隙基准的电路，其特征在于，所述的电路包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第一N型MOS管、第二N型MOS管、运算放大器、缓冲器、电容、多个第一修调电阻、多个第一激光熔丝、多个第三修调电阻和多个第三激光熔丝，所述的多个第一修调电阻与所述的多个第一激光熔丝一一对应，所述的多个第三修调电阻与所述的多个第三激光熔丝一一对应，所述的第一三极管的基极与所述的第一三极管的集电极相连接并接VDD，所述的第一三极管的发射极分别与所述的第二三极管的基极、所述的第三三极管的基极、所述的第二三极管的集电极和所述的第三三极管的集电极相连接，所述的多个第一修调电阻串联连接于所述的第三三极管的发射极和所述的第三电阻的第一端之间，所述的多个第一激光熔丝分别并联于对应的第一修调电阻的两端，所述的第三电阻的第二端分别与所述的运算放大器的正相输入端和所述的第二电阻的第一端相连接相连接，所述的运算放大器的反相输入端分别与所述的第二三极管的发射极和所述的第四电阻的第一端相连接，所述的第四电阻的第二端分别与所述的第一电阻的第一端和所述的第二电阻的第二端相连接，所述的多个第三修调电阻串联连接于所述的第一电阻的第二端和所述的第一N型MOS管的漏极之间，所述的多个第三激光熔丝分别并联于对应的第三修调电阻的两端，所述的第一N型MOS管的栅极接VBIAS，所述的第一N型MOS管的源极与所述的第二N型MOS管的源极相连接并接地，所述的第二N型MOS管的漏极分别与所述的第一N型MOS管的漏极、所述的缓冲器的正相输入端和所述的电容的第一端相连接，所述的电容的第二端分别与所述的第二N型MOS管的栅极和所述的运算放大器的输出端相连接，所述的缓冲器的反相输入端与所述的缓冲器的输出端相连接。

2.根据权利要求1所述的修调带隙基准的电路，其特征在于，所述的第一三极管、第二三极管和第三三极管均为NPN三极管。

3.根据权利要求1所述的修调带隙基准的电路，其特征在于，所述的多个第一修调电阻和多个第三修调电阻均为激光熔丝电阻。

4.根据权利要求1所述的修调带隙基准的电路，其特征在于，所述的电路还包括外围电路，所述的外围电路包括第五电阻和第六电阻，所述的缓冲器的反相输入端还与所述的第六电阻的第二端相连接，所述的第六电阻的第一端与所述的第五电阻的第二端相连接并接VREF+，所述的第五电阻的第一端接VDD。

5.一种通过权利要求1所述的电路修调带隙基准的方法，其特征在于，所述的方法包括以下步骤：

(1)对比整机读数和校准源输出电压；

(2)判断精度是否在规定范围内，如果是，则结束校准，否则，继续步骤(3)；

(3)调整电阻的阻值直至读数在规范之内，继续步骤(1)。

6.根据权利要求5所述的修调带隙基准的方法，其特征在于，所述的调整电阻的阻值，具体为：

通过烧断数个第一激光熔丝来增大第一电阻和多个第一调整电阻的总阻值以增大基准电压，或通过烧断数个第三激光熔丝来增大第三电阻和多个第三调整电阻的总阻值以减小基准电压。