CN105320205B - 一种具有低失调电压高psrr的带隙基准源 - Google Patents

一种具有低失调电压高psrr的带隙基准源 Download PDF

Info

Publication number
CN105320205B
CN105320205B CN201410371561.2A CN201410371561A CN105320205B CN 105320205 B CN105320205 B CN 105320205B CN 201410371561 A CN201410371561 A CN 201410371561A CN 105320205 B CN105320205 B CN 105320205B
Authority
CN
China
Prior art keywords
effect transistor
channel field
pipe
peft
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410371561.2A
Other languages
English (en)
Other versions
CN105320205A (zh
Inventor
苏胜新
杜新纲
杨小坤
原义栋
胡毅
何洋
李振国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Beijing Nanrui Zhixin Micro Electronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
Beijing Nanrui Zhixin Micro Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Beijing Nanrui Zhixin Micro Electronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201410371561.2A priority Critical patent/CN105320205B/zh
Priority to PCT/CN2015/081096 priority patent/WO2016015523A1/zh
Publication of CN105320205A publication Critical patent/CN105320205A/zh
Application granted granted Critical
Publication of CN105320205B publication Critical patent/CN105320205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种具有低失调电压高PSRR的带隙基准源，包括：第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第一电阻、第二电阻、第三电阻、第一双极型晶体管、第二双极型晶体管和电压反馈电路。该具有低失调电压高PSRR的带隙基准源通过采用双层电流镜结构以及增加偏置电阻，降低了各个电流镜之间的沟道长度调制效应的影响，保证了电流倍乘系数的准确性，进而降低了输出电压的失调。

Description

一种具有低失调电压高PSRR的带隙基准源
技术领域
本发明涉及带隙基准源技术领域，具体地，涉及一种具有低失调电压高PSRR的带隙基准源。
背景技术
在集成电路设计中主要分成模拟电路和数字电路两部分。片上带隙电压基准源作为模拟电路的核心模块，它的性能好坏决定着整个模拟电路乃至整个芯片的性能好坏与功能实现。目前应用最广泛、性能指标最好的带隙电压基准都是采用双极型器件实现。它的原理是将正温度系数的电压和负温度系数的电压以一定的系数相叠加来得到近似零温度系数的带隙电压。
随着技术的进步和人们对系统要求指标的提高，系统对带隙电压基准源指标要求也不断提高，特别是在电压输入范围、电路失调、电源电压抑制比和功耗等方面。有些系统电源电压的变化范围很宽(如2.5V～5.5V)，并且要求功耗很低以延长系统工作时间(例如：电池供电系统、双界面IC卡系统等)；有些系统要求较高的电源抑制比可以减小输出基准电压受到系统电源噪声的影响(例如：电源管理系统)；有些系统要求输出基准电压的失调很小(例如：ADC和DAC电路等)。现有的技术方案很难同时满足以上不同的电路系统对带隙电压基准源的要求。
现有的高电源电压抑制比PSRR(Power Supply Rejection Ratio)的电路一般采用图1所示的结构。核心的带隙基准电路由电流镜MP1、MP2、MP3，电阻R3、R4和三极管Q1、Q2组成。环路放大器通过检测B点电压来控制VREG点，使其工作在正确的电压上。该结构采用电压负反馈的方法来实现核心节点电压VREG在很宽的频率范围内的稳定，从而提高了输出电压的电源抑制比。电路的输出电压为：
其中，Vbe2为Q2的基极-发射极电压，VT为热电压，R3为电阻R3的阻值，R4为电阻R4的阻值。
通过对以上现有技术的研究和实际电路系统应用环境的考虑很容易发现现有技术存在以下缺点：
(1)、在现有技术中为了实现很宽的电源电压范围，同时支持高、低电源电压输入，考虑到电路的可靠性和寿命，电路本身必须采用高压器件实现。而高压器件受到其本身高阈值电压的影响，很难支持低电压(如：2.5V)工作状态，或者在低电压条件下性能会有很大的下降。
(2)、在现有的技术中，为了实现很高的电源电压抑制比减小基准电压受到系统电源的影响，一般采用电压级联(例如：共源共栅结构、电源regulator等)和很大的片上滤波电容实现。电压级联会限制输入电压范围，片上滤波电容会占用很大的芯片面积，从而提高芯片的生产成本。
(3)、在式子(1)中输出电压的精度受到电流倍乘因子N的影响，N的变化会导致输出电压的变化，从而影响输出电压的精度。由于A、B两点(Vbe)和E点(VBG)电压差别较大，受到沟道长度调制效应的影响，很难通过电流镜的比例实现精确的倍乘因子N，进而影响输出电压VBG的精度。
发明内容
本发明是为了克服现有技术中带隙基准源受到沟道长度调制效应的影响，输出电压精度不高的缺陷，根据本发明的一个方面，提出一种低功耗高PSRR带隙基准源。
根据本发明实施例的一种低功耗高PSRR带隙基准源，包括：第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第一电阻、第二电阻、第三电阻、第一双极型晶体管、第二双极型晶体管和电压反馈电路；
第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管和第四P沟道场效应管组成电流镜；第一P沟道场效应管的宽长比与第二P沟道场效应管的宽长比的比值为1:N，且第一电阻的阻值与第二电阻的阻值的比值为N:1；
第一P沟道场效应管的栅极与第二P沟道场效应管的栅极相连，并与第三P沟道场效应管的漏极相连；第三P沟道场效应管的栅极与第四P沟道场效应管的栅极相连，并与第一电阻和第三电阻的连接节点相连；
第一P沟道场效应管的漏极与第三P沟道场效应管的源极相连，第二P沟道场效应管的漏极与第四P沟道场效应管的源极相连；
第三P沟道场效应管的漏极依次通过第一电阻、第三电阻与第一双极型晶体管的发射极相连；
第四P沟道场效应管的漏极通过第二电阻与第二双极型晶体管的发射极相连，且第四P沟道场效应管的漏极还与电压输出端相连；
第一双极型晶体管的基极与第二双极型晶体管的基极相连并接地，第一双极型晶体管的集电极与第二双极型晶体管的集电极相连并接地；
电压反馈电路的电压反馈输入端与第四P沟道场效应管的漏极相连，电压反馈输出端分别与第一P沟道场效应管的源极、第二P沟道场效应管的源极相连；电压反馈电路用于根据第四P沟道场效应管的漏极电压确定输出反馈电压，控制第三P沟道场效应管的漏极电压与第四P沟道场效应管的漏极电压相等。
在上述技术方案中，第一双极型晶体管与第二双极型晶体管的发射极面积之比为M:1；
电压输出端的输出电压为：
其中，Vbe2为第二双极型晶体管的基极-发射极电压，VT为热电压，R2为第二电阻的阻值，R3为第三电阻的阻值。
在上述技术方案中，电压反馈电路包括：第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第九P沟道场效应管、第十P沟道场效应管、第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管、第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、第七N沟道场效应管、第四电阻、补偿电容；
第九P沟道场效应管的源极与第十P沟道场效应管的源极相连并接外部电源，第九P沟道场效应管的栅极与第十P沟道场效应管的栅极相连并与第十P沟道场效应管的漏极相连，第十P沟道场效应管的漏极还与第三N沟道场效应管的漏极相连；第九P沟道场效应管与第十P沟道场效应管组成电流镜；
第九P沟道场效应管的漏极为电压反馈输出端，并分别与第五P沟道场效应管的源极、第六P沟道场效应管的源极相连；
第五P沟道场效应管的栅极与第二P沟道场效应管的栅极相连；
第六P沟道场效应管的栅极为电压反馈输入端，与第四P沟道场效应管的漏极相连；
第七P沟道场效应管的栅极、第八P沟道场效应管的栅极分别与第四P沟道场效应管的栅极相连；
第五P沟道场效应管的漏极与第七P沟道场效应管的源极相连，第六P沟道场效应管的漏极与第八P沟道场效应管的源极相连；
第七P沟道场效应管的漏极与第一N沟道场效应管的栅极、第二N沟道场效应管的栅极和第三N沟道场效应管的栅极相连；第七P沟道场效应管的漏极还通过第四电阻与第一N沟道场效应管漏极相连的；
第八P沟道场效应管的漏极分别与第二N沟道场效应管的漏极、第七N沟道场效应管的栅极相连；第七N沟道场效应管的漏极与第九P沟道场效应管的漏极相连，且第七N沟道场效应管的源极接地；
第一N沟道场效应管的源极与第四N沟道场效应管的漏极相连，第二N沟道场效应管的源极与第五N沟道场效应管的漏极相连，第三N沟道场效应管的源极与第六N沟道场效应管的漏极相连；
第四N沟道场效应管的栅极、第五N沟道场效应管的栅极、第六N沟道场效应管的栅极分别相连，并与第一N沟道场效应管的漏极相连；
第四N沟道场效应管的源极、第五N沟道场效应管的源极、第六N沟道场效应管的源极分别相连且接地；
补偿电容的一端与第八P沟道场效应管的漏极相连、另一端与第九P沟道场效应管的漏极相连。
在上述技术方案中，第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管、第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、第九P沟道场效应管、第十P沟道场效应管为可承受高电源电压的晶体管；
第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第七N沟道场效应管为低电源电压、低阈值电压的晶体管。
在上述技术方案中，补偿电容为片内电容，且补偿电容的下极板与第八P沟道场效应管的漏极相连、上极板与第九P沟道场效应管的漏极相连。
在上述技术方案中，电压反馈电路包括：第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第九P沟道场效应管、第十P沟道场效应管、第十一P沟道场效应管、第十二P沟道场效应管、第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管、第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、补偿电容；
第十一P沟道场效应管的源极与第十二P沟道场效应管的源极相连并接外部电源，第十一P沟道场效应管的栅极与第十二P沟道场效应管的栅极相连并与第十二P沟道场效应管的漏极相连，第十二P沟道场效应管的漏极还与第六N沟道场效应管的漏极相连；第十一P沟道场效应管与第十二P沟道场效应管组成电流镜；
第十一P沟道场效应管的漏极为电压反馈输出端，并分别与第五P沟道场效应管的源极、第六P沟道场效应管的源极、第七P沟道场效应管的源极相连；
第五P沟道场效应管的栅极与第六P沟道场效应管的栅极相连，并与第二P沟道场效应管的栅极相连；第七P沟道场效应管的栅极为电压反馈输入端，与第四P沟道场效应管的漏极相连；
第五P沟道场效应管的栅极的漏极与第八P沟道场效应管的源极相连，第六P沟道场效应管的栅极的漏极与第九P沟道场效应管的源极相连，第七P沟道场效应管的栅极的漏极与第十P沟道场效应管的源极相连；
第八P沟道场效应管的栅极、第九P沟道场效应管的栅极、第十P沟道场效应管的栅极分别相连，并与第四P沟道场效应管的栅极相连；
第八P沟道场效应管的漏极分别与第四N沟道场效应管的漏极和栅极相连；第九P沟道场效应管的漏极分别与第一N沟道场效应管的漏极、第二N沟道场效应管的栅极相连；第十P沟道场效应管的漏极分别与第二N沟道场效应管的漏极、第三N沟道场效应管的栅极相连；第三N沟道场效应管的源极接地；
第一N沟道场效应管的栅极与第二N沟道场效应管的源极相连，且第一N沟道场效应管的源极接地；第二N沟道场效应管的源极与第五N沟道场效应管的漏极相连；第一N沟道场效应管和第二N沟道场效应管组成Gainboost结构；
第四N沟道场效应管的栅极、第五N沟道场效应管的栅极、第六N沟道场效应管的栅极分别相连；第四N沟道场效应管的源极、第五N沟道场效应管的源极、第六N沟道场效应管的源极分别相连且接地；
补偿电容的一端与第十P沟道场效应管的漏极相连、另一端与第十一P沟道场效应管的漏极相连。
在上述技术方案中，第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、第十一P沟道场效应管、第十二P沟道场效应管为可承受高电源电压的晶体管；
第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第九P沟道场效应管、第十P沟道场效应管、第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管为低电源电压、低阈值电压的晶体管。
在上述技术方案中，补偿电容为片内电容，且补偿电容的下极板与第十P沟道场效应管的漏极相连、上极板与第十一P沟道场效应管的漏极相连。
本发明实施例提供的一种低失调电压高PSRR带隙基准源中，加入第三P沟道场效应管MP3、第四P沟道场效应管MP4和第一电阻R1，将单层电路镜换成带自偏置电阻(即第一电阻R1)的双层电流镜结构，从而降低了各个电流镜场效应管之间的沟道长度调制效应的影响，保证了电流倍乘系数(N)的准确性，进而降低了输出电压的失调。该结构具有低功耗、低失调电压、高电源抑制比PSRR和宽的电源电压输入范围等特点。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中的高电源电压抑制比电路的电路图；
图2为本发明实施例中低失调电压高PSRR带隙基准源的电路结构图；
图3为实施例一中低失调电压高PSRR带隙基准源的电路结构图；
图4为实施例二中低失调电压高PSRR带隙基准源的电路结构图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
根据本发明实施例，提供了一种具有低失调电压高PSRR的带隙基准源，图2为该低失调电压高PSRR带隙基准源的电路图，具体包括：
第一P沟道场效应管MP1、第二P沟道场效应管MP2、第三P沟道场效应管MP3、第四P沟道场效应管MP4、第一电阻R1、第二电阻R2、第三电阻R3、第一双极型晶体管Q1、第二双极型晶体管Q2和电压反馈电路10。
具体的，第一P沟道场效应管MP1、第二P沟道场效应管MP2、第三P沟道场效应管MP3和第四P沟道场效应管MP4组成电流镜；其中，第一P沟道场效应管MP1的宽长比与第二P沟道场效应管MP2的宽长比的比值为1:N，且第一电阻R1的阻值R1与第二电阻R2的阻值R2的比值为N:1。
如图2所示，第一P沟道场效应管MP1的栅极与第二P沟道场效应管MP2的栅极相连，并与第三P沟道场效应管MP3的漏极(即图2中的节点C)相连；第三P沟道场效应管MP3的栅极与第四P沟道场效应管MP4的栅极相连，并与第一电阻R1和第三电阻R3的连接节点(即图2中的节点A)相连。
第一P沟道场效应管MP1的漏极与第三P沟道场效应管MP3的源极相连，第二P沟道场效应管MP2的漏极与第四P沟道场效应管MP4的源极相连；第三P沟道场效应管MP3的漏极依次通过第一电阻R1、第三电阻R3与第一双极型晶体管Q1的发射极相连。
第四P沟道场效应管MP4的漏极(即图2中的节点D)通过第二电阻R2与第二双极型晶体管Q2的发射极(即图2中的节点B)相连，且第四P沟道场效应管MP4的漏极还与电压输出端VBG相连。
第一双极型晶体管Q1的基极与第二双极型晶体管Q2的基极相连并接地，第一双极型晶体管Q1的集电极与第二双极型晶体管Q2的集电极相连并接地；
电压反馈电路10的电压反馈输入端Vf与第四P沟道场效应管MP4的漏极相连，电压反馈输出端VREG分别与第一P沟道场效应管MP1的源极、第二P沟道场效应管MP2的源极相连；电压反馈电路10用于根据第四P沟道场效应管MP4的漏极电压确定输出反馈电压，控制第三P沟道场效应管MP3的漏极电压(即节点C处的电压)与第四P沟道场效应管MP4的漏极电压(即节点D处的电压)相等。
下面详细介绍该电路的工作原理。
如图2所示，第一P沟道场效应管MP1的宽长比与第二P沟道场效应管MP2的宽长比的比值为1:N，且第一电阻R1的阻值R1与第二电阻R2的阻值R2的比值为N:1，第一双极型晶体管Q1与第二双极型晶体管Q2的发射极面积之比为M:1。
电压反馈电路10根据第四P沟道场效应管MP4的漏极电压(即节点D处的电压)确定输出反馈电压VREG，使VREG的电压保持在正确的电压上；控制第三P沟道场效应管MP3的漏极电压与第四P沟道场效应管MP4的漏极电压相等，从而保证节点C与节点D两点的电压相等。
由于第一P沟道场效应管MP1的宽长比与第二P沟道场效应管MP2的宽长比的比值为1:N，则流过第一P沟道场效应管MP1和第二P沟道场效应管MP2两条支路的电流的比值也为1:N。又由于R1:R2＝N:1，则流过MP1和MP2两条支路的电流分别在电阻R1和R2上产生的压降相等。由于C、D两点电压相等，所以A、B两点电压也相等。因此，流过电阻R1、R3、MP5和MP1的电流为：
其中，Vbe2为第二双极型晶体管Q2的基极-发射极电压(即Q2发射极与Q2基极之间的电压)，Vbe1为第一双极型晶体管Q1的基极-发射极电压，R3为第三电阻R3的阻值。
由于流过MP2的电流是流过MP1的电流的N倍，所以电阻R2上产生的压降为：
由于流过Q2的电流是流过Q1电流的N倍，又由于，第一双极型晶体管Q1与第二双极型晶体管Q2的发射极面积之比为M:1，所以Q2的电流密度是Q1电流密度的M×N倍。所以：
Vbe2-Vbe1＝VT×ln(M×N) (4)
其中，VT为热电压，VT＝KT/q；K为波尔兹曼常数，T为绝对温度，q为电子电荷。联立式子(2)、式子(3)和式子(4)，得到：
其中，Vbe2为负温度系数，VT为正温度系数，且：
因此，适当的选取式子(5)中VT的系数，即适当选取M、N、R2、R3的值，即可以得到近似零温度系数的VBG电压。
与传统的单层电流镜结构相比，在本发明实施例提供的一种具有低失调电压高PSRR的带隙基准源中，加入第三P沟道场效应管MP3、第四P沟道场效应管MP4和第一电阻R1，将单层电路镜换成带自偏置电阻(即第一电阻R1)的双层电流镜结构，从而降低了各个电流镜场效应管之间的沟道长度调制效应的影响，保证了电流倍乘系数(N)的准确性，进而降低了输出电压的失调。该结构具有低功耗、低失调电压、高电源抑制比PSRR和宽的电源电压输入范围等特点。
第一电阻R1用于偏置第一P沟道场效应管MP1和第三P沟道场效应管MP3，使二者工作在饱和区。加入第二电阻R2，平衡了第一P沟道场效应管MP1和第二P沟道场效应管MP2两条支路的电流镜状态，同时也可以调节正温度系数电压，使带隙基准电压可以直接由D点输出。当保证了C点和D点电压相等的同时，A点和B点的电压也相等。这样不仅使带隙基准电压会实时受到负反馈环路的调节，提高了其对电源的PSRR，而且相对于图1中的带隙基准源还减少了一条电流偏置，降低了电路功耗。
下面通过两个实施例详细介绍该低功耗高PSRR带隙基准源的结构。
实施例一
参见图3所示，在实施例一中，电压反馈电路包括：第五P沟道场效应管MP5、第六P沟道场效应管MP6、第七P沟道场效应管MP7、第八P沟道场效应管MP8、第九P沟道场效应管MP9、第十P沟道场效应管MP10、第一N沟道场效应管MN1、第二N沟道场效应管MN2、第三N沟道场效应管MN3、第四N沟道场效应管MN4、第五N沟道场效应管MN5、第六N沟道场效应管MN6、第七N沟道场效应管MN7、第四电阻R4、补偿电容Cc。
具体的，参见图3所示，第九P沟道场效应管MP9的源极与第十P沟道场效应管MP10的源极相连并接外部电源，第九P沟道场效应管MP9的栅极与第十P沟道场效应管MP10的栅极相连并与第十P沟道场效应管MP10的漏极(即节点F)相连，第十P沟道场效应管MP10的漏极还与第三N沟道场效应管MN3的漏极相连；第九P沟道场效应管MP9与第十P沟道场效应管MP10组成电流镜。
第九P沟道场效应管MP9的漏极为电压反馈输出端，并分别与第五P沟道场效应管MP5的源极、第六P沟道场效应管MP6的源极相连。
第五P沟道场效应管MP5的栅极与第二P沟道场效应管的栅极相连。
第六P沟道场效应管MP6的栅极为电压反馈输入端，与第四P沟道场效应管的漏极(即图3中的节点D)相连。
第七P沟道场效应管MP7的栅极、第八P沟道场效应管MP8的栅极分别与第四P沟道场效应管的栅极相连。
第五P沟道场效应管MP5的漏极与第七P沟道场效应管MP7的源极相连，第六P沟道场效应管MP6的漏极与第八P沟道场效应管MP8的源极相连。
第七P沟道场效应管MP7的漏极(即图3中的节点H)与第一N沟道场效应管MN1的栅极、第二N沟道场效应管MN2的栅极和第三N沟道场效应管MN3的栅极相连；第七P沟道场效应管MP7的漏极还通过第四电阻R4与第一N沟道场效应管MN1漏极(即图3中的节点G)相连的。
第八P沟道场效应管MP8的漏极(即图3中的节点E)分别与第二N沟道场效应管MN2的漏极、第七N沟道场效应管MN7的栅极相连；第七N沟道场效应管MN7的漏极与第九P沟道场效应管MP9的漏极相连，且第七N沟道场效应管MN7的源极接地。
第一N沟道场效应管MN1的源极与第四N沟道场效应管MN4的漏极相连，第二N沟道场效应管MN2的源极与第五N沟道场效应管MN5的漏极相连，第三N沟道场效应管MN3的源极与第六N沟道场效应管MN6的漏极相连。
第四N沟道场效应管MN4的栅极、第五N沟道场效应管MN5的栅极、第六N沟道场效应管MN6的栅极分别相连，并与第一N沟道场效应管MN1的漏极相连。
第四N沟道场效应管MN4的源极、第五N沟道场效应管MN5的源极、第六N沟道场效应管MN6的源极分别相连且接地。
补偿电容Cc的一端与第八P沟道场效应管MP8的漏极相连、另一端与第九P沟道场效应管MP9的漏极相连。
在实施例一中，补偿电容Cc具体为片内电容，且补偿电容Cc的下极板与第八P沟道场效应管MP8的漏极相连、上极板与第九P沟道场效应管MP9的漏极相连。
该电压反馈电路的工作原理具体如下：
第七P沟道场效应管MP7的漏极检测D点电压变化，并与第八P沟道场效应管MP8、第二N沟道场效应管MN2、第五N沟道场效应管MN5组成Cascode(共源共栅)电压放大器，将D点的电压变化放大。被放大的电压通过第七N沟道场效应管MN7反馈到VREG端，使得VREG保持在正确的电压上，并保证C、D两点的电压相等。该结构采用电压负反馈的方法实现核心节点VREG在很宽的频率范围内稳定；同时，电流镜MP9、MP10和场效应管MN3、MN6组成内部regulator对电源电压与VREG进行隔离，从而提高VREG对电源VDD的电源抑制比PSRR。
此外，在实施例一中，MN1、MN2、MN4、MN5和电阻R4采用电阻自偏置共源共栅结构，在保证E点高阻抗的同时，减少了环路放大器的电流偏置支路个数。同时MN3和MN6组成的共源共栅放大器可以直接采用电阻自偏置支路进行偏置，MN3和MN6组成的共源共栅放大器增大了F点对地的输出阻抗，使F点(即MP9的栅极)对电源的跟随特性更好，优化了VREG对VDD的电源抑制比，进而优化了VBG对电源VDD的PSRR。
优选的，第一N沟道场效应管MN1、第二N沟道场效应管MN2、第三N沟道场效应管MN3、第四N沟道场效应管MN4、第五N沟道场效应管MN5、第六N沟道场效应管MN6、第九P沟道场效应管MP9、第十P沟道场效应管MP10为可承受高电源电压的晶体管；第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管MP5、第六P沟道场效应管MP6、第七P沟道场效应管MP7、第八P沟道场效应管MP8、第七N沟道场效应管MN7为低电源电压、低阈值电压的晶体管。
采用低阈值电压的晶体管，可以将VREG的电压调到很低而保证所有管子都工作的饱和区。VREG的降低，可以使电路在更低VDD电压下正常工作。而只有高压管MP9、MP10能够“看到”高的电源电压输入，保证了在高电源电压输入的情况下低电压管子不会被击穿。为了保证镜像的准确性，MN1、MN2、MN3、MN4、MN5和MN6都采用同种类型的晶体管。
实施例二
在实施例二中，参见图4所示，电压反馈电路包括：第五P沟道场效应管MP5、第六P沟道场效应管MP6、第七P沟道场效应管MP7、第八P沟道场效应管MP8、第九P沟道场效应管MP9、第十P沟道场效应管MP10、第十一P沟道场效应管MP11、第十二P沟道场效应管MP12、第一N沟道场效应管MN1、第二N沟道场效应管MN2、第三N沟道场效应管MN3、第四N沟道场效应管MN4、第五N沟道场效应管MN5、第六N沟道场效应管MN6、补偿电容Cc。
第十一P沟道场效应管MP11的源极与第十二P沟道场效应管MP12的源极相连并接外部电源，第十一P沟道场效应管MP11的栅极与第十二P沟道场效应管MP12的栅极相连并与第十二P沟道场效应管MP12的漏极相连，第十二P沟道场效应管MP12的漏极还与第六N沟道场效应管MN6的漏极相连；第十一P沟道场效应管MP11与第十二P沟道场效应管MP12组成电流镜。
第十一P沟道场效应管MP11的漏极为电压反馈输出端，并分别与第五P沟道场效应管MP5的源极、第六P沟道场效应管MP6的源极、第七P沟道场效应管MP7的源极相连。
第五P沟道场效应管MP5的栅极与第六P沟道场效应管MP6的栅极相连，并与第二P沟道场效应管的栅极相连；第七P沟道场效应管MP7的栅极为电压反馈输入端，与第四P沟道场效应管的漏极相连。
第五P沟道场效应管MP5的栅极的漏极与第八P沟道场效应管MP8的源极相连，第六P沟道场效应管MP6的栅极的漏极与第九P沟道场效应管MP9的源极相连，第七P沟道场效应管MP7的栅极的漏极与第十P沟道场效应管MP10的源极相连。
第八P沟道场效应管MP8的栅极、第九P沟道场效应管MP9的栅极、第十P沟道场效应管MP10的栅极分别相连，并与第四P沟道场效应管的栅极相连。
第八P沟道场效应管MP8的漏极分别与第四N沟道场效应管MN4的漏极和栅极相连；第九P沟道场效应管MP9的漏极分别与第一N沟道场效应管MN1的漏极、第二N沟道场效应管MN2的栅极相连；第十P沟道场效应管MP10的漏极分别与第二N沟道场效应管MN2的漏极、第三N沟道场效应管MN3的栅极相连；第三N沟道场效应管MN3的源极接地。
第一N沟道场效应管MN1的栅极与第二N沟道场效应管MN2的源极相连，且第一N沟道场效应管MN1的源极接地；第二N沟道场效应管MN2的源极与第五N沟道场效应管MN5的漏极相连；第一N沟道场效应管MN1和第二N沟道场效应管MN2组成Gainboost结构。
第四N沟道场效应管MN4的栅极、第五N沟道场效应管MN5的栅极、第六N沟道场效应管MN6的栅极分别相连；第四N沟道场效应管MN4的源极、第五N沟道场效应管MN5的源极、第六N沟道场效应管MN6的源极分别相连且接地。
补偿电容Cc的一端与第十P沟道场效应管MP10的漏极相连、另一端与第十一P沟道场效应管MP11的漏极相连。具体的，补偿电容Cc可以为片内电容，且补偿电容Cc的下极板与第十P沟道场效应管MP10的漏极相连、上极板与第十一P沟道场效应管MP11的漏极相连。
第十三P沟道场效应管MP13、第十四P沟道场效应管MP14组成的电流镜以及第六N沟道场效应管MN6组成内部regulator，产生稳定电压VREG，对电源电压VDD与VREG进行隔离。
该电压反馈电路的工作原理具体如下：
第七P沟道场效应管MP7采集节点D电压变化，并与第十P沟道场效应管MP10、第二N沟道场效应管MN2、第五N沟道场效应管MN5组成Cascode(共源共栅)电压放大器，将D点的电压变化放大。被放大的电压通过第三N沟道场效应管MN3反馈到VREG端，使得VREG保持在正确的电压上，并保证C、D两点的电压相等。该结构采用电压负反馈的方法实现核心节点VREG在很宽的频率范围内稳定，从而可以提高输出电压VBG的电源抑制比PSRR。
第五P沟道场效应管MP5和第八P沟道场效应管MP8通过第四N沟道场效应管MN4为第五N沟道场效应管MN5、第六N沟道场效应管MN6提供偏置。第六P沟道场效应管MP6和第九P沟道场效应管MP9为第二N沟道场效应管MN2提供偏置。
在实施例二中，通过加入第八P沟道场效应管MP8和第九P沟道场效应管MP9，也将单层电流镜换成带自偏置电阻的双层电流镜结构。从而降低了各个电流镜之间的沟道长度调制效应的影响，可以保证了电流倍乘系数(N)的准确性，并进而降低了输出电压VBG的失调。同时，该电压反馈电路采用电压负反馈的方法实现核心节点VREG在很宽的频率范围内稳定，使得VREG保持在正确的电压上，并保证C、D两点的电压相等，可以提高输出电压VBG的电源抑制比PSRR。
此外，在实施例二中，第一N沟道场效应管MN1的栅极与第二N沟道场效应管MN2的源极相连。此时，第一N沟道场效应管MN1和第二N沟道场效应管MN2组成Gainboost结构。
MN1和MN2采用Gainboost结构，提高了F点的输出阻抗；同时MP2和MP5组成Cascode电流镜也提高了D点的输出阻抗；输出阻抗的提高，增大了环路增益，减小了C、D两点的增益误差，从而进一步降低了增益误差对输出电压失调的影响。
优选的，第四N沟道场效应管MN4、第五N沟道场效应管MN5、第六N沟道场效应管MN6、第十一P沟道场效应管MP11、第十二P沟道场效应管MP12为可承受高电源电压的晶体管；第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管MP5、第六P沟道场效应管MP6、第七P沟道场效应管MP7、第八P沟道场效应管MP8、第九P沟道场效应管MP9、第十P沟道场效应管MP10、第一N沟道场效应管MN1、第二N沟道场效应管MN2、第三N沟道场效应管MN3为低电源电压、低阈值电压的晶体管。
采用低阈值电压的晶体管，可以将VREG的电压调到很低而保证所有管子都工作的饱和区。VREG的降低，可以使电路在更低VDD电压下正常工作。而只有高压管MP11、MP12能够“看到”高的电源电压输入，保证了在高电源电压输入的情况下低电压管子不会被击穿。为了保证镜像的准确性，MN4、MN5和MN6都采用同种类型的晶体管。
本发明能有多种不同形式的具体实施方式，上面以图2-图4为例结合附图对本发明的技术方案作举例说明，这并不意味着本发明所应用的具体实例只能局限在特定的流程或实施例结构中，本领域的普通技术人员应当了解，上文所提供的具体实施方案只是多种优选用法中的一些示例，任何体现本发明权利要求的实施方式均应在本发明技术方案所要求保护的范围之内。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种具有低失调电压高PSRR的带隙基准源，其特征在于，包括：第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第一电阻、第二电阻、第三电阻、第一双极型晶体管、第二双极型晶体管和电压反馈电路；
所述第一P沟道场效应管、所述第二P沟道场效应管、所述第三P沟道场效应管和所述第四P沟道场效应管组成电流镜；所述第一P沟道场效应管的宽长比与所述第二P沟道场效应管的宽长比的比值为1:N，且所述第一电阻的阻值与所述第二电阻的阻值的比值为N:1；
所述第一P沟道场效应管的栅极与所述第二P沟道场效应管的栅极相连，并与所述第三P沟道场效应管的漏极相连；所述第三P沟道场效应管的栅极与所述第四P沟道场效应管的栅极相连，并与所述第一电阻和所述第三电阻的连接节点相连；
所述第一P沟道场效应管的漏极与所述第三P沟道场效应管的源极相连，所述第二P沟道场效应管的漏极与所述第四P沟道场效应管的源极相连；
所述第三P沟道场效应管的漏极依次通过所述第一电阻、所述第三电阻与所述第一双极型晶体管的发射极相连；
所述第四P沟道场效应管的漏极通过所述第二电阻与所述第二双极型晶体管的发射极相连，且所述第四P沟道场效应管的漏极还与电压输出端相连；
所述第一双极型晶体管的基极与所述第二双极型晶体管的基极相连并接地，所述第一双极型晶体管的集电极与所述第二双极型晶体管的集电极相连并接地；
所述电压反馈电路的电压反馈输入端与所述第四P沟道场效应管的漏极相连，电压反馈输出端分别与所述第一P沟道场效应管的源极、所述第二P沟道场效应管的源极相连；所述电压反馈电路用于根据所述第四P沟道场效应管的漏极电压确定输出反馈电压，控制所述第三P沟道场效应管的漏极电压与所述第四P沟道场效应管的漏极电压相等。
2.根据权利要求1所述的带隙基准源，其特征在于，所述第一双极型晶体管与所述第二双极型晶体管的发射极面积之比为M:1；
所述电压输出端的输出电压为：
V B G = V b e 2 + R 2 R 3 × N × l n ( M × N ) × V T ;
其中，Vbe2为第二双极型晶体管的基极-发射极电压，VT为热电压，R2为第二电阻的阻值，R3为第三电阻的阻值。
3.根据权利要求1或2所述的带隙基准源，其特征在于，所述电压反馈电路包括：第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第九P沟道场效应管、第十P沟道场效应管、第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管、第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、第七N沟道场效应管、第四电阻、补偿电容；
所述第九P沟道场效应管的源极与所述第十P沟道场效应管的源极相连并接外部电源，所述第九P沟道场效应管的栅极与所述第十P沟道场效应管的栅极相连并与所述第十P沟道场效应管的漏极相连，所述第十P沟道场效应管的漏极还与所述第三N沟道场效应管的漏极相连；所述第九P沟道场效应管与所述第十P沟道场效应管组成电流镜；
所述第九P沟道场效应管的漏极为电压反馈输出端，并分别与所述第五P沟道场效应管的源极、所述第六P沟道场效应管的源极相连；
所述第五P沟道场效应管的栅极与所述第二P沟道场效应管的栅极相连；
所述第六P沟道场效应管的栅极为电压反馈输入端，与所述第四P沟道场效应管的漏极相连；
所述第七P沟道场效应管的栅极、所述第八P沟道场效应管的栅极分别与所述第四P沟道场效应管的栅极相连；
所述第五P沟道场效应管的漏极与所述第七P沟道场效应管的源极相连，所述第六P沟道场效应管的漏极与所述第八P沟道场效应管的源极相连；
所述第七P沟道场效应管的漏极与所述第一N沟道场效应管的栅极、所述第二N沟道场效应管的栅极和所述第三N沟道场效应管的栅极相连；所述第七P沟道场效应管的漏极还通过所述第四电阻与所述第一N沟道场效应管漏极相连；
所述第八P沟道场效应管的漏极分别与所述第二N沟道场效应管的漏极、所述第七N沟道场效应管的栅极相连；所述第七N沟道场效应管的漏极与所述第九P沟道场效应管的漏极相连，且所述第七N沟道场效应管的源极接地；
所述第一N沟道场效应管的源极与所述第四N沟道场效应管的漏极相连，所述第二N沟道场效应管的源极与所述第五N沟道场效应管的漏极相连，所述第三N沟道场效应管的源极与所述第六N沟道场效应管的漏极相连；
所述第四N沟道场效应管的栅极、所述第五N沟道场效应管的栅极、所述第六N沟道场效应管的栅极分别相连，并与所述第一N沟道场效应管的漏极相连；
所述第四N沟道场效应管的源极、所述第五N沟道场效应管的源极、所述第六N沟道场效应管的源极分别相连且接地；
所述补偿电容的一端与所述第八P沟道场效应管的漏极相连、另一端与所述第九P沟道场效应管的漏极相连。
4.根据权利要求3所述的带隙基准源，其特征在于，所述第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管、第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、第九P沟道场效应管、第十P沟道场效应管为可承受高电源电压的晶体管；
所述第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第七N沟道场效应管为低电源电压、低阈值电压的晶体管。
5.根据权利要求3所述的带隙基准源，其特征在于，所述补偿电容为片内电容，且所述补偿电容的下极板与所述第八P沟道场效应管的漏极相连、上极板与所述第九P沟道场效应管的漏极相连。
6.根据权利要求1或2所述的带隙基准源，其特征在于，所述电压反馈电路包括：第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第九P沟道场效应管、第十P沟道场效应管、第十一P沟道场效应管、第十二P沟道场效应管、第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管、第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、补偿电容；
所述第十一P沟道场效应管的源极与所述第十二P沟道场效应管的源极相连并接外部电源，所述第十一P沟道场效应管的栅极与所述第十二P沟道场效应管的栅极相连并与所述第十二P沟道场效应管的漏极相连，所述第十二P沟道场效应管的漏极还与所述第六N沟道场效应管的漏极相连；所述第十一P沟道场效应管与所述第十二P沟道场效应管组成电流镜；
所述第十一P沟道场效应管的漏极为电压反馈输出端，并分别与所述第五P沟道场效应管的源极、所述第六P沟道场效应管的源极、所述第七P沟道场效应管的源极相连；
所述第五P沟道场效应管的栅极与所述第六P沟道场效应管的栅极相连，并与所述第二P沟道场效应管的栅极相连；所述第七P沟道场效应管的栅极为电压反馈输入端，与所述第四P沟道场效应管的漏极相连；
所述第五P沟道场效应管的漏极与所述第八P沟道场效应管的源极相连，所述第六P沟道场效应管的漏极与所述第九P沟道场效应管的源极相连，所述第七P沟道场效应管的漏极与所述第十P沟道场效应管的源极相连；
所述第八P沟道场效应管的栅极、所述第九P沟道场效应管的栅极、所述第十P沟道场效应管的栅极分别相连，并与所述第四P沟道场效应管的栅极相连；
所述第八P沟道场效应管的漏极分别与所述第四N沟道场效应管的漏极和栅极相连；所述第九P沟道场效应管的漏极分别与所述第一N沟道场效应管的漏极、所述第二N沟道场效应管的栅极相连；所述第十P沟道场效应管的漏极分别与所述第二N沟道场效应管的漏极、所述第三N沟道场效应管的栅极相连；所述第三N沟道场效应管的源极接地，所述第三N沟道场效应管的漏极与所述第十一P沟道场效应管的漏极相连；
所述第一N沟道场效应管的栅极与所述第二N沟道场效应管的源极相连，且所述第一N沟道场效应管的源极接地；所述第二N沟道场效应管的源极与所述第五N沟道场效应管的漏极相连；所述第一N沟道场效应管和所述第二N沟道场效应管组成Gainboost结构；
所述第四N沟道场效应管的栅极、所述第五N沟道场效应管的栅极、所述第六N沟道场效应管的栅极分别相连；所述第四N沟道场效应管的源极、所述第五N沟道场效应管的源极、所述第六N沟道场效应管的源极分别相连且接地；
所述补偿电容的一端与所述第十P沟道场效应管的漏极相连、另一端与所述第十一P沟道场效应管的漏极相连。
7.根据权利要求6所述的带隙基准源，其特征在于，所述第四N沟道场效应管、第五N沟道场效应管、第六N沟道场效应管、第十一P沟道场效应管、第十二P沟道场效应管为可承受高电源电压的晶体管；
所述第一P沟道场效应管、第二P沟道场效应管、第三P沟道场效应管、第四P沟道场效应管、第五P沟道场效应管、第六P沟道场效应管、第七P沟道场效应管、第八P沟道场效应管、第九P沟道场效应管、第十P沟道场效应管、第一N沟道场效应管、第二N沟道场效应管、第三N沟道场效应管为低电源电压、低阈值电压的晶体管。
8.根据权利要求6所述的带隙基准源，其特征在于，所述补偿电容为片内电容，且所述补偿电容的下极板与所述第十P沟道场效应管的漏极相连、上极板与所述第十一P沟道场效应管的漏极相连。
CN201410371561.2A 2014-07-30 2014-07-30 一种具有低失调电压高psrr的带隙基准源 Active CN105320205B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410371561.2A CN105320205B (zh) 2014-07-30 2014-07-30 一种具有低失调电压高psrr的带隙基准源
PCT/CN2015/081096 WO2016015523A1 (zh) 2014-07-30 2015-06-09 一种具有低失调电压高psrr的带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410371561.2A CN105320205B (zh) 2014-07-30 2014-07-30 一种具有低失调电压高psrr的带隙基准源

Publications (2)

Publication Number Publication Date
CN105320205A CN105320205A (zh) 2016-02-10
CN105320205B true CN105320205B (zh) 2017-03-08

Family

ID=55216740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410371561.2A Active CN105320205B (zh) 2014-07-30 2014-07-30 一种具有低失调电压高psrr的带隙基准源

Country Status (2)

Country Link
CN (1) CN105320205B (zh)
WO (1) WO2016015523A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347323A (zh) * 2018-11-28 2019-02-15 湖南国科微电子股份有限公司 一种电源电路、直流电源及电子器件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272796B (zh) * 2016-04-07 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种带隙基准电路
CN106026948B (zh) * 2016-05-16 2019-02-12 华南理工大学 一种高电容驱动低功耗cmos跨阻放大器
CN106020323A (zh) * 2016-08-17 2016-10-12 电子科技大学 一种低功耗cmos基准源电路
CN107037851B (zh) * 2016-12-15 2018-09-28 上海力声特医学科技有限公司 基准电压源电压抑制电路及其植入集成电路和人工耳蜗
CN106656111B (zh) * 2016-12-27 2020-11-13 北京集创北方科技股份有限公司 环形振荡器
CN107491133B (zh) * 2017-09-08 2018-11-16 北京智芯微电子科技有限公司 一种带隙基准电压源
CN107807704B (zh) * 2017-10-31 2023-05-30 成都锐成芯微科技股份有限公司 一种高电源抑制比电流偏置电路
CN108462227B (zh) * 2018-03-07 2023-11-21 深圳市亿道数码技术有限公司 实现DC和Micro USB双充电的控制系统
CN108563280B (zh) * 2018-05-25 2023-04-28 成都信息工程大学 一种提升电源抑制比的带隙基准源
CN109765962B (zh) * 2019-01-17 2021-03-16 深圳能芯半导体有限公司 低功耗高psrr的带隙基准电路
CN110082584B (zh) * 2019-05-24 2024-01-30 深圳市思远半导体有限公司 低电压宽带宽高速电流采样电路
TWI700571B (zh) * 2019-06-04 2020-08-01 瑞昱半導體股份有限公司 參考電壓產生裝置
CN112068634B (zh) * 2019-06-11 2022-08-30 瑞昱半导体股份有限公司 参考电压产生装置
CN112825002B (zh) * 2019-11-21 2022-10-25 中芯国际集成电路制造(上海)有限公司 基准电流源电路
CN111813173B (zh) * 2020-07-14 2022-08-16 广芯微电子（广州）股份有限公司 一种偏置电路
CN114265465B (zh) * 2021-08-26 2023-07-04 北京时代民芯科技有限公司 一种带隙基准电路
CN113721697B (zh) * 2021-09-03 2022-09-16 龙骧鑫睿(厦门)科技有限公司 一种适用于集成电路的低温漂带隙基准电压源
CN115268545B (zh) * 2022-07-26 2023-12-05 骏盈半导体(上海)有限公司 一种具备低压调节功能的带隙基准电路及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512817A (en) * 1993-12-29 1996-04-30 At&T Corp. Bandgap voltage reference generator
US6194886B1 (en) * 1999-10-25 2001-02-27 Analog Devices, Inc. Early voltage and beta compensation circuit for a current mirror
US6737908B2 (en) * 2002-09-03 2004-05-18 Micrel, Inc. Bootstrap reference circuit including a shunt bandgap regulator with external start-up current source
DE10353340A1 (de) * 2003-11-14 2005-06-30 Infineon Technologies Ag Schaltungsanordnung zur Bereitstellung einer Vorspannung
US20070040543A1 (en) * 2005-08-16 2007-02-22 Kok-Soon Yeo Bandgap reference circuit
JP2007305010A (ja) * 2006-05-15 2007-11-22 Seiko Npc Corp 基準電圧生成回路
CN101083453A (zh) * 2006-05-31 2007-12-05 中国科学院微电子研究所 自启动低压操作电流镜电路
CN201134057Y (zh) * 2007-12-29 2008-10-15 上海贝岭股份有限公司 一种用Self-cascode实现的电流镜启动电路
JP5285371B2 (ja) * 2008-09-22 2013-09-11 セイコーインスツル株式会社 バンドギャップ基準電圧回路
JP5762755B2 (ja) * 2010-01-18 2015-08-12 ローム株式会社 発光素子の駆動回路およびそれを用いた発光装置
CN102854913B (zh) * 2011-06-28 2015-11-25 比亚迪股份有限公司 一种带隙基准电压源电路
CN102622038B (zh) * 2012-03-29 2014-08-13 北京经纬恒润科技有限公司 带隙基准电压源电路和带隙基准电压源
CN103092252B (zh) * 2012-10-23 2016-04-13 深圳先进技术研究院 一种与电源无关的偏置电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347323A (zh) * 2018-11-28 2019-02-15 湖南国科微电子股份有限公司 一种电源电路、直流电源及电子器件
CN109347323B (zh) * 2018-11-28 2020-08-11 湖南国科微电子股份有限公司 一种电源电路、直流电源及电子器件

Also Published As

Publication number Publication date
CN105320205A (zh) 2016-02-10
WO2016015523A1 (zh) 2016-02-04

Similar Documents

Publication Publication Date Title
CN105320205B (zh) 一种具有低失调电压高psrr的带隙基准源
CN108958348B (zh) 一种高电源抑制比的带隙基准源
CN103488227B (zh) 一种带隙基准电压电路
CN102193574B (zh) 一种高阶曲率补偿的带隙基准电压源
CN103558890B (zh) 一种具有高增益高抑制比的带隙基准电压源
CN105320198B (zh) 一种低功耗高psrr带隙基准源
CN106774581B (zh) 低压差线性稳压器及集成片上系统
CN105974996B (zh) 一种基准电压源
JP2008108009A (ja) 基準電圧発生回路
CN101667046A (zh) 一种低压差电压调节器
WO2018149166A1 (zh) 低温漂基准电压电路
CN111176358B (zh) 一种低功耗低压差线性稳压器
TWI692923B (zh) 電壓基準源電路及低功耗電源系統
CN106055002A (zh) 低压输出的带隙基准电路
CN107168441B (zh) 一种基于神经网络的带隙基准电路
CN105955384A (zh) 一种非带隙基准电压源
CN103901937A (zh) 带隙基准电压源
CN101609345B (zh) 一种线性电压调节器
CN109343641A (zh) 一种高精度的电流基准电路
CN206421260U (zh) 低压差线性稳压器、基准模块及集成片上系统
CN106527571A (zh) 偏压电路
CN203894668U (zh) 带隙基准电压源
CN108829169A (zh) 一种高电源抑制比的带隙基准源
CN106227286B (zh) 一种非带隙无电阻cmos基准源
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant