CN206421260U - 低压差线性稳压器、基准模块及集成片上系统 - Google Patents

Abstract

本申请公开了低压差线性稳压器、基准模块及集成片上系统。所述低压差线性稳压器用于将供电端提供的供电压转换成输出端的输出电压，包括：基准模块，用于产生偏置电流和带隙基准电压；放大模块，用于将输出电压与所述带隙基准电压进行比较，以获得二者的误差信号；以及输出模块，用于根据误差信号控制调整管的电压降，从而稳定输出电压。所述输出模块包括串联连接在所述供电端和接地端之间的第一晶体管和第二晶体管，二者的中间节点作为所述输出端，提供所述输出电压。该低压差线性稳压器可以内置补偿电容、减小体积和功耗以及提高容性负载的驱动能力。

Description

低压差线性稳压器、基准模块及集成片上系统

技术领域

本实用新型涉及集成电路领域，更具体地，涉及用于集成片上系统(SOC)的低压差线性稳压器(LDO)电路。

背景技术

集成片上系统(SOC)是在单个芯片中集成处理器、存储器和主要外围电路的系统。例如，SOC可以是单芯片无线系统，包括用于多个模拟电路和多个数字电路模块，用于提供蓝牙通信功能和手机通信的主要功能。由于SOC的功能完整性和高效集成特性，SOC在各种电子产品中得到广泛的应用。

在SOC的芯片设计中提供较低功耗的休眠模式，以保证电子产品的低耗电。然而，在休眠模式中，还需要维持一部分数字电路的工作，以维持数字逻辑的状态。SOC芯片的系统供电电压高于数字电路的工作电压。因此，SOC芯片中采用低压差线性稳压器(LDO)电路将系统供电电压转换成数字电路的工作电压。LDO电路在休眠模式下维持数字电路的供电。对于LDO电路的传统架构而言，低功耗和小面积不可避免是两个相互制约的因素。

图1示出根据一种现有技术的LDO电路的示意性电路图。该LDO电路100包括基准模块110、放大模块120、输出模块130和补偿模块140。基准模块110包括带隙基准电路(BGR)111和偏置电路112，分别用于提供基准电压和偏置电流。放大模块120包括运算放大器U1，用于将输出电压Vout的反馈信号与基准电压相比较，以获得二者的误差信号。输出模块130包括串联连接的调整管Q1和电阻R1和R2。该调整管的输出端提供输出电压Vout，电阻R1和R2组成分压网络以获得输出电压的反馈信号。调整管根据误差信号控制调整管的电压降，从而稳定输出电压Vout。补偿模块140包括串联的电容Co和电阻Ro，该补偿模块140例如片外电容及其寄生电阻串联而成，形成一个极点和零点来起到稳定补偿的作用。

在LDO电路中使用的带隙基准电路111可以采用多种架构实现。图2示出在图1所示LDO电路中使用的一种带隙基准电路的示意性电路图。该带隙基准电路111包括3个金属氧化物半导体场效应晶体管(MOSFET)M1至M3、10个双极晶体管B1至B3、一个运算放大器U11和两个电阻R11和R21，其中双极晶体管B2包括一组共8个双极晶体管。在LDO电路工作期间，运算放大器和晶体管将消耗大量的电能。图3示出在图1所示LDO电路中使用的另一种带隙基准电路的示意性电路图。该带隙基准电路111包括5个MOSFET MP1至MP3和MN1、MN2、10个双极晶体管B1至B3和两个电阻R11和R21，其中双极晶体管B2包括一组共8个双极晶体管。该带隙基准电路111省去了一个运算放大器U11，适合广泛uA级别功耗要求的应用，但是对于超低功耗(nA级别功耗性能)应用来说，电阻会占据巨大的面积，基本上不满足实际产品需求。

此外，在现有的LDO电路中，输出模块130的调整管大多采用P型功率晶体管。采用P型功率晶体管更容易做到高运放增益和低电源电压，但是对于超低功耗时，反而会造成环路不稳定，特别是在电容负载需要达到几百pf且负载电流又很小的应用环境下，基本不可能在nA级别功耗下实现稳定性的需求。

因此，希望进一步减小LDO电路的体积和功耗，以及提高容性负载的驱动能力，从而降低成本和提高市场竞争力。

实用新型内容

鉴于上述问题，本实用新型的目的是在于提供一种低压差线性稳压器，其中采用新颖的电路结构得以内置补偿电容、减小体积和功耗以及提高容性负载驱动能力。

根据本实用新型的第一方面，提供一种低压差线性稳压器，用于将供电端提供的供电电压转换成输出端的输出电压，包括：基准模块，用于产生偏置电流和带隙基准电压；放大模块，与所述基准模块相连接，用于将输出电压与所述带隙基准电压进行比较，以获得二者的误差信号；以及输出模块，与所述放大模块相连接，用于根据误差信号控制调整管的电压降，从而稳定输出电压，其中，所述输出模块包括：串联连接在所述供电端和接地端之间的第一晶体管和第二晶体管，所述第一晶体管的控制端接收所述误差信号，所述第二晶体管采用镜像方式从所述放大模块获得所述偏置电流，从而为所述第一晶体管提供所述偏置电流，所述第一晶体管和所述第二晶体管的中间节点作为所述输出端，提供所述输出电压。

优选地，所述基准模块包括：串联连接在所述供电端和接地端之间的第三晶体管、第四晶体管和至少一个第五晶体管；以及串联连接在所述供电端和接地端之间的第六晶体管、第七晶体管、电阻和至少一个第八晶体管，其中，所述第三晶体管和第六晶体管构成电流镜，所述第四晶体管和第七晶体管构成电流镜，所述至少一个第五晶体管彼此并联连接，所述至少一个第八晶体管彼此并联连接，并且，所述至少一个第五晶体管和所述至少一个第八晶体管的控制端彼此连接且接地，所述基准电流流经所述第六晶体管。

优选地，所述至少一个第五晶体管和所述至少一个第八晶体管的数量比大于1：8且小于等于1：1。

优选地，所述基准模块还包括：串联连接在所述供电端和接地端之间的第九晶体管、第十晶体管和第十一晶体管，其中，所述第九晶体管与所述第六晶体管构成电流镜，从而获得所述基准电流，所述第十晶体管连接成二极管结构，所述第十一晶体管的控制端接地，所述第九晶体管和所述第十晶体管的中间节点提供所述带隙基准电压。

优选地，通过设置所述第九晶体管与所述第六晶体管的宽长比的比例关系，获得所需数值的所述带隙基准电压。

优选地，所述带隙基准电压的数值范围为1V到1.8V。

优选地，所述第三晶体管、所述第六晶体管、所述第九晶体管分别为P型的金属氧化物半导体场效应晶体管，所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第七晶体管分别为N型的金属氧化物半导体场效应晶体管，所述第十晶体管为N型或P型的金属氧化物半导体场效应晶体管，所述第五晶体管、所述第八晶体管和所述第十一晶体管分别为PNP型双极晶体管。

优选地，所述放大模块包括：运算放大器，所述运算放大器的同相输入端和反相输入端分别接收所述带隙基准电压和所述输出电压，输出端提供所述误差信号。

优选地，所述放大模块还包括：串联连接在所述供电端和接地端之间的第十二晶体管和第十三晶体管，其中，所述第十二晶体管采用镜像方式从所述基准模块获得所述偏置电流。

优选地，所述第二晶体管与所述第十三晶体管形成电流镜。

优选地，所述第十二晶体管为P型的金属氧化物半导体场效应晶体管，所述第十三晶体管为N型的金属氧化物半导体场效应晶体管。

优选地，还包括：补偿模块，与所述放大模块相连接，用于补偿所述输出电压，其中，所述补偿模块包括在所述供电端和所述放大模块的输出端之间的串联连接的第十四晶体管和电容，所述第十四晶体管工作于线性区从而作为补偿电阻与所述电容起到补偿作用。

优选地，所述第十四晶体管为P型的金属氧化物半导体场效应晶体管。

根据本实用新型的第二方面，提供一种基准模块，包括：串联连接在所述供电端和接地端之间的第三晶体管、第四晶体管和至少一个第五晶体管；以及串联连接在所述供电端和接地端之间的第六晶体管、第七晶体管、电阻和至少一个第八晶体管，其中，所述第三晶体管和第六晶体管构成电流镜，所述第四晶体管和第七晶体管构成电流镜，所述至少一个第五晶体管彼此并联连接，所述至少一个第八晶体管彼此并联连接，并且，所述至少一个第五晶体管和所述至少一个第八晶体管的控制端彼此连接且接地，所述基准电流流经所述第六晶体管。

优选地，所述至少一个第五晶体管和所述至少一个第八晶体管的数量比大于1：8且小于等于1：1。

优选地，所述基准模块还包括：串联连接在所述供电端和接地端之间的第九晶体管、第十晶体管和第十一晶体管，其中，所述第九晶体管与所述第六晶体管构成电流镜，从而获得所述基准电流，所述第十晶体管连接成二极管结构，所述第十一晶体管的控制端接地，所述第九晶体管和所述第十晶体管的中间节点提供所述带隙基准电压。

优选地，通过设置所述第九晶体管与所述第六晶体管的宽长比的比例关系，获得所需数值的所述带隙基准电压。

优选地，所述带隙基准电压的数值范围为1V到1.8V。

优选地，所述第三晶体管、所述第六晶体管、所述第九晶体管分别为P型的金属氧化物半导体场效应晶体管，所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第七晶体管分别为N型的金属氧化物半导体场效应晶体管，所述第十晶体管为N型或P型的金属氧化物半导体场效应晶体管，所述第五晶体管、所述第八晶体管和所述第十一晶体管分别为PNP型双极晶体管。

根据本实用新型的第三方面，提供一种集成片上系统，包括：处理器；存储器；外围电路；以及上述的低压差线性稳压器，用于为所述处理器和所述存储器供电。

根据本实用新型实施例的低压差线性稳压器，输出模块包括串联连接在所述供电端和接地端之间的第一晶体管和第二晶体管，第二晶体管为第一晶体管提供所述偏置电流，第一晶体管和所述第二晶体管的中间节点作为输出端，提供输出电压。利用工作在线性区的第二晶体管取代现有结构中的补偿电阻，可以达到nA级别的超低功耗的同时，减小版图的占用面积。

在优选的实施例中，在低压差线性稳压器的输出模块中，第一晶体管采用N型MOSFET，代替传统架构中的P型MOSFET。由于N型MOSFET的源极输出，因此低压差线性稳压器的输出电阻大大减小，从而可以实现片内补偿，以及达到在nA级别功耗下实现稳定性的需求。

该低压差线性稳压器可以内置补偿电容，实现工作电流低至200nA,版图实现面积小于0.04mm2。由于无需外接片外电容，可省去一个芯片的管脚资源，而且容性带载能力达到1nF，可以满足SOC给内部逻辑供电的应用要求。因而，该LDO电路具有极强的市场竞争力。

在进一步优选的实施例中，在低压差线性稳压器的基准模块中，可以减小电流镜中晶体管的数量比，以及将晶体管连接成二极管结构以产生带隙基准电压，从而相应地减小电阻的数值及其版图的占用面积。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的LDO电路的示意性电路图。

图2示出在图1所示LDO电路中使用的一种带隙基准电路的示意性电路图。

图3示出在图1所示LDO电路中使用的另一种带隙基准电路的示意性电路图。

图4示出根据本实用新型第一实施例的基准模块的原理图。

图5示出根据本实用新型第一实施例的基准模块的一种实例示意性电路图。

图6示出根据本实用新型第一实施例的基准模块的另一种实例示意性电路图。

图7示出根据本实用新型第二实施例的LDO电路的示意性电路图。

图8示出在图7所示LDO电路中使用的运算放大器的示意性电路图。

图9示出根据本实用新型第二实施例的LDO电路的工作波形图。

图10示出根据本实用新型第二实施例的LDO电路的输出负载电容对应的相位裕度波形图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。双极晶体管包括第一端、第二端和控制端，在双极晶体管的导通状态，电流从第一端流至第二端。PNP型双极晶体管的第一端、第二端和控制端分别为发射极、集电极和基极，NPN型双极晶体管的第一端、第二端和控制端分别为集电极、发射极和基极。

下面结合附图和实施例对本实用新型进一步说明。

图4示出根据本实用新型第一实施例的基准模块的原理图。如图4所示，该基准模块210包括电流镜2101、运算放大器2102、压差产生电路2103、压流转换电路2104、以及流压转换电路2105。

图5和6分别示出根据本实用新型第一实施例的基准模块的不同实例的示意性电路图。如图5所示，电流镜2101包括P型MOSFET MP1至MP3，运算放大器2102包括N型MOSFETMN1和MN2，压差产生电路2103包括双极晶体管B1和B2，压流转换电路2104包括电阻R11，流压转换电路2105包括N型MOSFET MN3和双极晶体管B3。图6所示实例与图5所示实例的区别在于，流压转换电路2105包括P型MOSFET MP6和双极晶体管B3，其他方面则二者相同。

参见图4和5，电流镜2101的一个输出端，即P型MOSFET MP1的漏极，与运算放大器2102的偏置端相连接，提供运算放大器2102的偏置电流。同时，该偏置电流经过运算放大器2102的N型MOSFET MN1流入双极晶体管B1的发射极，作为压差产生电路2103的电流输入。

运算放大器2102的同相输入端，即N型MOSFET MN1的源极，与压差产生电路2103的一个输出端，即双极晶体管B1的发射极相连接。运算放大器2102的反相输入端，即N型MOSFET MN2的源极，与压流转换电路2104的输出端，即电阻R11的一端相连接。运算放大器2102的输出端，即N型MOSFET MN2的漏极与电流镜2101的一个输出端，即P型MOSFET MP2的漏极和栅极相连接。

压流转换电路2104的输入端，即电阻R11的另一端，与压差产生电路2103的一个输出端，即双极晶体管B2的发射极相连接。压差产生电路2103中的双极晶体管B1和B2的基极和集电极都与地相连。

电流镜2101的另一个输出端，即P型MOSFET MP3的漏极与流压转换电路2105的输入端，即N型MOSFET MN3的漏极和栅极相连接，并且提供带隙基准电压VBG1。流压转换电路2105的N型MOSFET MN3的源极与双极晶体管B3的发射极相连接。流压转换电路2105中的双极晶体管B3的基极和集电极都与地相连。

如图5所示，P型MOSFET MP1、N型MOSFET MN1和双极晶体管B1串联连接在供电电压AVDD和地AGND之间。在三者的导通状态，电流经由P型MOSFET MP1、N型MOSFET MN1和双极晶体管B1，从供电端流至地AGND。

P型MOSFET MP2、N型MOSFET MN2、电阻R11和双极晶体管B2串联连接在供电电压AVDD和地AGND之间。在三个晶体管的导通状态，电流经由P型MOSFET MP2、N型MOSFET MN2、电阻R11和双极晶体管B2，从供电端流至地AGND。

P型MOSFET MP3、N型MOSFET MN3和双极晶体管B3串联连接在供电电压AVDD和地AGND之间。在三者的导通状态，电流经由P型MOSFET MP3、N型MOSFET MN3和双极晶体管B3，从供电端流至地AGND。

P型MOSFET MP1、MP2和MP3的栅极彼此连接，并且连接至P型MOSFET MP2的漏极，彼此形成镜像晶体管。P型MOSFET MP1和MP2的宽长比设置为相等，保证流过的电流相等。P型MOSFET MP2和MP3的宽长比根据带隙基准电压VBG1的期望值进行设置。

N型MOSFET MN1和MN2的栅极彼此连接，并且连接至N型MOSFET MN1的漏极，彼此形成镜像晶体管。N型MOSFET MN1和MN2的宽长比设置为相等，保证流过的电流相等。

双极晶体管B1和B2的基极彼此连接，并且进一步接地AGND。双极晶体管B3的基极和集电极彼此连接，并且进一步接地AGND。

N型MOSFET MN3的栅极与漏极连接，形成二极管结构。

替代地，如图6所示，P型MOSFET MP6的栅极与漏极连接，形成二极管结构。

在该实施例中，基准模块210产生LDO电路所需的偏置电流和带隙基准电压VBG1。由于P型MOSFET MP1和MP2构成镜像晶体管，N型MOSFET MN1和MN2构成镜像晶体管，因此，N型MOSFET MN1的源极的电压VA和MN2的源极的电压VB相等。

基准模块210产生的偏置电流：

IB1＝IB2＝(VB-VBE(B2))/R＝(VBE(B1)-VBE(B2))/R (1)

VBE＝V_Tln(IB/ISB) (2)

N*ISB1＝ISB2 (3)

结合上式，得到：

IB1＝IB2＝V_TlnN/R (4)

其中，ISB1、ISB2为双极晶体管B1、双极晶体管B2的饱和电流，VBE为双极晶体管B1、双极晶体管B2的基极发射极电压，N为双极晶体管B1和双极晶体管B2的个数比，V_T在常温下约为26mV，R为电阻R11的电阻值。

该实施例的带隙基准电路的多个方面与图2和3所示的现有技术的带隙基准电路不同。

该实施例的第一方面在于，在带隙基准电路210中，双极晶体管B1与双极晶体管B2的个数分别为1和3，即二者的个数比N＝1：3。根据上述公式(4)，假设电阻R11的电阻值R＝1.4M，就可以得到IB1＝20nA的偏置电流。

若按照传统方案，双极晶体管B1与双极晶体管B2的个数比N＝1：8，想要得到IB1＝20nA的偏置电流，则需要设置电阻R11的电阻值R＝2.7M。本实用新型与传统方案相比，可以减小电阻R11的电阻值，从而可以节省一半的电阻面积。

该实施例的第二方面在于，如图5所示，N型MOSFET MN3连接成二极管结构，如图6所示，P型MOSFET MP6连接成二极管结构，以代替图2和3中的电阻R21。

基准模块210的P型MOSFET MP3作为P型MOSFET MP2的镜像管，镜像P型MOSFET MP2的电流，流到双极晶体管B3和N型MOSFET MN3，产生带隙基准电压VBG1。通过设置P型MOSFETMP3的宽长比与P型MOSFET MP2的宽长比的比例关系，带隙基准电压VBG1可以获得1V到1.8V之间的任何电压值。

本实用新型用二极管连接形式的N型MOSFET MN3，取代传统结构的电阻，极大的节省了版图面积。按照传统结构的电阻，如果要得到1.2V的电压，20nA的偏置电流需要的电阻值约为30M，根本不能满足实际需求。

图7示出根据本实用新型实施例的LDO电路的示意性电路图。该LDO电路200包括基准模块210、放大模块220、补偿模块230和输出模块240。基准模块210用于产生偏置电流IB1和带隙基准电压VBG1，放大模块220用于将输出电压Vout与带隙基准电压VBG1进行比较，以获得二者的误差信号。输出模块240根据误差信号控制调整管的电压降，从而稳定输出电压Vout。补偿模块230通过工作在线性区的MOSFET作为电阻，与电容C1产生一个零点来起到稳定补偿的作用。

在LDO电路200中，带隙基准电路210自身未使用单独的运算放大器，仅仅输出模块240使用一个运算放大器，因而，整个LDO电路包括一个运算放大器，从而可以简化电路结构。进一步地，输出模块240采用N型MOSFET作为调整管，从而可以保证输出电压Vout的稳定性。

放大模块220包括P型MOSFET MP4、N型MOSFET MN4和运算放大器U1。

P型MOSFET MP4和N型MOSFET MN4串联连接在供电压AVDD和地AGND之间。P型MOSFET MP4和MP3的栅极彼此连接，N型MOSFET MN4的漏极与栅极彼此连接。运算放大器U1的同相输入端与P型MOSFET MP3的漏极相连接，反相输入端接收输出电压Vout。

补偿模块230包括P型MOSFET MP5和电容C1。

P型MOSFET MP5和电容C1串联连接在供电电压AVDD和运算放大器U1的输出端之间。进一步地，P型MOSFET MP5的栅极与P型MOSFET MP3的栅极相连。

补偿模块230采用工作在线性区的P型MOSFET MP5，取代传统结构的补偿电阻，进一步减小了版图面积。补偿模块230产生了一个左半平面的零点，用于环路性补偿。

输出模块240包括N型MOSFET MN6和N型MOSFET MN5。

N型MOSFET MN6和N型MOSFET MN5串联连接在供电电压AVDD和地AGND之间。进一步地，N型MOSFET MN6的栅极连接至运算放大器U1的输出端，N型MOSFET MN5的栅极连接至N型MOSFET MN4的栅极，从而形成镜像晶体管。N型MOSFET MN6和N型MOSFET MN5的中间节点提供输出电压Vout。

输出模块240采用N型MOSFET MN5取代传统结构的分压电阻。按照传统结构的分压电阻，如果LDO电路要输出1.2V的电压,20nA输出电流需要的分压电阻的电阻值约为60M，不能满足实际需求。

该实施例的第一方面在于，采用N型MOSFET MN6，取代传统结构的P型MOSFET作为功率管输出，以及采用N型MOSFET MN5，取代图1中的分压电阻。

该实施例的第二方面在于，采用工作在线性区的P型MOSFET MP5，取代图1中的补偿电阻Ro。

在LDO电路200的工作期间，基准模块210产生带隙基准电压VBG1。放大模块220中的运算放大器U1的同相输入端与基准模块210连接以接收带隙基准电压VBG1，反相输入端与输出模块240的输出端相连接以接收输出电压Vout，输出端与输出模块240的N型MOSFETMN6的栅极相连接。

输出模块240的N型MOSFET MN5电流镜直接产生偏置电流，用于偏置N型MOSFETMN6。LDO电路200的输出电压Vout直接连接到运算放大器U1的反相输入端。在反馈环路的作用下，输出电压Vout直接等于运算放大器U1的同相输入端的带隙基准电压VBG1。运算放大器U1将输出电压Vout和带隙基准电压VBG1进行比较,将两者的差值放大后输出到输出模块240，控制输出模块240中的N型MOSFET MN6的电压降，从而稳定输出电压Vout。

LDO电路200的环路中存在两个极点，一个是运算放大器U1的输出极点P1，一个是LDO电路200的输出极点P2，分别计算如下：

其中，Rop为运算放大器U1输出端对地的等效电阻，Cop为运算放大器U1输出端对地的等效电容，Rout为LDO电路200输出端到地的等效电阻，Cout为LDO电路200输出端到地的等效电容。

由于环路带宽内有两个极点的作用，会导致环路相位裕度不够，从而输出会产生振荡不能稳定。补偿的办法是用补偿电路制造一个零点，去补偿相位裕度，从而使得环路相位裕度满足稳定性的要求。

在传统结构中，零点值计算如下：

其中，Z1为补偿相位裕度，Cout和Resr分别为LDO电路200输出端到地的等效电容和ESR内阻。

补偿电路中的输出电容和电阻用于制造零点。补偿相位裕度Z1抵消极点P1对环路稳定性的影响，同时将极点P2作为环路的主极点，使得环路相位裕度满足稳定性的要求。然而，该现有技术的补偿方法要求外接uF级别的大电容。由于采用P型MOSFET作为功率管输出，Rout较大，会导致极点P2较小，与P1挨得很近，更加不容易补偿达到稳定工作状态。

在该实施例的LDO电路中，将补偿电容内置于芯片中，因此，补偿电容的电容值不能使用uF级别的大电容。在输出模块240采用N型MOSFET MN6，取代传统结构的P型MOSFET作为功率管。由于N型MOSFET的源极输出，使得输出电阻Rout大大减小，极点P2极点远离极点P1，从而该实施例可以利用极点P1作为主极点，极点P2作为次主极点。

进一步地，补偿模块230的P型MOSFET MP5和电容C1产生一个零点来补偿极点P2对相位裕度的影响，从而使得系统环路得到稳定。

图8示出在图7所示LDO电路中使用的运算放大器的示意性电路图。

在放大模块220采用的运算放大器U1采用一级运放结构，如图5所示。该运算放大器U1包括P型MOSFET MP11和MP12、N型MOSFETMN11至MN13。P型MOSFET MP11和N型MOSFETMN11串联连接在供电电压AVDD和节点N1之间，在二者的导通状态，电流经由P型MOSFETMP11和N型MOSFET MN11，从供电端流至节点N1。P型MOSFET MP12和N型MOSFET MN12串联连接在供电电压AVDD和节点N1之间，在二者的导通状态，电流经由P型MOSFET MP12和N型MOSFET MN12，从供电端流至节点N1。N型MOSFET MN13连接在节点N1和地AGND之间。

P型MOSFET MP11和MP12的栅极彼此连接，并且连接至P型MOSFET MP11的漏极，彼此形成镜像晶体管。P型MOSFET MP11和MP12的宽长比设置为相等，保证流过的电流相等。

N型MOSFET MN11和MN12的栅极分别作为同相输入端和反相输入端，二者构成差分对。P型MOSFET MP11和MP12作为该差分对的电流镜负载。

N型MOSFET MN13的栅极与放大模块220中的N型MOSFET MN4的栅极相连接，从而产生偏置电流。

P型MOSFET MP12和N型MOSFET MN12的中间节点作为输出端，提供误差信号。

图9示出根据本实用新型实施例的LDO电路的工作波形图。该LDO电路的输出电压Vout维持稳定的1.2V波形，并且工作电流小于200nA。

图10示出根据本实用新型实施例的LDO电路的输出负载电容对应的相位裕度波形图。该LDO电路的在容性负载为1nF以内都能很好的保证系统稳定性。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims (20)

1.一种低压差线性稳压器，其特征在于，用于将供电端提供的供电电压转换成输出端的输出电压，包括：

基准模块，用于产生偏置电流和带隙基准电压；

放大模块，与所述基准模块相连接，用于将输出电压与所述带隙基准电压进行比较，以获得二者的误差信号；以及

输出模块，与所述放大模块相连接，用于根据误差信号控制调整管的电压降，从而稳定输出电压，

其中，所述输出模块包括：

串联连接在所述供电端和接地端之间的第一晶体管和第二晶体管，

所述第一晶体管的控制端接收所述误差信号，

所述第二晶体管采用镜像方式从所述放大模块获得所述偏置电流，从而为所述第一晶体管提供所述偏置电流，

所述第一晶体管和所述第二晶体管的中间节点作为所述输出端，提供所述输出电压。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述基准模块包括：

串联连接在所述供电端和接地端之间的第三晶体管、第四晶体管和至少一个第五晶体管；以及

串联连接在所述供电端和接地端之间的第六晶体管、第七晶体管、电阻和至少一个第八晶体管，

其中，所述第三晶体管和第六晶体管构成电流镜，所述第四晶体管和第七晶体管构成电流镜，所述至少一个第五晶体管彼此并联连接，所述至少一个第八晶体管彼此并联连接，并且，所述至少一个第五晶体管和所述至少一个第八晶体管的控制端彼此连接且接地，

所述基准电流流经所述第六晶体管。

3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述至少一个第五晶体管和所述至少一个第八晶体管的数量比大于1：8且小于等于1：1。

4.根据权利要求3所述的低压差线性稳压器，其特征在于，所述基准模块还包括：

串联连接在所述供电端和接地端之间的第九晶体管、第十晶体管和第十一晶体管，

其中，所述第九晶体管与所述第六晶体管构成电流镜，从而获得所述基准电流，

所述第十晶体管连接成二极管结构，所述第十一晶体管的控制端接地，

所述第九晶体管和所述第十晶体管的中间节点提供所述带隙基准电压。

5.根据权利要求4所述的低压差线性稳压器，其特征在于，通过设置所述第九晶体管与所述第六晶体管的宽长比的比例关系，获得所需数值的所述带隙基准电压。

6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述带隙基准电压的数值范围为1V到1.8V。

7.根据权利要求4所述的低压差线性稳压器，其特征在于，所述第三晶体管、所述第六晶体管、所述第九晶体管分别为P型的金属氧化物半导体场效应晶体管，

所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第七晶体管分别为N型的金属氧化物半导体场效应晶体管，

所述第十晶体管为N型或P型的金属氧化物半导体场效应晶体管，

所述第五晶体管、所述第八晶体管和所述第十一晶体管分别为PNP型双极晶体管。

8.根据权利要求1所述的低压差线性稳压器，其特征在于，所述放大模块包括：

运算放大器，所述运算放大器的同相输入端和反相输入端分别接收所述带隙基准电压和所述输出电压，输出端提供所述误差信号。

9.根据权利要求8所述的低压差线性稳压器，其特征在于，所述放大模块还包括：

串联连接在所述供电端和接地端之间的第十二晶体管和第十三晶体管，

其中，所述第十二晶体管采用镜像方式从所述基准模块获得所述偏置电流。

10.根据权利要求9所述的低压差线性稳压器，其特征在于，所述第二晶体管与所述第十三晶体管形成电流镜。

11.根据权利要求9所述的低压差线性稳压器，其特征在于，所述第十二晶体管为P型的金属氧化物半导体场效应晶体管，所述第十三晶体管为N型的金属氧化物半导体场效应晶体管。

12.根据权利要求1所述的低压差线性稳压器，其特征在于，还包括：

补偿模块，与所述放大模块相连接，用于补偿所述输出电压，

其中，所述补偿模块包括在所述供电端和所述放大模块的输出端之间的串联连接的第十四晶体管和电容，所述第十四晶体管工作于线性区从而作为补偿电阻与所述电容起到补偿作用。

13.根据权利要求12所述的低压差线性稳压器，其特征在于，所述第十四晶体管为P型的金属氧化物半导体场效应晶体管。

14.一种基准模块，其特征在于，包括：

串联连接在供电端和接地端之间的第三晶体管、第四晶体管和至少一个第五晶体管；以及

串联连接在所述供电端和接地端之间的第六晶体管、第七晶体管、电阻和至少一个第八晶体管，

其中，所述第三晶体管和第六晶体管构成电流镜，所述第四晶体管和第七晶体管构成电流镜，所述至少一个第五晶体管彼此并联连接，所述至少一个第八晶体管彼此并联连接，并且，所述至少一个第五晶体管和所述至少一个第八晶体管的控制端彼此连接且接地，

所述基准电流流经所述第六晶体管。

15.根据权利要求14所述的基准模块，其特征在于，所述至少一个第五晶体管和所述至少一个第八晶体管的数量比大于1：8且小于等于1：1。

16.根据权利要求14所述的基准模块，其特征在于，所述基准模块还包括：

串联连接在所述供电端和接地端之间的第九晶体管、第十晶体管和第十一晶体管，

其中，所述第九晶体管与所述第六晶体管构成电流镜，从而获得所述基准电流，

所述第十晶体管连接成二极管结构，所述第十一晶体管的控制端接地，

所述第九晶体管和所述第十晶体管的中间节点提供带隙基准电压。

17.根据权利要求16所述的基准模块，其特征在于，通过设置所述第九晶体管与所述第六晶体管的宽长比的比例关系，获得所需数值的所述带隙基准电压。

18.根据权利要求17所述的基准模块，其特征在于，所述带隙基准电压的数值范围为1V到1.8V。

19.根据权利要求16所述的基准模块，其特征在于，所述第三晶体管、所述第六晶体管、所述第九晶体管分别为P型的金属氧化物半导体场效应晶体管，

所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第七晶体管分别为N型的金属氧化物半导体场效应晶体管，

所述第十晶体管为N型或P型的金属氧化物半导体场效应晶体管，

所述第五晶体管、所述第八晶体管和所述第十一晶体管分别为PNP型双极晶体管。

20.一种集成片上系统，其特征在于，包括：

处理器；

存储器；

外围电路；以及

根据权利要求1至13中任一项所述的低压差线性稳压器，用于为所述处理器和所述存储器供电。