CN102609031B - 一种高度集成的低功耗基准源 - Google Patents

Abstract

本发明涉及集成电路领域，特别是涉及一种高度集成的低功耗基准源。本发明提供的高度集成的低功耗基准源，将数字基准电压源、模拟基准电压源、电流偏置基准源、带隙电压基准源巧妙地合成一个电路整体，实现了多功能的要求，简化了现有基准源中重复使用的电路单元，使整个基准源电路结构简单，性能依旧优良；另一方面，电子系统稳定工作后，启动电路自动关闭、无需静态功耗，运行可靠性高，实现了静态功耗大幅度降低的要求；最后，本发明提供的高度集成的低功耗基准源，还可以依据各种需要调整数字基准电压源输出的电压值、模拟基准电压源输出的电压值、电流偏置基准源输出的电流值以及带隙电压基准源输出的基准电压值。

Description

一种高度集成的低功耗基准源

技术领域

本发明涉及集成电路领域，特别是涉及一种高度集成的低功耗基准源。

背景技术

基准源是为模拟电路单元或模拟数字混合电路单元提供精确电压或电流偏置的单元模块。基准源作为电子系统的偏置电路，是电子系统必需的功能模块。基准源主要包括数字基准电压源、模拟基准电压源、电流偏置基准源和带隙基准电压源。

现有基准源的内部结构至少分为两个独立的功能模块：一是由芯片内部的LDO(Low Dropout Regulator，低压差线性稳压器)承担数字基准电压源和模拟基准电压源的输出；二是由带隙电压基准源承担基准电压和偏置电流源的生成。甚至有些芯片内部的基准源还被分为四个独立的模块：数字基准电压源、模拟基准电压源、电流偏置基准源和带隙基准电压源。每个独立的功能模块可能都需要用到运算放大器、电流偏置电路单元、启动电路单元等，造成电子系统整体结构复杂，不仅增加制造成本，还加大了静态功耗。而当今便携式电子设备的功能急剧增多，对于待机时间的要求也越来越高，所以低功耗是电子设备产品必须考虑的重要问题之一。

另一方面，电子系统正常工作后，现有基准源的启动电路仍然需要静态功耗，即便有一些进行改进后可自动关闭启动电路，无需静态功耗，但是结构就相对复杂，而复杂的电路结构会对电路运行的可靠性造成一定的不利影响。

发明内容

本发明的目的在于提供一种高度集成的低功耗基准源，旨在解决现有基准源存在的静态功耗大、整体结构复杂的技术问题。

本发明是这样实现的，一种高度集成的低功耗基准源，包括依次相连的：启动电路模块、集成输出模块和带隙电压基准源模块；

所述启动电路模块，用于启动系统进行工作、并且在系统进入正常工作状态后自动关闭；

所述集成输出模块，集成了数字基准电压源、模拟基准电压源和电流偏置基准源三个单元的功能，并且用于启动后续带隙电压基准源模块的工作；

所述带隙电压基准源模块，用于输出三个以上大小可调的稳定基准电压值。

进一步地，所述启动电路模块包括：第一电流镜、电容C1和限流电阻R12，其中，所述第一电流镜由PMOS管M1、PMOS管M2、PMOS管M3构成；

进一步地，所述集成输出模块包括：第二电流镜、第三电流镜、第四电流镜、第五电流镜、NPN管T1、稳压二极管D1、稳压二极管D3、稳压二极管D4、NMOS管M13、NPN管T8、NPN管T9、NPN管T10、NPN管T11、电阻R1、电阻R2、负反馈电阻R11、电流源I1和电流源I2；其中，所述第二电流镜由NPN管T4、NPN管T5、NPN管T6和NPN管T7构成，所述第三电流镜由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7和PMOS管M8构成，所述第四电流镜由PMOS管M14、PMOS管M15和PMOS管M16构成，所述第五电流镜由NMOS管M17、NMOS管M18构成；

更进一步地，所述带隙电压基准源模块包括：第六电流镜、第七电流镜、NPN管T12、NPN管T13、NPN管T14、NPN管T15、PMOS管M12、米勒补偿电容C2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电阻R10；其中，所述第六电流镜由PMOS管M9、PMOS管M10和PMOS管M11构成，所述第七电流镜由NMOS管M19、NMOS管M20构成。

本发明提供的高度集成的低功耗基准源，将数字基准电压源、模拟基准电压源、电流偏置基准源、带隙电压基准源巧妙地合成一个电路整体，实现了多功能的要求，简化了现有基准源中重复使用的电路单元，使整个基准源电路结构简单，性能依旧优良；另一方面，电子系统稳定工作后，启动电路自动关闭、无需静态功耗，运行可靠性高，实现了静态功耗大幅度降低的要求；最后，本发明提供的高度集成的低功耗基准源，还可以依据各种需要调整数字基准电压源输出的电压值、模拟基准电压源输出的电压值、电流偏置基准源输出的电流值以及带隙电压基准源输出的基准电压值。

附图说明

图1是本发明实施例提供的高度集成的低功耗基准源的系统框图；

图2是本发明实施例提供的高度集成的低功耗基准源的示例具体电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例利用电容“隔直通交”的特性，设计一种在上电过程中启动整个系统的启动电路，当上电完成后，电容断开直流电流，使系统在正常工作状态下，无需消耗静态功耗，且结构简单，运行可靠性高；利用简易的LDO结构、带隙基准电压源结构，除掉通用结构中需要用到的运算放大器、电流源偏置电路等，简化重复使用的启动电路，设计出一种高度集成的基准源电路结构，在实现同样功能的前提下，不仅使整个电路器件数量大幅减少、静态功耗也大幅降低。

图1是本发明实施例提供的高度集成的低功耗基准源的系统框图，为了便于说明，仅示出了与本实施例有关的部分。如图所示，本发明实施例提供的高度集成的低功耗基准源包括依次相连的启动电路模块100、集成输出模块200和带隙电压基准源模块300。其中，启动电路模块100用于启动系统进行工作、并且在系统进入正常工作状态后自动关闭、无需静态功耗；集成输出模块200集成了数字基准电压源、模拟基准电压源和电流偏置基准源三个单元的功能，并且用于启动带隙电压基准源模块300的工作；带隙电压基准源模块300能够输出三个以上大小可调的稳定基准电压值。

图2是本发明实施例提供的高度集成的低功耗基准源的示例具体电路图，为了便于说明，仅示出了与本实施例有关的部分。如图所示：

作为本发明的一实施例，启动电路模块100包括：第一电流镜(由PMOS管M1、PMOS管M2、PMOS管M3构成)、电容C1和限流电阻R12；

PMOS管M1的源极、PMOS管M2的源极和PMOS管M3的源极都接直流电源VDD，PMOS管M1的栅极、漏极共接后与PMOS管M2的栅极、PMOS管M3的栅极连接在一起，PMOS管M1的漏极还通过限流电阻R12接电容C1的一端，电容C1的另一端是启动电路模块100的第一输出端，PMOS管M2的漏极是启动电路模块100的第二输出端，PMOS管M3的漏极是启动电路模块100的第三输出端。

作为本发明的一实施例，集成输出模块200包括：第二电流镜(由NPN管T4、NPN管T5、NPN管T6和NPN管T7构成)、第三电流镜(由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7和PMOS管M8构成)、第四电流镜(由PMOS管M14、PMOS管M15和PMOS管M16构成)、第五电流镜(由NMOS管M17、NMOS管M18构成)、NPN管T1、稳压二极管D1、稳压二极管D3、稳压二极管D4、NMOS管M13、NPN管T8、NPN管T9、NPN管T10、NPN管T11、电阻R1、电阻R2、负反馈电阻R3、负反馈电阻R11、电流源I1和电流源I2；其中，NPN管T1是功率驱动管，节点“OUT1”是数字基准电压源输出端，电流源I1假设是数字基准电压源的负载，节点“OUT4”是模拟基准电压源输出端，电流源I2假设是模拟基准电压源的负载输入端IBIAS1是电流偏置的电流坠，输出端IBIAS2是电流偏置的电流源；

PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极和PMOS管M8的源极都接直流电源VDD，PMOS管M5的栅极、漏极共接后与PMOS管M4的栅极、PMOS管M6的栅极、PMOS管M7的栅极和PMOS管M8的栅极连接在一起，PMOS管M4的漏极与NMOS管M13的栅极、稳压二极管D4阴极的公共连接端接启动电路模块100的第三输出端，PMOS管M8的漏极是集成输出模块200的第一输出端，NPN管T1的集电极接直流电源VDD，NPN管T1的基极与稳压二极管D3阴极、PMOS管M6的漏极的公共连接端接启动电路模块100的第二输出端，NPN管T1的发射极与NPN管T5的集电极、NPN管T6的集电极和NPN管T7的集电极连接在一起，NPN管T4的基极与集电极共接后与NPN管T5的基极、NPN管T6的基极、NPN管T7的基极连接在一起，NPN管T4的集电极与PMOS管M7的漏极的公共连接端接启动电路模块100的第一输出端，NPN管T4的发射极接稳压二极管D1的阴极，稳压二极管D1的阳极、稳压二极管D3的阳极与稳压二极管D4的阳极都接地，NPN管T5的发射极是集成输出模块200的数字基准电压源输出端OUT1，电流源I1作为数字基准电压源的负载接在NPN管T5的发射极与地之间，NMOS管M13的漏极接PMOS管M5的漏极，NMOS管M13的源极接NPN管T8的集电极，NPN管T8的基极与NPN管T9的基极、NPN管T10的基极、NPN管T11的基极连接在一起，NPN管T10的集电极和基极共接后通过负反馈电阻R11接NPN管T7的发射极，NPN管T8的发射极、NPN管T9的发射极分别通过电阻R1和电阻R2接地，NPN管T10的发射极直接接地，NPN管T6的发射极与PMOS管M14的源极、PMOS管M15的源极、PMOS管M16的源极连接在一起作为模拟基准电压源的输出端OUT4，电流源I2作为模拟基准电压源的负载接在输出端OUT4与地之间，PMOS管M14的栅极与漏极共接后与PMOS管M15的栅极、PMOS管M16的栅极连接在一起，PMOS管M14的漏极接NPN管T9的集电极，PMOS管M15的漏极接NMOS管M17的漏极，NMOS管M17的栅极与漏极共接后连接NMOS管M18的栅极，NMOS管M17的源极与NMOS管M18的源极都接地，NMOS管M18的漏极作为输入端IBIAS1是电流偏置的电流坠，PMOS管M16的漏极作为输出端IBIAS2是电流偏置的电流源，NPN管T11的集电极和发射极分别作为集成输出模块200的第二输出端和第三输出端。

作为本发明的一实施例，带隙电压基准源模块300包括：第六电流镜(由PMOS管M9、PMOS管M10和PMOS管M11构成)、第七电流镜(由NMOS管M19、NMOS管M20构成)、NPN管T12、NPN管T13、NPN管T14、NPN管T15、PMOS管M12、米勒补偿电容C2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电阻R10；其中，PMOS管M12是单个晶体管放大器，NPN管T14、NPN管T15是功率驱动管，电阻R6、电阻R7、电阻R8和电阻R9是分压电阻；

NPN管T15的集电极接直流电源VDD，NPN管T15的基极接集成输出模块200的第一输出端，NPN管T15的发射极与PMOS管M9的源极、PMOS管M10的源极、PMOS管M11的源极、PMOS管M12的源极和NPN管T14的集电极连接在一起，PMOS管M10的栅极与漏极共接后与PMOS管M9的栅极、PMOS管M11的栅极连接在一起，PMOS管M9的漏极与PMOS管M12的栅极、NPN管T12的集电极的公共连接端接集成输出模块200的第二输出端，NPN管T12的发射极通过电阻R4同时接集成输出模块200的第三输出端、NPN管T13的发射极和电阻R5，电阻R5的另一端接地，PMOS管M10的漏极接NPN管T13的集电极，NMOS管M19的栅极与漏极共接后与PMOS管M11的漏极、NMOS管M20的栅极连接在一起，NMOS管M20的漏极同时接PMOS管M12的漏极、NPN管T14的基极，米勒补偿电容C2连接在PMOS管M12的栅极与漏极之间，NPN管T14的发射极依次连接电阻R6、电阻R7、电阻R8和电阻R9后接地，电阻R6与电阻R7的公共连接端为带隙基准电压的第一输出端OUT2，电阻R8与电阻R9的公共连接端为带隙基准电压的第二输出端OUT3，NPN管T12的基极通过电阻R10同时接NPN管T13的基极、电阻R7与电阻R8的公共连接端，NPN管T12的基极同时为带隙基准电压的第三输出端OUT5，NMOS管M19和NMOS管M20的源极都接地。

系统上电一般是一个毫秒级的过程，接通电源后，启动电路模块100中的电容C1有变化的电流流通，当电流达到一定大小，通过整个基准源中电流镜的传递，各个支路都有电流流通，系统逐渐开始工作。上电完成后，整个系统趋于稳定，电容C1断开直流电流，第一电流镜(由PMOS管M1、PMOS管M2、PMOS管M3构成)停止工作，限流电阻R12上没有电流流过，启动电路模块100自动关闭，没有静态功耗。

系统启动后，NPN管T8向NMOS管M13、PMOS管M5抽取电流I_DS13 通过第三电流镜(由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8构成)分别向NPN管T4的集电极和稳压二极管D1的阴极、稳压二极管D3的阴极和NPN管T1的基极、稳压二极管D4的阴极、NPN管T15的基极注入电流，使得启动电路模块100关闭后，其他模块可正常工作。稳压二极管D4产生一个相对稳定的栅极电压，使得NMOS管M13正常导通。

假设当电流I_DS13增大时，通过第三电流镜(由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8构成)传递，支路的静态电流都增大，电流I_E7也增大，稳压管D1阴极电势升高，而稳压二极管D1阴极电势约等于NPN管T7发射极电势。又因为稳压二极管D1在流经很小的电流范围内，流过电流的大小与稳压二极管上的压降是二次平方的关系，甚至更高次方，而流过电阻的电流与电阻上的压降是线性关系，因此在电流变化值相同的情况下，较大阻值电阻上压降的变化远大于稳压二极管压降的变化，所以相对于电阻R11“+”端电势V_E7的升高，晶体管T7基极电势V_B7近似不变，因此经过负反馈电阻R11的负反馈作用，电流

变小，所以当I_DS13电流值变大时，I_E7的电流值维持稳定。此时因为I_E7的值稳定不变，所以NPN管T10基射电压V_BE10稳定。由此得出I_DS13、I_DS14

的电流值维持稳定不变；

假设当电流I_DS13减小时，通过第三电流镜(由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8构成)传递，支路的静态电流都减小，电流I_E7也减小，稳压二极管D1阴极电势降低。相对应的，相对于电阻R11“+”端电势V_E7的降低，晶体管T7基极电势V_B7近似不变，因此经过负反馈电阻R11的负反馈作用，电流值I_E7增大，所以当I_DS13电流值变小时，I_E7的电流值维持稳定。此时因为I_E7的值稳定不变，所以NPN管T10基射电压V_BE10稳定，由此得出I_DS13、I_DS14的电流值维持稳定不变；

最终，整个电路支路的静态电流维持稳定不变。因此，电流源输出端IBIAS2输出电流大小稳定；电流坠输入端IBIAS1输入电流大小稳定。流过稳压二极管D1、NPN管T4电流稳定，所以稳压二极管D1阴极电势稳定，NPN管T4基极电势稳定。又因为NPN管T1、NPN管T5具有非常好的功率驱动能力，当假想负载电流源I1抽取较大电流时，NPN管T5的基射电压V_BE5基本不变，所以OUT1作为数字基准电压源的输出端，其电压稳定不变。同理，作为模拟基准电压源输出端的OUT4，因为NPN管T6具有非常好的功率驱动能力，当假想负载电流源I2抽取较大电流时，NPN管T6的基射电压V_BE6基本不变，因此输出端OUT4的电压保持稳定。

由上可知，调整稳压二极管D1、D3、D4的稳压值，可调整输出端OUT1、OUT4的基准电压值。另一方面，调整电阻R2的大小可以调整电流I_DS14的大小，继而调整了电流基准源IBIAS2的输出电流值，电流基准源IBIAS1的输入电流值。

当系统启动后，NPN管T10、NPN管T11和电阻R5产生一个与ΔV_BE相关的电流： $I_{{\mathrm{\ΔV}}_{\mathrm{BE}}}=\frac{V_{\mathrm{BE}10}-V_{\mathrm{BE}11}}{R5}=\frac{{\mathrm{\ΔV}}_{\mathrm{BE}}}{R5},$ 而

(其中，M为一比例常数)，

所以带隙基准电压的第三输出端OUT5的输出电压为：

$V_{\mathrm{OUT}5}=I_{{\mathrm{\ΔV}}_{\mathrm{BE}}}\·R5+I_{E12}\·R4+V_{\mathrm{BE}12}={\mathrm{\ΔV}}_{\mathrm{BE}}\·\frac{R5+M\·R4}{R5}+V_{\mathrm{BE}12},$

ΔV_BE是一个随温度升高而升高的项(大约0.087mV/℃)，V_BE12是一个随温度升高而变小的项(大约-2mV/℃)，所以只要ΔV_BE乘以一个比较合适的数值K，使得随着温度的变化，保证K·ΔV_BE变化的值与V_BE12变化的值相抵消，就可得到一个不随温度变化而变化的带隙基准电压

V_OUT5的值大约为1.2V，但是在一个电子系统中，有时需要大于1.2V基准电压，有时需要小于1.2V的基准电压。输出端可以有多个，比如输出端OUT2能够输出一个大于1.2V的基准电压V_OUT2，调整电阻R6、R7的大小，可调整V_OUT2的大小；输出端OUT3则可以输出一个小于1.2V的基准电压V_OUT3，调整电阻R8、R9的大小，可调整V_OUT3的大小。

当输出基准电压V_OUT2、V_OUT3变化时，节点2电势跟随V_OUT2、V_OUT3的变化：假设节点2(电阻R7与电阻R8之间)电势升高，NPN晶体管T13基射极电压V_BE13增大，NPN晶体管T13向PMOS管M10抽取的电流增加，从PMOS管M10镜像到PMOSM管9的电流增加，而节点1(集成输出模块200的第二输出端)处的电势V₁＝I_DS9·R₅+V_CE11，故节点1处V₁的电势升高。因为节点1电势升高，PMOS管M12的栅源电压V_GS12的绝对值减小，因此流过PMOS管M12的电流减少，流向NPN管T14基极电流减少，使得NPN晶体管T14的射极输出电流减少，流过电阻R8、电阻R9的电流减小，节点2的电势V₂又随之降低；

假设节点2电势降低，NPN管T13基射极电压V_BE13减小，NPN管T13向PMOS管M10抽取的电流减少，从PMOS管M10镜像到PMOS管M9的电流减少，所以节点1处电势降低。因为节点1电势降低，PMOS管M12的栅源电压V_GS12的绝对值增大，因此流过PMOS管M12的电流增加，流向NPN管T14基极电流增加，使得NPN晶体管T14的射极输出电流增加，流过电阻R8、电阻R9的电流增加，节点2的电势V₂又随之升高。

因此，节点2处电势的稳定，意味着基准电压输出端V_OUT2、V_OUT3的输出电压稳定。

作为优选实施例，电阻R5对于稳定流过NPN管T13的电流也具有负反馈作用，单管放大器PMOS管M12和米勒补偿电容C2，形成负反馈回路稳定流过NPN管T13的电流。因为双重负反馈，使得流过NPN管T13的电流更加稳定。该路电流的稳定，也就决定了整个带隙电压基准源模块300性能的稳定。

总而言之，电子系统上电的过程中，启动电路模块100启动集成输出模块200(包括模拟电压源、数字电压源和电流偏置基准源)，集成输出模块200正常工作后，利用已生成的恒定电流产生稳定的PN节电压V_BE，带隙基准电压源模块300利用该V_BE产生正温度系数项ΔV_BE，最后与负温度系数项V_BE取权重叠加，构成基本与温度无关的带隙基准电压源(V_REF＝K·ΔV_BE+V_BE)。

本发明提供的高度集成的低功耗基准源，将数字基准电压源、模拟基准电压源、电流偏置基准源、带隙电压基准源巧妙地合成一个有机的整体电路，实现了多功能的要求，简化了现有基准源中重复使用的电路单元，使整个基准源电路结构简单，性能依旧优良；另一方面，电子系统稳定工作后，启动电路无需静态功耗，运行可靠性高，实现了静态功耗大幅度降低的要求；最后，本发明提供的高度集成的低功耗基准源，还可以依据各种需要调整数字基准电压源输出的电压值、模拟基准电压源输出的电压值、电流偏置基准源输出的电流值以及带隙电压基准源输出的基准电压值。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种高度集成的低功耗基准源，其特征在于，所述基准源包括依次相连的：启动电路模块、集成输出模块和带隙电压基准源模块；

所述启动电路模块，用于启动系统进行工作、并且在系统进入正常工作状态后自动关闭；

所述集成输出模块，集成了数字基准电压源、模拟基准电压源和电流偏置基准源三个单元的功能，并且用于启动后续带隙电压基准源模块的工作；

所述带隙电压基准源模块，用于输出三个以上大小可调的稳定基准电压值；

并且，所述启动电路模块包括：第一电流镜、电容C1和限流电阻R12，其中，所述第一电流镜由PMOS管M1、PMOS管M2、PMOS管M3构成；

所述PMOS管M1的源极、所述PMOS管M2的源极和所述PMOS管M3的源极都接直流电源，所述PMOS管M1的栅极与漏极共接后与所述PMOS管M2的栅极、所述PMOS管M3的栅极连接在一起，所述PMOS管M1的漏极还通过所述限流电阻R12接所述电容C1的一端，所述电容C1的另一端是所述启动电路模块的第一输出端，所述PMOS管M2的漏极是所述启动电路模块的第二输出端，所述PMOS管M3的漏极是所述启动电路模块的第三输出端。

2.如权利要求1所述的基准源，其特征在于，所述集成输出模块包括：第二电流镜、第三电流镜、第四电流镜、第五电流镜、NPN管T1、稳压二极管D1、稳压二极管D3、稳压二极管D4、NMOS管M13、NPN管T8、NPN管T9、NPN管T10、NPN管T11、电阻R1、电阻R2、负反馈电阻R11、电流源I1和电流源I2；

其中，所述第二电流镜由NPN管T4、NPN管T5、NPN管T6和NPN管T7构成，所述第三电流镜由PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7和PMOS管M8构成，所述第四电流镜由PMOS管M14、PMOS管M15和PMOS管M16构成，所述第五电流镜由NMOS管M17、NMOS管M18构成；

所述PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极和PMOS管M8的源极都接直流电源，所述PMOS管M5的栅极与漏极共接后与所述PMOS管M4的栅极、所述PMOS管M6的栅极、所述PMOS管M7的栅极和所述PMOS管M8的栅极连接在一起，所述PMOS管M4的漏极与所述NMOS管M13的栅极、所述稳压二极管D4阴极的公共连接端接所述启动电路模块的第三输出端，所述PMOS管M8的漏极是所述集成输出模块的第一输出端，所述NPN管T1的集电极接直流电源，所述NPN管T1的基极与所述稳压二极管D3阴极、所述PMOS管M6的漏极的公共连接端接所述启动电路模块的第二输出端，所述NPN管T1的发射极与所述NPN管T5的集电极、所述NPN管T6的集电极和所述NPN管T7的集电极连接在一起，所述NPN管T4的基极与集电极共接后与所述NPN管T5的基极、所述NPN管T6的基极、所述NPN管T7的基极连接在一起，所述NPN管T4的集电极与所述PMOS管M7的漏极的公共连接端接所述启动电路模块的第一输出端，所述NPN管T4的发射极接所述稳压二极管D1的阴极，所述稳压二极管D1的阳极、所述稳压二极管D3的阳极与所述稳压二极管D4的阳极都接地，所述NPN管T5的发射极是所述集成输出模块的数字电压源输出端，所述电流源I1是数字电路的负载，接在所述NPN管T5的发射极与地之间，所述NMOS管M13的漏极接所述PMOS管M5的漏极，所述NMOS管M13的源极接所述NPN管T8的集电极，所述NPN管T8的基极与所述NPN管T9的基极、所述NPN管T10的基极、所述NPN管T11的基极连接在一起，所述NPN管T10的集电极和基极共接后通过所述负反馈电阻R11接所述NPN管T7的发射极，所述NPN管T8的发射极通过所述电阻R1接地、所述NPN管T9的发射极通过所述电阻R2接地、所述NPN管T10的发射极接地，所述NPN管T6的发射极与所述PMOS管M14的源极、所述PMOS管M15的源极、所述PMOS管M16的源极连接在一起作为模拟电压源的输出端，所述电流源I2是模拟电路负载，接在所述模拟电压源的输出端与地之间，所述PMOS管M14的栅极与漏极共接后与所述PMOS管M15的栅极、所述PMOS管M16的栅极连接在一起，所述PMOS管M14的漏极接所述NPN管T9的集电极，所述PMOS管M15的漏极接所述NMOS管M17的漏极，所述NMOS管M17的栅极与漏极共接后连接所述NMOS管M18的栅极，所述NMOS管M17的源极与所述NMOS管M18的源极都接地，所述NMOS管M18的漏极作为输入端是电流偏置的电流坠，所述PMOS管M16的漏极作为输出端是电流偏置的电流源，所述NPN管T11的集电极和发射极分别作为所述集成输出模块的第二输出端和第三输出端。

3.如权利要求2所述的基准源，其特征在于，所述带隙电压基准源模块包括：第六电流镜、第七电流镜、NPN管T12、NPN管T13、NPN管T14、NPN管T15、PMOS管M12、米勒补偿电容C2、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电阻R10；

其中，所述第六电流镜由PMOS管M9、PMOS管M10和PMOS管M11构成，所述第七电流镜由NMOS管M19、NMOS管M20构成；

所述NPN管T15的集电极接直流电源，所述NPN管T15的基极接所述集成输出模块的第一输出端，所述NPN管T15的发射极与所述PMOS管M9的源极、所述PMOS管M10的源极、所述PMOS管M11的源极、所述PMOS管M12的源极和所述NPN管T14的集电极连接在一起，所述PMOS管M10的栅极与漏极共接后与所述PMOS管M9的栅极、所述PMOS管M11的栅极连接在一起，所述PMOS管M9的漏极与所述PMOS管M12的栅极、所述NPN管T12的集电极的公共连接端接所述集成输出模块的第二输出端，所述NPN管T12的发射极通过所述电阻R4同时接所述集成输出模块的第三输出端、所述NPN管T13的发射极和所述电阻R5，所述电阻R5的另一端接地，所述PMOS管M10的漏极接所述NPN管T13的集电极，所述NMOS管M19的栅极与漏极共接后与所述PMOS管M11的漏极、所述NMOS管M20的栅极连接在一起，所述NMOS管M20的漏极同时接所述PMOS管M12的漏极、所述NPN管T14的基极，所述米勒补偿电容C2连接在所述PMOS管M12的栅极与漏极之间，所述NPN管T14的发射极依次连接所述电阻R6、所述电阻R7、所述电阻R8和所述电阻R9后接地，所述电阻R6与所述电阻R7的公共连接端为带隙基准电压的第一输出端，所述电阻R8与所述电阻R9的公共连接端为带隙基准电压的第二输出端，所述NPN管T12的基极通过所述电阻R10同时接所述NPN管T13的基极、所述电阻R7与所述电阻R8的公共连接端，所述NPN管T12的基极同时为带隙基准电压的第三输出端，所述NMOS管M19和所述NMOS管M20的源极接地。

Images