CN115357090B - 一种用于带隙基准调整器的零功耗双路自启动电路及方法 - Google Patents

Abstract

本申请公开了一种用于带隙基准调整器的零功耗双路自启动电路及方法，其电路包括：第一启动电路、第二启动电路、带隙基准电路及LDO电路；第一启动电路、第二启动电路及带隙基准电路的供电端与LDO电路的内部电源INVCC连接，LDO电路的供电端与电源VDD连接；第一启动电路的第一输入端与第二启动电路的自偏置信号输出端连接；第一启动电路的第二输入端与带隙基准电路的带隙基准信号输出端及LDO电路的输入端连接；第一启动电路的启动信号输出端与第二启动电路的启动信号输出端及带隙基准电路的输入端连接。本申请实现了当带隙基准电压建立完成，带隙基准电路正常工作后，关闭第一启动电路及第二启动电路的电流通路，实现启动电路的零功耗。

Description

一种用于带隙基准调整器的零功耗双路自启动电路及方法

技术领域

本申请涉及集成电路领域，尤其是涉及一种用于带隙基准调整器的零功耗双路自启动电路及方法。

背景技术

在模拟电路和混合信号电路中，带隙基准电路是一个非常重要的单元模块，其功能是提供一个几乎与输入电压以及温度无关的基准参考电压，供给电路中其他功能模块使用。

带隙基准存在两个平衡点，其中一个是零点，并且无限期保持输出为零的状态，另一个是正常工作点。由于带隙基准电路可以稳定在两种工作状态中的任意一种，因此，需要增加电路结构来使得带隙基准电路脱离零点并正常工作，增加的电路结构被称为启动电路。

但是，启动电路需要提供输入电压才能启动带隙基准电路，在带隙基准电路启动之后，启动电路的电流通路无法关闭，仍然存在功耗。

发明内容

为了解决在带隙基准电路启动之后，启动电路的电流通路无法关闭，仍然存在功耗的问题，本申请提供了一种用于带隙基准调整器的零功耗双路自启动电路及方法。

第一方面，本申请提供一种用于带隙基准调整器的零功耗双路自启动电路，采用如下的技术方案：

一种用于带隙基准调整器的零功耗双路自启动电路，包括：

第一启动电路、第二启动电路、带隙基准电路及低压降LDO电路；

第一启动电路、第二启动电路及带隙基准电路的供电端与LDO电路的内部电源INVCC连接，LDO电路的供电端与电源VDD连接；

第一启动电路的第一输入端与第二启动电路的自偏置信号输出端连接；

第一启动电路的第二输入端与带隙基准电路的带隙基准信号输出端及LDO电路的输入端连接；

第一启动电路的启动信号输出端与第二启动电路的启动信号输出端及带隙基准电路的输入端连接；

当需要启动带隙基准电路时，第一启动电路的第二输入端接收到初始带隙基准信号为0V；

第二启动电路的自偏置信号输出端输出自偏置信号至第一启动电路的第一输入端；

第一启动电路根据初始带隙基准信号及自偏置信号输出第一启动信号，第二启动电路根据自偏置信号输出第二启动信号，第一启动信号及第二启动信号使得带隙基准电路脱离零电压状态；

当带隙基准电路的带隙基准电压建立完成时，带隙基准电路输出的稳定带隙基准信号与LDO电路的内部电源INVCC的比值固定，使得第一启动电路及第二启动电路关闭电流通路；

其中，第一启动电路包括：

三个PMOS晶体管MP1、MP2及MP3；五个NMOS晶体管MN1、MN2、MN3、MN4及MN5；两个反相器INV1及INV2；传输门TG1；

MP1及MP2的源端均与LDO电路的内部电源INVCC连接；

MP1的栅端连接MP2的漏端，MP2的栅端连接MP1的漏端，MP1的漏端与MN1的漏端连接；

MP2的漏端与MN2的漏端连接，并连接INV1的输入端；

MN1的栅极为第二输入端，与带隙基准电路的带隙基准信号输出端连接；

MN2的栅极为第一输入端，与第二启动电路的自偏置信号输出端连接；

INV1的输出端与INV2的输入端连接，INV2的输入端和输出端产生一对相反电压，分别连接TG1的两个输入端，用于控制TG1的通断；

MP3的源端与LDO电路的内部电源INVCC连接，MP3的漏端与TG1的一端连接，MP3的栅端接地GND；

TG1的另一端与MN3的漏端连接，MN3的栅端与漏端连接；

MN3和MN5组成电流镜，MN3为主镜，MN5的漏端为启动信号输出端与带隙基准电路相连；

MN4的漏端与MN3和MN5的栅端连接，MN4的源端接地GND。

可选的，第二启动电路包括：

一个PMOS晶体管MP4；四个NMOS晶体管MN6、MN7、MN8及MN9；电容C1；

C1的一端与LDO电路的内部电源INVCC连接，C1的另一端与栅漏极短接的MN6的漏极相连，MN6的漏极为自偏置信号输出端；

MN6和MN8组成的电流镜，MN8的漏极为启动信号输出端与带隙基准电路相连；

MN7的漏极与MN6及MN8的栅极相连，MN7的栅极与MN4的栅极、MN9的栅极和漏极相连组成电流镜，MN9为主镜。

可选的，带隙基准电路包括：

三个PMOS晶体管MP5、MP6及MP7；两个NMOS晶体管MN10及MN11；两个电阻R1和R2；三个PNP三极管Q1、Q2和Q3；

MP4、MP5、MP6及MP7组成电流镜，MP5的栅漏极短接为主镜；

MP5、MN10、R1和Q1串联，MP6、MN11和Q2串联，MP7、R2和Q3串联；

Q1、Q2和Q3的基极与集电极都接地GND；

MP7和R2的中间节点为带隙基准信号输出端。

可选的，LDO电路包括：

一个运算放大器EA1；一个NMOS晶体管MN12；电阻R3和R4；

EA1的同向输入端与带隙基准电路的带隙基准信号输出端连接，EA1的输出端与MN12的栅极连接，用以控制MN12的开通和关断；

MN12的漏极与电源VDD连接，MN12的源极与内部电源INVCC连接；

R3和R4串联接在内部电源INVCC和接地GND之间，R3和R4连接点将内部电源INVCC经过分压后输入到EA1的反向输入端形成负反馈，使得内部电源INVCC的电压值保持在INVCC=（Vbg1d2V）*R3/（R3+R4），Vbg1d2V为稳定带隙基准信号的电压值。

第二方面，本申请提供一种用于带隙基准调整器的零功耗双路自启动方法，应用于第一方面中的用于带隙基准调整器的零功耗双路自启动电路，方法包括：

当需要启动带隙基准电路时，第一启动电路的第二输入端接收到初始带隙基准信号，初始带隙基准信号为0V；

第二启动电路的自偏置信号输出端输出自偏置信号至第一启动电路的第一输入端；

第一启动电路根据初始带隙基准信号及自偏置信号输出第一启动信号，第二启动电路根据自偏置信号输出第二启动信号，第一启动信号及第二启动信号使得带隙基准电路脱离零电压状态；

当带隙基准电路的带隙基准电压建立完成时，带隙基准电路输出的稳定带隙基准信号与LDO电路的内部电源INVCC的比值固定，使得第一启动电路及第二启动电路关闭电流通路。

可选的，第二启动电路的自偏置信号输出端输出自偏置信号至第一启动电路的第一输入端，包括：

第二启动电路的C1根据内部电源INVCC，C1的上电压升高，使得产生电流流入MN6；

MN6的漏极为自偏置信号输出端，输出自偏置信号为VST2电压信号，VST2电压信号为高电平；

MN2的栅极为第一启动电路的第一输入端，接收VST2电压信号。

可选的，第一启动电路根据初始带隙基准信号及自偏置信号输出第一启动信号，包括：

根据初始带隙基准信号为0V控制MN1截止；

根据VST2电压信号控制MN2开启；

根据MP1和MP2组成的锁存器结构向INV1的输入低电平信号，INV1和INV2的输出使得TG1打开；

通过MN3的偏置电压控制MN5开启，MN5产生的下拉电流作为第一启动信号。

可选的，第二启动电路根据自偏置信号输出第二启动信号，包括：

根据VST2电压信号控制MN8开启，MN8产生的下拉电流作为第二启动信号。

综上描述，本申请包括以下有益技术效果：

用于带隙基准调整器的零功耗双路自启动电路包括第一启动电路、第二启动电路、带隙基准电路及LDO电路，第一启动电路、第二启动电路给带隙基准电路提供启动信号，当带隙基准电压建立完成，带隙基准电路正常工作后，关闭第一启动电路及第二启动电路的电流通路，实现启动电路的零功耗。

附图说明

图1是本申请的模型结构示意图。

图2是本申请的电路示意图。

图3是本申请的过程示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

如图1所示，本申请提供一种用于带隙基准调整器的零功耗双路自启动电路，包括：

第一启动电路101、第二启动电路102、带隙基准电路103及低压降（Low Dropout，LDO）电路104；

各电路之间的连接关系如下：

第一启动电路101、第二启动电路102及带隙基准电路103的供电端与LDO电路104的内部电源INVCC连接，LDO电路104的供电端与电源VDD连接；第一启动电路101的第一输入端与第二启动电路102的自偏置信号输出端连接；第一启动电路101的第二输入端与带隙基准电路103的带隙基准信号输出端及LDO电路104的输入端连接；第一启动电路101的启动信号输出端与第二启动电路102的启动信号输出端及带隙基准电路103的输入端连接；

当需要启动带隙基准电路103时，此时带隙基准电路103是还没有启动的，那么第一启动电路101的第二输入端接收到初始带隙基准信号为0V；

第二启动电路102的自偏置信号输出端输出自偏置信号至第一启动电路101的第一输入端；

第一启动电路101根据初始带隙基准信号及自偏置信号输出第一启动信号，第二启动电路根据自偏置信号输出第二启动信号，第一启动信号及第二启动信号即启动电流，通过启动电流进入带隙基准电路103的输入端，使得带隙基准电路103能够脱离零电压状态；

当带隙基准电路103的带隙基准电压建立完成时，带隙基准电路103输出的稳定带隙基准信号与LDO电路104的内部电源INVCC的比值固定，LDO电路104可以通过稳定带隙基准电压来产生稳定的内部电源INVCC，从而反过来给整个电路提供稳定的内部电源INVCC，使得第一启动电路及第二启动电路关闭电流通路。

本申请实施例的实施原理为：

第一启动电路、第二启动电路给带隙基准电路提供启动信号，当带隙基准电压建立完成，带隙基准电路正常工作后，关闭第一启动电路及第二启动电路的电流通路，实现启动电路的零功耗。

下面通过实施例分别对图1所示的实施例中各电路模块的细化进行说明，如图2所示，第一启动电路包括：

三个PMOS晶体管MP1、MP2及MP3；五个NMOS晶体管MN1、MN2、MN3、MN4及MN5；两个反相器INV1及INV2；传输门TG1；

MP1及MP2的源端均与LDO电路的内部电源INVCC连接；

MP1的栅端连接MP2的漏端，MP2的栅端连接MP1的漏端，MP1的漏端与MN1的漏端连接；

MP2的漏端与MN2的漏端连接，并连接INV1的输入端；

MN1的栅极为第二输入端，与带隙基准电路的带隙基准信号输出端连接；

MN2的栅极为第一输入端，与第二启动电路的自偏置信号输出端连接；

INV1的输出端与INV2的输入端连接，INV2的输入端和输出端产生一对相反电压，分别连接TG1的两个输入端，用于控制TG1的通断；

MP3的源端与LDO电路的内部电源INVCC连接，MP3的漏端与TG1的一端连接，MP3的栅端接地GND；

TG1的另一端与MN3的漏端连接，MN3的栅端与漏端连接；

MN3和MN5组成电流镜，MN3为主镜，MN5的漏端为启动信号输出端与带隙基准电路相连；

MN4的漏端与MN3和MN5的栅端连接，MN4的源端接地GND；

具体的，第一启动电路的工作原理为：

当开始启动时，初始的带隙基准信号Vbg1d2V为0V，MN1截止；

第二启动电路中的C1的上电压由于具有不能突变的特性，C1与MN6的栅漏极连接处的自偏置信号的电压VST2变为高电平，使得MN2开启；

MP1的栅极连接MP2的漏极，MP2的栅端连接MP1的漏极，MP1和MP2组成了锁存器结构，MP1的漏极与MN1的漏极连接，MP2的漏极与MN2的漏极以及MP1的栅极与 INV1 的输入端相连，为低电平，INV1和INV2的输出使得TG1打开，从而让MP3和MN3组成电流镜，MN3为主镜，MN3的偏置电压将MN5开启，MN5产生下拉电流，下拉电流即第一启动信号，将带隙基准电路脱离零电压状态。

如图2所示，第二启动电路包括：

一个PMOS晶体管MP4；四个NMOS晶体管MN6、MN7、MN8及MN9；电容C1；

C1的一端与LDO电路的内部电源INVCC连接，C1的另一端与栅漏极短接的MN6的漏极相连，MN6的漏极为自偏置信号输出端；

MN6和MN8组成的电流镜，MN8的漏极为启动信号输出端与带隙基准电路相连；

MN7的漏极与MN6及MN8的栅极相连，MN7的栅极与MN4的栅极、MN9的栅极和漏极相连组成电流镜，MN9为主镜；

具体的，第二启动电路的工作原理为：

C1和MN6的漏极连接，MN6的栅极连接漏极，MN6的源极接地GND，当内部电源INVCC的电压上升，C1的上电压逐渐增大，产生电流流入MN6，MN6产生的自偏置信号为电压VST2，将电流镜的从镜MN8开启，MN8产生下拉电流，即为第二启动信号，将带隙基准电路脱离零电压状态。

如图2所示，带隙基准电路包括：

三个PMOS晶体管MP5、MP6及MP7；两个NMOS晶体管MN10及MN11；两个电阻R1和R2；三个PNP三极管Q1、Q2和Q3；

MP4、MP5、MP6及MP7组成电流镜，MP5的栅漏极短接为主镜；

MP5、MN10、R1和Q1串联，MP6、MN11和Q2串联，MP7、R2和Q3串联；

Q1、Q2和Q3的基极与集电极都接地GND；

MP7和R2的中间节点为带隙基准信号输出端；

如图2所示，LDO电路包括：

一个运算放大器EA1；一个NMOS晶体管MN12；电阻R3和R4；

EA1的同向输入端与带隙基准电路的带隙基准信号输出端连接，EA1的输出端与MN12的栅极连接，用以控制MN12的开通和关断；

MN12的漏极与电源VDD连接，MN12的源极与内部电源INVCC连接；

R3和R4串联接在内部电源INVCC和接地GND之间，R3和R4连接点将内部电源INVCC经过分压后输入到EA1的反向输入端形成负反馈，使得内部电源INVCC的电压值保持在INVCC=（Vbg1d2V）*R3/（R3+R4），Vbg1d2V为稳定带隙基准信号的电压值。

根据以上的图1及图2的描述，下面对带隙基准电路启动过程进行具体的说明：

在带隙基准电路启动时，MP5的栅漏极连接作为主镜电路的电流镜结构通过启动电流，MP4、MP6及MP7的栅端连接MP5的栅极组成从属电流镜，MP4的电流流入栅漏极短接的MN9的漏极，MN9的栅极连接MN4、MN7的栅极；

MN4和MN7开启时，分别将MN3、MN5、MN6及MN8的栅极下拉，从而关断了MN5和MN8；

MN5和MN8都是产生启动信号的，关断了MN5和MN8，那么第一启动电路和第二启动电路与带隙基准电路之间的启动电流通道，就被关断了；

同时，MN5、MN6及MN8所在支路没有电流通过，由于此时带隙基准电压已经建立完成，MN1的栅极接的Vbg1d2V的电压为1.2V左右，MN1打开，MN2关断，从而MP1和MP2组成的锁存器输出端变为高电平，INV1输出低电平，INV2输出高电平，将TG1关断；

MP3、TG1和MN3组成的支路，在TG1关断之后，也断开了，不会消耗电流，而MP1、MP2、MN1和MP2组成的锁存器在稳态时也不会消耗电流。

由此可见，在带隙基准电路正常工作之后，第一启动电路和第二启动电路所在的所有支路都不消耗电流。仅有MP4和MN9所在的一条支路消耗电流，实现超低启功耗双路自启动电路。而且使用两路启动电路可以实现在更低的输入电压下启动带隙基准电路。

在基准带隙电压建立完成后，由EA1、MN12、R3、R4组成的LDO结构可以在负反馈的作用下，能够使带隙基准电路的电源稳定在INVCC=（Vbg1d2V）*R3/（R3+R4），由于内部电源INVCC和稳定的带隙基准电压Vbg1d2V两者之间的比值是固定的，即使电源的电压波动时，INVCC的电压不易受到干扰，使得带隙基准电压更加稳定。

以上图1和图2的实施例中对用于带隙基准调整器的零功耗双路自启动电路的说明，清楚的描述了整体电路的结构，以及每一个功能电路的组成和功能实现，下面在以上描述的整体电路结构的基础上，通过实施例对用于带隙基准调整器的零功耗双路自启动方法进行详细说明，

如图3所示，本申请实施例提供一种用于带隙基准调整器的零功耗双路自启动方法，包括：

301，当需要启动带隙基准电路时，第一启动电路的第二输入端接收到初始带隙基准信号；

其中，当需要启动带隙基准电路时，带隙基准电路是还没有启动的，那么第一启动电路的第二输入端接收到初始带隙基准信号为0V。

302，第二启动电路的自偏置信号输出端输出自偏置信号至第一启动电路的第一输入端；

其中，第二启动电路中的C1的上电压由于具有不能突变的特性，C1与MN6的栅漏极连接处的自偏置信号的电压VST2变为高电平。

303，第一启动电路根据初始带隙基准信号及自偏置信号输出第一启动信号，第二启动电路根据自偏置信号输出第二启动信号；

其中，在第一启动电路中，初始带隙基准信号为0V，使得MN1截止；自偏置信号为高电平，使得MN2开启；MP1和MP2组成了锁存器结构，MP1的漏极与MN1的漏极连接，MP2的漏极与MN2的漏极以及MP1的栅极与 INV1 的输入端相连，为低电平，INV1和INV2的输出使得TG1打开，从而让MP3和MN3组成电流镜，MN3为主镜，MN3的偏置电压将MN5开启，MN5产生下拉电流，下拉电流即第一启动信号；

当内部电源INVCC的电压上升，C1的上电压逐渐增大，产生电流流入MN6，MN6产生的自偏置信号为电压VST2，将电流镜的从镜MN8开启，MN8产生下拉电流，即为第二启动信号；

第一启动信号及第二启动信号使得带隙基准电路脱离零电压状态。

304，当带隙基准电路的带隙基准电压建立完成时，带隙基准电路输出的稳定带隙基准信号与LDO电路的内部电源INVCC的比值固定，使得第一启动电路及第二启动电路关闭电流通路。

其中，在带隙基准电路的带隙基准电压建立完成，即带隙基准电路启动时，MN4和MN7开启，分别将MN3、MN5、MN6及MN8的栅极下拉，从而关断了MN5和MN8；MN5和MN8都是产生启动信号的，关断了MN5和MN8，使得第一启动电路及第二启动电路关闭电流通路。

需要说明的是，步骤301和步骤302的顺序没有先后之分，可以同时执行。

优选的，第二启动电路的自偏置信号输出端输出自偏置信号至第一启动电路的第一输入端，包括：

第二启动电路的C1根据内部电源INVCC，C1的上电压升高，使得产生电流流入MN6；

MN6的漏极为自偏置信号输出端，输出自偏置信号为VST2电压信号，VST2电压信号为高电平；

MN2的栅极为第一启动电路的第一输入端，接收VST2电压信号。

优选的，第一启动电路根据初始带隙基准信号及自偏置信号输出第一启动信号，包括：

根据初始带隙基准信号为0V控制MN1截止；

根据VST2电压信号控制MN2开启；

根据MP1和MP2组成的锁存器结构向INV1的输入低电平信号，INV1和INV2的输出使得TG1打开；

通过MN3的偏置电压控制MN5开启，MN5产生的下拉电流作为第一启动信号。

优选的，第二启动电路根据自偏置信号输出第二启动信号，包括：

根据VST2电压信号控制MN8开启，MN8产生的下拉电流作为第二启动信号。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (8)

1.一种用于带隙基准调整器的零功耗双路自启动电路，其特征在于，包括：

第一启动电路、第二启动电路、带隙基准电路及低压降LDO电路；

所述第一启动电路、所述第二启动电路及所述带隙基准电路的供电端与所述LDO电路的内部电源INVCC连接，所述LDO电路的供电端与电源VDD连接；

所述第一启动电路的第一输入端与所述第二启动电路的自偏置信号输出端连接；

所述第一启动电路的第二输入端与所述带隙基准电路的带隙基准信号输出端及所述LDO电路的输入端连接；

所述第一启动电路的启动信号输出端与所述第二启动电路的启动信号输出端及所述带隙基准电路的输入端连接；

当需要启动所述带隙基准电路时，所述第一启动电路的第二输入端接收到初始带隙基准信号为0V；

所述第二启动电路的自偏置信号输出端输出自偏置信号至所述第一启动电路的第一输入端；

所述第一启动电路根据所述初始带隙基准信号及所述自偏置信号输出第一启动信号，所述第二启动电路根据所述自偏置信号输出第二启动信号，所述第一启动信号及所述第二启动信号使得所述带隙基准电路脱离零电压状态；

当所述带隙基准电路的带隙基准电压建立完成时，所述带隙基准电路输出的稳定带隙基准信号与所述LDO电路的内部电源INVCC的比值固定，使得所述第一启动电路及所述第二启动电路关闭电流通路；

其中，所述第一启动电路包括：

三个PMOS晶体管MP1、MP2及MP3；

五个NMOS晶体管MN1、MN2、MN3、MN4及MN5；

两个反相器INV1及INV2；

传输门TG1；

所述MP1及所述MP2的源端均与所述LDO电路的内部电源INVCC连接；

所述MP1的栅端连接所述MP2的漏端，所述MP2的栅端连接所述MP1的漏端，所述MP1的漏端与所述MN1的漏端连接；

所述MP2的漏端与所述MN2的漏端连接，并连接所述INV1的输入端；

所述MN1的栅极为第二输入端，与所述带隙基准电路的带隙基准信号输出端连接；

所述MN2的栅极为第一输入端，与所述第二启动电路的自偏置信号输出端连接；

所述INV1的输出端与所述INV2的输入端连接，所述INV2的输入端和输出端产生一对相反电压，分别连接所述TG1的两个输入端，用于控制所述TG1的通断；

所述MP3的源端与所述LDO电路的内部电源INVCC连接，所述MP3的漏端与所述TG1的一端连接，所述MP3的栅端接地GND；

所述TG1的另一端与所述MN3的漏端连接，所述MN3的栅端与漏端连接；

所述MN3和所述MN5组成电流镜，所述MN3为主镜，所述MN5的漏端为启动信号输出端与所述带隙基准电路相连；

所述MN4的漏端与所述MN3和所述MN5的栅端连接，所述MN4的源端接地GND。

2.根据权利要求1所述的用于带隙基准调整器的零功耗双路自启动电路，其特征在于，所述第二启动电路包括：

一个PMOS晶体管MP4；

四个NMOS晶体管MN6、MN7、MN8及MN9；

电容C1；

所述C1的一端与所述LDO电路的内部电源INVCC连接，所述C1的另一端与栅漏极短接的所述MN6的漏极相连，所述MN6的漏极为自偏置信号输出端；

所述MN6和所述MN8组成的电流镜，所述MN8的漏极为启动信号输出端与所述带隙基准电路相连；

所述MN7的漏极与所述MN6及所述MN8的栅极相连，所述MN7的栅极与所述MN4的栅极、所述MN9的栅极和漏极相连组成电流镜，所述MN9为主镜。

3.根据权利要求2所述的用于带隙基准调整器的零功耗双路自启动电路，其特征在于，所述带隙基准电路包括：

三个PMOS晶体管MP5、MP6及MP7；

两个NMOS晶体管MN10及MN11；

两个电阻R1和R2；

三个PNP三极管Q1、Q2和Q3；

所述MP4、所述MP5、所述MP6及所述MP7组成电流镜，所述MP5的栅漏极短接为主镜；

所述MP5、所述MN10、所述R1和所述Q1串联，所述MP6、所述MN11和所述Q2串联，所述MP7、所述R2和所述Q3串联；

所述Q1、所述Q2和所述Q3的基极与集电极都接地GND；

所述MP7和所述R2的中间节点为带隙基准信号输出端。

4.根据权利要求3所述的用于带隙基准调整器的零功耗双路自启动电路，其特征在于，所述LDO电路包括：

一个运算放大器EA1；

一个NMOS晶体管MN12；

电阻R3和R4；

所述EA1的同向输入端与所述带隙基准电路的带隙基准信号输出端连接，所述EA1的输出端与所述MN12的栅极连接，用以控制所述MN12的开通和关断；

所述MN12的漏极与所述电源VDD连接，所述MN12的源极与所述内部电源INVCC连接；

所述R3和所述R4串联接在所述内部电源INVCC和接地GND之间，所述R3和所述R4连接点将所述内部电源INVCC经过分压后输入到所述EA1的反向输入端形成负反馈，使得所述内部电源INVCC的电压值保持在INVCC=（Vbg1d2V）*R3/（R3+R4），所述Vbg1d2V为所述稳定带隙基准信号的电压值。

5.一种用于带隙基准调整器的零功耗双路自启动方法，其特征在于，应用于权利要求2-4中所述的用于带隙基准调整器的零功耗双路自启动电路，包括第一启动电路、第二启动电路、带隙基准电路及低压降LDO电路，所述方法包括：

当需要启动所述带隙基准电路时，所述第一启动电路的第二输入端接收到初始带隙基准信号，所述初始带隙基准信号为0V；

所述第二启动电路的自偏置信号输出端输出自偏置信号至所述第一启动电路的第一输入端；

所述第一启动电路根据所述初始带隙基准信号及所述自偏置信号输出第一启动信号，所述第二启动电路根据所述自偏置信号输出第二启动信号，所述第一启动信号及所述第二启动信号使得所述带隙基准电路脱离零电压状态；

当所述带隙基准电路的带隙基准电压建立完成时，所述带隙基准电路输出的稳定带隙基准信号与所述LDO电路的内部电源INVCC的比值固定，使得所述第一启动电路及所述第二启动电路关闭电流通路。

6.根据权利要求5所述的 用于带隙基准调整器的零功耗双路自启动方法，其特征在于，所述第二启动电路的自偏置信号输出端输出自偏置信号至所述第一启动电路的第一输入端，包括：

所述第二启动电路的C1根据所述内部电源INVCC，所述C1的上电压升高，使得产生电流流入所述MN6；

所述MN6的漏极为自偏置信号输出端，输出自偏置信号为VST2电压信号，所述VST2电压信号为高电平；

所述MN2的栅极为所述第一启动电路的第一输入端，接收所述VST2电压信号。

7.根据权利要求6所述的用于带隙基准调整器的零功耗双路自启动方法，其特征在于，所述第一启动电路根据所述初始带隙基准信号及所述自偏置信号输出第一启动信号，包括：

根据所述初始带隙基准信号为0V控制所述MN1截止；

根据所述VST2电压信号控制所述MN2开启；

根据所述MP1和所述MP2组成的锁存器结构向所述INV1的输入低电平信号，所述INV1和所述INV2的输出使得所述TG1打开；

通过所述MN3的偏置电压控制所述MN5开启，所述MN5产生的下拉电流作为第一启动信号。

8.根据权利要求6所述的用于带隙基准调整器的零功耗双路自启动方法，其特征在于，所述第二启动电路根据所述自偏置信号输出第二启动信号，包括：

根据所述VST2电压信号控制所述MN8开启，所述MN8产生的下拉电流作为第二启动信号。

Images